JPH08271284A - 波形整形装置 - Google Patents

Abstract

(57)【要約】 【目的】 波形整形装置における周波数ー電圧の変換を
ディジタル構成にて行い精度の高いスレッショルド電圧
を得る。 【構成】 センサ信号がコンパレータ２にてスレッショ
ルド電圧と比較され波形整形された信号が出力される。
その出力信号の周波数はＦ−Ｖ変換回路２０にて電圧に
変換され、それにより上記スレッショルド電圧が作成さ
れる。Ｆ−Ｖ変換回路２０においては、エッジ検出回路
２６、カウンタ２３、フリップフロップ２７により、コ
ンパレータ２の出力信号の周期が検出される。この検出
された周期は、コンパレータ２９、カウンタ２４の動作
によりクロック信号に変換される。このクロック信号は
カウンタ３０にて所定期間毎にカウントされ、そのカウ
ント値がフリップフロップ２５に保持され、Ｄ／Ａコン
バータ３２にて電圧に変換される。この変換された電圧
が上記スレッショルド電圧となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、センサ信号を波形整形
する波形整形装置に関する。

【０００２】

【従来の技術】従来、車両のエンジン回転数センサ、ク
ランク角センサからの信号を所定のスレッショルド電圧
で比較して波形整形する波形整形装置において、そのセ
ンサ信号の振幅はエンジン回転数が上昇するほど大きく
なるため、低速回転時は前記スレッショルド電圧を低く
し、高速回転になるに従ってスレッショルド電圧を高く
するようにしている。これは、センサからの信号には点
火ノイズ等のノイズが重畳されているため、エンジン回
転数に応じたノイズマージンをとるためである。

【０００３】図１０に、そのような従来の波形整形装置
の構成を示す。上記したセンサ１からのセンサ信号は、
波形整形装置内のコンパレータ２の非反転入力端子に入
力され、所定のスレッショルド電圧と比較される。この
コンパレータ２の出力信号は、波形整形された信号とし
て出力端子３より出力される。コンパレータ２の反転入
力端子側にはコンパレータ２の出力信号によりオン、オ
フされるアナログスイッチ４、５が設けられている。コ
ンパレータ２の出力信号がハイレベルの時、アナログス
イッチ４がオンし、定電圧源６の電圧がコンパレータ２
の反転入力端子に印加される。また、コンパレータ２の
出力信号がローレベルの時、アナログスイッチ５がオン
し、Ｆ−Ｖ変換回路１０の出力がコンパレータ２の反転
入力端子に印加される。この場合、定電圧源６の電圧
は、センサ信号立ち下がり時のスレッショルド電圧とな
り、Ｆ−Ｖ変換回路１０の出力は、センサ信号立ち上が
り時のスレッショルド電圧となる。

【０００４】Ｆ−Ｖ変換回路１０は、コンパレータ２の
出力信号の立ち上がりに同期して一定幅のパルスを出力
するワンショットマルチバイブレータ１１を備えてい
る。その一定幅のパルスによりアナログスイッチ１４が
オンし、定電流源１５から定電流Ｉが供給されてコンデ
ンサ１２が充電される。また、アナログスイッチ１４が
オフすると、コンデンサ１２と抵抗１３による時定数回
路によってコンデンサ１２が放電される。

【０００５】上記動作をコンパレータ２の出力信号に従
って繰り返すことにより、このＦ−Ｖ変換回路１０から
は、コンパレータ２の出力信号の周波数、すなわちセン
サ信号の周波数に応じたレベルの電圧を出力する。この
出力された電圧は、上記したように、コンパレータ２に
おけるセンサ信号立ち上がり時のスレッショルド電圧と
なる。

【０００６】この場合、センサ信号立ち上がり時のスレ
ッショルド電圧はセンサ信号の周波数に応じて変化し、
センサ信号立ち下がり時のスレッショルド電圧は固定で
あるため、両電圧間のヒステリシス電圧はセンサ信号の
周波数に応じて変化する。

【０００７】

【発明が解決しようとする課題】しかしながら、上記し
た構成においては、アナログ方式のＦ−Ｖ変換回路を用
いているため、回路定数のばらつき等により精度の高い
スレッショルド電圧を得ることができないという問題が
ある。また、コンデンサ１２と抵抗１３よりなる時定数
回路が使用されており、この時定数は通常数１０ｍｓ以
上の値が用いられるため、急激な回転変動時にスレッシ
ョルド電圧の追従が遅れるという問題がある。さらに、
コンデンサ１２の容量Ｃや抵抗１３の抵抗値Ｒは温度特
性を有しているため、スレッショルド電圧が温度により
変動するという問題もある。

【０００８】本発明は上記問題に鑑みてなされたもの
で、ディジタル方式のＦ−Ｖ変換回路を用いることによ
って上記問題を解決することを目的とする。

【０００９】

【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明においては、センサ信号をス
レッショルド電圧と比較して波形整形された信号を出力
する比較手段（２）と、この比較手段の出力信号の周波
数に基づいて前記スレッショルド電圧を作成する周波数
ー電圧変換手段（２０）とを備えた波形整形装置におい
て、前記周波数ー電圧変換手段は、前記比較手段の出力
信号に基づき、その出力信号の周期に比例した周期のク
ロック信号を発生するクロック信号発生手段（２３、２
４、２６、２７、２７ａ、２７ｂ、２９、３１、３３、
３４）と、このクロック信号発生手段から発生されたク
ロック信号のカウント動作を所定周期毎に行い、前記比
較手段の出力信号の周波数に応じたカウント値を出力す
る第１のカウント手段（３０、２５）と、この第１のカ
ウント手段から出力されたカウント値を電圧に変換する
Ｄ／Ａ変換手段（３２、３２ａ）とを備え、このＤ／Ａ
変換手段にて変換された電圧に基づいて前記スレッショ
ルド電圧を作成することを特徴としている。

【００１０】ここで、上記第１のカウント手段における
カウント動作は、後述する実施例に示すように、アップ
カウントあるいはダウンカウントを用いることができ
る。また、Ｄ／Ａ変換手段にて変換された電圧からスレ
ッショルド電圧を作成する場合、後述する実施例に示す
ように、その変換電圧そのものをスレッショルド電圧と
して用いる場合のみならず、電圧ー電流変換回路を介し
てスレッショルド電圧を作成する場合も含まれる。

【００１１】請求項２に記載の発明では、請求項１に記
載の波形整形装置において、前記クロック信号発生手段
は、前記比較手段の出力信号に基づき、その出力信号の
周期を計測して周期計測値を出力する周期計測手段（２
３、２６、２７、２７ａ、２７ｂ、３３、３４）と、こ
の周期計測手段にて計測された周期を前記クロック信号
に変換する変換手段（２４、２９、３１）とを有するこ
とを特徴としている。

【００１２】請求項３に記載の発明では、請求項２に記
載の波形整形装置において、前記周期計測手段は、前記
比較手段の出力信号のエッジを検出するエッジ検出手段
（２６）と、このエッジ検出手段にてエッジ検出を行う
毎に前回のエッジ検出時点と今回のエッジ検出時点の間
の時間をカウントする第２のカウント手段（２３）を有
し、この第２のカウント手段にてカウントしたカウント
値に基づいて前記周期計測値を出力することを特徴とし
ている。

【００１３】請求項４に記載の発明では、請求項３に記
載の波形整形装置において、前記周期計測手段は、前記
第２のカウント手段にてカウントした最新の複数のカウ
ント値の平均化処理により前記周期計測値を出力する平
均出力手段（２７ａ、２７ｂ、３３、３４）を有するこ
とを特徴としている。請求項５に記載の発明では、請求
項２乃至５のいずれか１つに記載の波形整形装置におい
て、前記センサ信号はギヤ歯の回転により出力されるも
のであって、前記比較手段の出力信号に基づき前記ギヤ
歯の欠歯を検出する欠歯検出手段（５０）と、この欠歯
検出手段にて欠歯が検出された時に、その時の前記比較
手段の出力信号による前記周期計測値の更新出力を禁止
する禁止手段（６０〜６２）とを備えたことを特徴とし
ている。

【００１４】なお、上記各手段のカッコ内の符号は、後
述する実施例記載の具体的手段との対応関係を示すもの
である。

【００１５】

【発明の作用効果】請求項１乃至５に記載の発明によれ
ば、センサ信号をスレッショルド電圧と比較する比較手
段の出力信号に基づき、その出力信号の周期に比例した
周期のクロック信号が発生される。このクロック信号の
カウント動作が所定期間毎に行われ、比較手段の出力信
号の周波数に応じたカウント値が出力される。このカウ
ント値はＤ／Ａ変換手段により電圧に変換され、その変
換された電圧に基づいてスレッショルド電圧が作成され
る。

【００１６】従って、波形整形装置における周波数ー電
圧の変換をディジタル構成にて行うことができるため、
従来のアナログ方式のものに対し精度の高いスレッショ
ルド電圧を得ることができる。また、そのようなディジ
タル構成とすることにより、比較手段の出力信号に対し
応答性よくスレッショルド電圧を作成することができ
る。

【００１７】ここで、上記の出力信号の周期に比例した
周期のクロック信号は、請求項２に記載のように、比較
手段の出力信号の周期を計測し、この周期計測値をクロ
ック信号に変換することにより得ることができる。な
お、請求項４に記載の発明によれば、比較手段の出力信
号の周期が平均化処理されて出力される。従って、セン
サ信号の周波数変動の大きい時のスレッショルド電圧の
変動を少なくして波形整形動作を良好に行うことができ
る。

【００１８】さらに、請求項５に記載の発明によれば、
欠歯が検出された時に、その時の比較手段の出力信号に
基づく周期計測値の更新出力が禁止される。従って、欠
歯によるスレッショルド電圧の変動を防止することがで
きる。

【００１９】

【実施例】以下、本発明を図に示す実施例について説明
する。 （第１実施例）図１に本発明の第１実施例を示す波形整
形装置の構成を示す。本実施例においてはディジタル構
成のＦ−Ｖ変換回路２０が設けられている。

【００２０】このＦ−Ｖ変換回路２０において、発振回
路２１は水晶振動子を備えたもので一定周波数の発振信
号を出力する。分周回路２２はその発振信号を分周し、
３つの分周信号を出力する。第１の分周信号はｎビット
のカウンタ２３にてカウントされ、第２の分周信号はカ
ウンタ２４にてカウントされる。第３の分周信号は後述
するＤタイプフリップフロップ（以下、Ｄ−Ｆ／Ｆとい
う）２５の記憶保持のタイミング、すなわちスレッショ
ルド電圧更新のタイミングのために用いられる。なお、
第１の分周信号の周期は６４μ秒、第２の分周信号の周
期は２μ秒、第３の分周信号の周期（後述するＴ_DAC ）
は７０４０μ秒である。

【００２１】エッジ検出回路２６は、コンパレータ２の
出力信号の立ち上がりエッジを検出する。エッジ検出回
路２６はエッジ検出を行うと、カウンタ２３のカウント
値をｎビットのＤ−Ｆ／Ｆ（ｎ個のＤ−Ｆ／Ｆにて構成
されたもの）２７に保持させ、その後カウンタ２３のカ
ウント値をクリアする。従って、コンパレータ２の出力
信号の立ち上がりエッジ間におけるカウンタ２３でのカ
ウント値がＤ−Ｆ／Ｆ２７に保持される。

【００２２】クランプ回路２８は、Ｄ−Ｆ／Ｆ２７に保
持されたカウント値をクランプする。この場合、クラン
プの上限値はセンサ１の特性の信頼性等との関係から４
５ｒｐｍに相当する値に設定されている。また、クラン
プの下限値はノイズマージンとの関係から９００ｒｐｍ
に相当する値に設定されている。すなわち、９００ｒｐ
ｍ以上になった時には十分なノイズマージンをとったス
レッショルド電圧が設定されているとする。また、その
ような下限値の設定は、後述するカウンタ３０のオーバ
ーフローを防ぐ役割も果たしている。

【００２３】ディジタルコンパレータ２９は、クランプ
回路２８の出力値とカウンタ２４のカウント値とを比較
する。カウンタ２４は、分周回路２２からの第２の分周
信号をカウントする。そして、カウンタ２４のカウント
値がクランプ回路２８の出力値に達すると、ディジタル
コンパレータ２９の出力がハイレベルになり、オア回路
３１を介してカウンタ２４はクリアされる。従って、デ
ィジタルコンパレータ２９は、カウンタ２４のカウント
値がクランプ回路２８の出力値に達する毎に、クロック
信号を出力する。なお、カウンタ２４は分周回路２２か
らの第３の分周信号によってもクリアされる。

【００２４】ｍビットのカウンタ３０は、ディジタルコ
ンパレータ２９からのクロック信号をアップカウントす
る。その出力値は、分周回路２２からの第３の分周信号
の立ち上がりタイミングでｍビットのＤ−Ｆ／Ｆ（ｍ個
のＤ−Ｆ／Ｆにて構成されたもの）２５に保持された後
クリアされる。Ｄ／Ａコンバータ３２は、Ｄ−Ｆ／Ｆ２
５に保持されたカウント値をアナログ電圧に変換する。
この変換電圧は、コンパレータ２におけるセンサ信号立
ち上がり時のスレッショルド電圧となる。

【００２５】上記構成において、その作動を、図２に示
すタイミングチャートとともに説明する。センサ信号の
波形を図２（ａ）に示す。この図においては、エンジン
回転数の上昇に伴ってセンサ信号の周波数が高くなって
いく状態を示している。センサ信号はコンパレータ２に
てスレッショルド電圧と比較される。ここで、図２
（ａ）中の点線はセンサ信号立ち下がり時のスレッショ
ルド電圧を示し、一点鎖線はセンサ信号立ち上がり時の
スレッショルド電圧を示している。

【００２６】センサ信号立ち下がり時のスレッショルド
電圧は定電圧源６の電圧で固定値であり、センサ信号立
ち上がり時のスレッショルド電圧はＦ−Ｖ変換回路２０
からの電圧でセンサ信号の周波数に応じて変化する電圧
である。それらの電圧のいずれか一方が、コンパレータ
２の出力信号（図２（ｂ））によるアナログスイッチ
４、５のオン、オフによりスレッショルド電圧として選
択される。

【００２７】コンパレータ２の出力信号の立ち上がりエ
ッジがエッジ検出回路２６にて検出される。このエッジ
検出が行われる期間毎に、カウンタ２３にてカウントさ
れたカウント値がＤ−Ｆ／Ｆ２７に保持される。図２
（ｃ）に、それぞれの期間でのカウント値をｎ₁ 〜ｎ₅
として示す。これらのカウント値は、前回のエッジ検出
時点から今回のエッジ検出時点までの時間をディジタル
計測した計測値であり、ｎ₂ 〜ｎ₅ はＴ₂ 〜Ｔ₅ に対応
している。

【００２８】Ｄ−Ｆ／Ｆ２７に保持されたカウント値
は、クランプ回路２８にて所定の範囲内の値となるよう
にクランプされ、その出力がディジタルコンパレータ２
９に入力される。一方、カウンタ２４は、分周回路２２
からの第２の分周信号をカウントしている。そのカウン
ト値がクランプ回路２８の出力値に達すると、ディジタ
ルコンパレータ２９の出力がハイレベルになる。このハ
イレベル信号によりカウンタ２４はクリアされて再度カ
ウント動作を行う。従って、カウンタ２４でのカウント
値がクランプ回路２８の出力値に達する毎に、ディジタ
ルコンパレータ２９から図２（ｄ）に示すクロック信号
が出力される。カウンタ３０は、そのクロック信号をア
ップカウントする。

【００２９】分周回路２２から図２（ｅ）に示す第３の
分周信号が出力されると、カウンタ３０のカウント値は
Ｄ−Ｆ／Ｆ２５に保持され、その直後、第３の分周信号
によりカウンタ２４およびカウンタ３０はクリアされ
る。従って、カウンタ３０のカウント値は、クロック信
号のアップカウントにより増加し、第３の分周信号にて
クリアされるため、図２（ｆ）に示すように変化する。
また、Ｄ−Ｆ／Ｆ２５に保持されているカウント値は、
図２（ｇ）に示すように、ｍ₁ からｍ₃ へと変化する。

【００３０】このＤ−Ｆ／Ｆ２５に保持されているカウ
ント値は、Ｄ／Ａコンバータ３２にて電圧に変換され
る。この電圧は、上述したように、スレッショルド電圧
として用いられるものであり、図２（ａ）の一点鎖線で
示すように変化する。なお、Ｄ−Ｆ／Ｆ２７にて保持さ
れるカウンタ２３のカウント値は、コンパレータ２の出
力信号（すなわちＦ−Ｖ変換回路２０に入力される信号
で、以下入力信号という）の周期に比例している。ま
た、クランプ回路２８の出力値をＮとし、第２の分周信
号の周期をＴとすると、クロック信号の周期は、Ｎ・Ｔ
となる。Ｎがクランプ回路２８における上限値と下限値
の間にある時は、Ｎは入力信号の周期に比例しているた
め、クロック信号は入力信号の周期に比例する。

【００３１】このクロック信号は、分周回路２２からの
第３の分周信号の１周期の間、カウンタ３０にてカウン
トされ、そしてＤ−Ｆ／Ｆ２５に保持される。第３の分
周信号の周期を図２中にＴ_DAC として示す。この周期内
にカウントされたクロック信号のカウント値は、入力信
号の周期に反比例、すなわち入力信号の周波数に比例す
る。従って、Ｄ／Ａコンバータ３２にて変換された電圧
は、入力信号の周波数に比例した電圧となるため、この
Ｆ−Ｖ変換回路２０にてＦ−Ｖ変換が行われたことにな
る。

【００３２】ここで、カウンタ３０に入力されるクロッ
ク信号の周期は、その時点での入力信号の周期によって
決定される。従って、Ｔ_DAC 毎にＤ−Ｆ／Ｆ２５に取り
込まれる値は、Ｔ_DAC 期間内の入力信号周期の平均値を
反映している。このため、入力信号の周波数の変化に伴
うスレッショルド電圧の変化の遅れ時間は、最大でもＴ
_DAC である。

【００３３】このＴ_DAC は本実施例では７０４０μ秒す
なわち約７ｍ秒である。一方、図１０の従来構成におい
て、コンデンサ１２の容量Ｃを２．２μＦ、抵抗１３の
抵抗値Ｒを２０ＫΩとすると、４４ｍ秒の時定数を有す
ることになり、その時定数による時間遅れは、本実施例
における約７ｍ秒よりはるかに大きなものとなる。従っ
て、本実施例によれば、エンジン回転数が急変するよう
なことがあってもそれに対して追従性よくスレッショル
ド電圧の設定を行うことができる。

【００３４】なお、コンパレータ２の出力信号は図示し
ないＥＣＵに入力され、出力信号の立ち下がりエッジが
有効エッジとしてＥＣＵ内で点火タイミング等の基準に
用いられる。また、上記実施例においては、スレッショ
ルド電圧の精度は、Ｄ／Ａコンバータ３２とコンパレー
タ２のオフセット電圧と定電圧源６の精度によって決ま
る。従って、Ｄ／Ａコンバータ３２を抵抗ラダーにより
構成するとともに、定電圧源６も抵抗分割によって構成
し、上記波形整形装置をＣＭＯＳＩＣ化すれば、温度特
性の良い高精度の波形整形装置とすることができる。

【００３５】また、上記したカウンタ、Ｄ−Ｆ／Ｆ、コ
ンパレータ、Ｄ／Ａコンバータ等はいずれもＣＭＯＳト
ランジスタで構成できるため、本装置をエンジンＥＣＵ
を構成するＣＰＵ、バックアップ制御等の他の機能ブロ
ックとともに１チップＩＣ化することもできる。その際
には、発振回路２１の発振信号の代わりに、ＣＰＵ等の
システムクロックを用いることができる。 （第２実施例）図３に本発明の第２実施例を示す。この
図３においては、図１のエッジ検出回路２６からクラン
プ回路２８に相当する部分を示している。

【００３６】上記第１実施例では、カウンタ２３にてカ
ウントした値をスレッショルド電圧の作成にそのまま反
映させるようにしている。しかしながら、エンジン回転
数が低い場合には、センサ信号の振幅が小さく、その時
の周期にばらつきが生じる。すなわち、エンジン回転数
の上昇に伴って、センサ信号の周期は、全体としては徐
々に小さく変化していくものの、個々においては大きく
ばらつきが生じる。

【００３７】そして、図１に示すようなディジタル構成
の場合、その時のコンパレータ２の出力信号に対して応
答性よくスレッショルド電圧が作成されるため、そのよ
うな周期のばらつきによりスレッショルド電圧が必要以
上に変動し、動作上好ましくないという問題が生じる。
そこで、この第２実施例においては、クランプ回路２８
に出力するカウント値を今回および前回のカウント値の
平均とし、エンジン回転数が低い時の検出周期のばらつ
きを吸収して、エンジン回転数の上昇に追従したスレッ
ショルド電圧の設定を行えるようにしている。

【００３８】このため、Ｄ−Ｆ／Ｆ２７ａ、２７ｂ、ア
ダー回路３３、ビットシフト回路３４が設けられてい
る。エッジ検出回路２６にてエッジ検出が行われると、
Ｄ−Ｆ／Ｆ２７ａに保持されている前回のカウント値が
Ｄ−Ｆ／Ｆ２７ｂに保持され、カウンタ２３の今回のカ
ウント値がＤ−Ｆ／Ｆ２７ａに保持される。そして、Ｄ
−Ｆ／Ｆ２７ａ、２７ｂに保持されているカウント値は
アダー回路３３にて加算され、その加算値はビットシフ
ト回路３４にてＬＳＢ側に１ビットシフトされる。この
１ビットシフトにより、加算値は２で割ったものとな
り、平均化処理が行われる。その結果、ビットシフト回
路３４からは前回のカウント値と今回のカウント値の平
均のカウント値がクランプ回路２８に出力される。

【００３９】なお、そのカウント値の平均化処理は、２
つのカウント値に限らず、もっと多くのカウント値に対
して行うようにしてもよい。 （第３実施例）図４に本発明の第３実施例を示す。この
第３実施例は、上記第１、第２実施例に対し、クロック
信号のカウント動作以降の回路部分を変更したものであ
る。

【００４０】図１に示す構成においては、カウンタ３０
に入力されるクロック信号をアップカウントし、このカ
ウント値をＤ／Ａ変換して、その変換電圧そのものをス
レショルド電圧としていた。これに対し、本実施例で
は、クロック信号をダウンカウントし、そのカウント値
をＤ／Ａ変換するとともに、その変換電圧を電流に変換
し、この電流を用いてスレッショルド電圧を作成するよ
うにしている。

【００４１】具体的には、ダウンカウンタ３０ａは、分
周回路２２からの第３の分周信号によりプリセットさ
れ、ディジタルコンパレータ２９からのクロック信号を
ダウンカウントする。このダウンカウント値は、Ｄ−Ｆ
／Ｆ２５に保持され、抵抗ラダーのＤ／Ａコンバータ３
２ａに入力される。Ｄ／Ａコンバータ３２ａは、ダウン
カウント値を電圧に変換し変換電圧を出力するととも
に、ラダー抵抗の中の固定タップより取り出した基準電
圧も出力する。なお、変換電圧は、クランプ回路２８の
出力が上限値にクランプされている場合でも基準電圧よ
り低くなるように設定されている。

【００４２】ここで、上記ダウンカウンタ３０ａにてダ
ウンカウントした値は、入力信号の周期に反比例してお
り、上記基準電圧から変換電圧を引いた電圧（Ｖ_DAC ）
は入力信号の周期に対し疑似的な反比例の関係、すなわ
ち入力信号の周波数に疑似的に比例した関係のものとな
る。この電圧（Ｖ_DAC ）は、電圧ー電流変換回路４０に
て電流に変換される。この電圧ー電流変換回路４０は、
バッファ４１、４２、オペアンプ４３、トランジスタ４
４、および抵抗４５〜４７から構成される。ここで、ト
ランジスタ４４を流れる電流をＩ_DAC とし、抵抗４５、
４６、４７の抵抗値をそれぞれＲ１、Ｒ２、Ｒ３とする
と、Ｉ_DAC はＶ_DAC ・Ｒ１／｛Ｒ３・（Ｒ１＋Ｒ２）｝
となる。

【００４３】電圧ー電流変換回路４０から出力される電
流は、抵抗４８を流れるため、抵抗４８の抵抗値をＲ４
とし定電圧源６の電圧をＶ１とすると、センサ信号立ち
上がり時のスレッショルド電圧は、Ｖ_DAC ・Ｒ１・Ｒ４
／｛Ｒ３・（Ｒ１＋Ｒ２）｝＋Ｖ１となる。なお、セン
サ信号立ち下がり時のスレッショルド電圧はＶ１であ
る。

【００４４】なお、上記構成において、Ｄ／Ａコンバー
タ３２ａ中の固定タップより基準電圧を取り出している
のは、電圧ー電流変換回路４０のバッファ４１、４２、
オペアンプ４３は電源としてＶDDを用いており、通常の
オペアンプ等ではその出力電圧を電源電圧までとするこ
とができないため、オペアンプのダイナミックレンジよ
り必要とされる電圧分だけ、ＶDDより下がったタップ電
圧を最高電圧とするためである。 （第４実施例）センサ１は、図５（ａ）に示すようにギ
ヤ歯に対向して配置したピックアップコイル１ａを有
し、ギヤ歯の回転によりセンサ信号を出力する。この場
合、ギヤ歯に欠歯があると、図５（ｂ）に示すように、
センサ信号の周期が変化する。例えば、１０°単位で形
成したギヤ歯に対し、３０°分の欠歯があると、センサ
信号の周期はその部分で３倍となる。

【００４５】このような欠歯によりセンサ信号の周期に
変動があると、図１に示すディジタル構成のものでは、
作成されるスレッショルド電圧が本来あるべき値から大
きく低下してしまうという問題がある。そこで、本実施
例では、図６に示す構成を採用し、欠歯検出をした場合
には、その時のカウンタ２３のカウント値を用いずに前
回のカウント値によりスレッショルド電圧の作成をする
ようにしている。

【００４６】このため、コンパレータ２の出力信号によ
り欠歯検出を行う欠歯検出回路５０が設けられている。
この欠歯検出回路５０は、欠歯検出時にハイレベルの欠
歯検出信号を出力する。この欠歯検出信号は、遅延回路
６０にて遅延され、インバータ６１にて反転されて、ア
ンド回路６２に入力される。従って、欠歯検出回路５０
にて欠歯検出が行われると、その欠歯検出信号により、
エッジ検出回路２６からＤ−Ｆ／Ｆ２７へのクロック信
号がマスクされ、Ｄ−Ｆ／Ｆ２７はカウンタ２３のその
時のカウント値の保持を行わず、前回のカウント値を保
持する。なお、そのマスク時においてもカウンタ２３は
エッジ検出回路２６によりクリアされるため、次回のカ
ウント動作を開始する。

【００４７】上記した構成のタイミングチャートを図７
に示す。（ａ）はコンパレータ２の出力信号、（ｂ）は
欠歯検出回路５０の出力信号、（ｃ）はエッジ検出回路
２６の出力信号、（ｄ）はＤ−Ｆ／Ｆ２７に入力される
クロック信号、（ｅ）はＤ−Ｆ／Ｆ２７に保持されるデ
ータを示している。このタイミングチャートに示すよう
に、コンパレータ２の出力信号の立ち上がりより、欠歯
検出回路５０の出力信号がローレベルになり、エッジ検
出回路２６からクロック信号が出力される。従って、欠
歯検出回路５０の欠歯検出信号によるクロック信号のマ
スクが確実に行えるようにするため、遅延回路６０が設
けられている。

【００４８】上記欠歯検出回路５０の具体的な構成を図
８に示す。また、各部のタイミングチャートを図９に示
す。コンパレータ２の出力信号はＤ−Ｆ／Ｆ５１に入力
される。このＤ−Ｆ／Ｆ５１の出力は、コンパレータ２
の出力信号（図９（ａ）に示す）の立ち上がりエッジに
て変化する。

【００４９】また、発振回路５２は周波数ｆ（例えば８
０ＫＨｚ）のクロック信号を出力しており、クロック周
波数変換回路５３は周波数ｆ／ｋ（ｋは２、２．２、
２．４等の任意の数値とすることができ、図９に示すタ
イミングチャートにおいてはｋ＝２としている）のクロ
ック信号を出力する。周波数ｆのクロック信号はアップ
カウント用に用いられ、周波数ｆ／ｋのクロック信号は
ダウンカウント用に用いられる。

【００５０】クロック切替回路５４、５５は、Ｄ−Ｆ／
Ｆ５１の出力により、周波数ｆのクロック信号と周波数
ｆ／ｋのクロック信号のいずれを出力するかを切り替え
る。この場合、Ｄ−Ｆ／Ｆ５１からそれぞれのクロック
切替回路５４、５５に出力される信号レベルは相異なる
ものとなっているため、一方のクロック切替回路が周波
数ｆのクロック信号を出力している時には、他方のクロ
ック切替回路は周波数ｆ／ｋのクロック信号を出力して
いる。また、それぞれのクロック切替回路は、出力する
クロック信号が周波数ｆ／ｋからｆに切り替わるタイミ
ングでアップダウンカウンタをリセットするリセット信
号を出力するように構成されている。

【００５１】アップダウンカウンタ５６、５７は、クロ
ック切替回路５４、５５からのクロック信号をアップ／
ダウンカウントする。アップカウント、ダウンカウント
のいずれにするかは、Ｄ−Ｆ／Ｆ５１の出力により決定
される。但し、クロック切替回路から周波数ｆのクロッ
ク信号が出力されている時はアップカウントを行い、周
波数ｆ／ｋのクロック信号が出力されている時はダウン
カウントを行うように設定されている。

【００５２】従って、アップダウンカウンタ５６、５７
は、コンパレータ２の出力信号の立ち上がりエッジ毎
に、アップカウントとダウンカウントを異なるタイミン
グで行う。このように構成することにより、一方のアッ
プダウンカウンタが欠歯を検出できなくても他方のアッ
プダウンカウンタにより欠歯を検出することができ、確
実に欠歯検出を行うことができる。図９（ｂ）に、一方
のアップダウンカウンタのカウント値の変化を示してい
る。

【００５３】この場合、図９に示すように、欠歯により
周期が長くなると、ダウンカウントした値が０になり、
アップダウンカウンタのＢＯ端子よりハイレベル信号が
出力される。この出力によりオア回路５８を介して図９
（ｃ）に示す欠歯検出信号が出力される。なお、この実
施例は、図１に示す第１実施例に限らず、第２、第３実
施例にも適用することができる。

【００５４】また、上記した種々の実施例において、各
回路はそれぞれの機能を実現する手段として把握される
ものである。

【図面の簡単な説明】

【図１】本発明の第１実施例を示す構成図である。

【図２】図１に示す構成の作動説明に供するタイミング
チャートである。

【図３】本発明の第２実施例を示す部分構成図である。

【図４】本発明の第３実施例を示す部分構成図である。

【図５】（ａ）はセンサの概略構成図、（ｂ）はセンサ
信号の波形図である。

【図６】本発明の第４実施例を示す部分構成図である。

【図７】図６に示す構成の作動説明に供するタイミング
チャートである。

【図８】図６中の欠歯検出回路の具体的構成を示す構成
図である。

【図９】図８に示す構成の作動説明に供するタイミング
チャートである。

【図１０】従来の波形整形装置の構成を示す構成図であ
る。

【符号の説明】

２…コンパレータ、２０…Ｆ−Ｖ変換回路、２３、２
４、３０…カウンタ、２５、２７…Ｄ−Ｆ／Ｆ、２６…
エッジ検出回路、２９…コンパレータ、３２…Ｄ／Ａコ
ンバータ。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 センサ信号をスレッショルド電圧と比較
   して波形整形された信号を出力する比較手段と、この比
   較手段の出力信号の周波数に基づいて前記スレッショル
   ド電圧を作成する周波数ー電圧変換手段とを備えた波形
   整形装置において、 前記周波数ー電圧変換手段は、 前記比較手段の出力信号に基づき、その出力信号の周期
   に比例した周期のクロック信号を発生するクロック信号
   発生手段と、 このクロック信号発生手段から発生されたクロック信号
   のカウント動作を所定周期毎に行い、前記比較手段の出
   力信号の周波数に応じたカウント値を出力する第１のカ
   ウント手段と、 この第１のカウント手段から出力されたカウント値を電
   圧に変換するＤ／Ａ変換手段とを備え、このＤ／Ａ変換
   手段にて変換された電圧に基づいて前記スレッショルド
   電圧を作成することを特徴とする波形整形装置。
2. 【請求項２】 前記クロック信号発生手段は、前記比較
   手段の出力信号に基づき、その出力信号の周期を計測し
   て周期計測値を出力する周期計測手段と、この周期計測
   手段にて計測された周期を前記クロック信号に変換する
   変換手段とを有することを特徴とする請求項１に記載の
   波形整形装置。
3. 【請求項３】 前記周期計測手段は、前記比較手段の出
   力信号のエッジを検出するエッジ検出手段と、このエッ
   ジ検出手段にてエッジ検出を行う毎に前回のエッジ検出
   時点と今回のエッジ検出時点の間の時間をカウントする
   第２のカウント手段を有し、この第２のカウント手段に
   てカウントしたカウント値に基づいて前記周期計測値を
   出力することを特徴とする請求項２に記載の波形整形装
   置。
4. 【請求項４】 前記周期計測手段は、前記第２のカウン
   ト手段にてカウントした最新の複数のカウント値の平均
   化処理により前記周期計測値を出力する平均出力手段を
   有することを特徴とする請求項３に記載の波形整形装
   置。
5. 【請求項５】 前記センサ信号はギヤ歯の回転により出
   力されるものであって、前記比較手段の出力信号に基づ
   き前記ギヤ歯の欠歯を検出する欠歯検出手段と、この欠
   歯検出手段にて欠歯が検出された時に、その時の前記比
   較手段の出力信号による前記周期計測値の更新出力を禁
   止する禁止手段とを備えたことを特徴とする請求項２乃
   至５のいずれか１つに記載の波形整形装置。