JPH082712Y2 - ディスプレイ制御装置 - Google Patents

Description

【考案の詳細な説明】 〈産業上の利用分野〉 本考案は、ディスプレイ制御装置に関し、更に詳しく
は、キャラクタコードからメモリアドレスへの変換を行
った文字パターンを自動的に発生させる装置の改良に関
する。

〈従来の技術〉 従来のディスプレイ装置において、キャラクタコード
からメモリアドレスへの変換を行った文字パターンを自
動的に発生させるのにあたっては、キャラクタコードを
工夫して文字パターンの格納されているメモリアドレス
を簡単に求めるように構成されていた。

具体的には、例えばキャラクタコードを加工してメモ
リアドレスとすることによって文字パターンを出力させ
ていた。

〈考案が解決しようとする課題〉 しかし、このような構成によれば、キュラクタコード
がシステム特有のものになり、ソフトウェアの面からは
EUC（Extended UNIX CODE）コードやJISコード等の汎用
的なキャラクタコードが使用しにくくなってしまう。

また、汎用的なキャラクタコードを使用する場合、キ
ャラクタコードを文字パターンの格納されているメモリ
アドレスとがリニアに対応していないために変換機構が
必要になる。そして、これらの変換をソフトウェアで行
おうとすると処理が複雑になって処理時間がかかり過ぎ
てしまう。

本考案はこのような点に着目してなされたものであ
り、その目的は、汎用的なキャラクタコードに基づいて
短時間で文字パターンを自動的に発生させることができ
るディスプレイ制御装置を提供することにある。

〈課題を解決するための手段〉 上記課題を解決する本考案は、 ドット構成の異なる複数項目の文字パターンが各項目
毎に連続したアドレスになるように配列されて格納され
たメモリと、 読み出したいキャラクタコードを指定するコードレジ
スタと、 該コードレジスタから読み出されるキャラクタコード
を文字パターンが格納されている前記メモリのアドレス
に変換すると共にドット構成を含む属性データに変換す
るコードコンバータと、 該コードコンバータから出力される属性データをラッ
チするアトリビュートレジスタと、 該アトリビュートレジスタから出力される属性データ
に基づいてCPUから出力されるアドレスと前記コードコ
ンバータから出力されるアドレスを加算して前記メモリ
の読み出しアドレスを生成するアドレス加算器、 とで構成されたことを特徴とするものである。

〈作用〉 本考案のディスプレイ制御装置において、CPUで設定
されたキャラクタコードは、コードレジスタ，コードコ
ンバータ，アトリビュートレジスタ及びアドレス加算器
の回路構成によって、ソフトウェアによるアドレス演算
処理よりもはるかに短時間でアドレスに変換される。

〈実施例〉 以下、図面を参照して本考案の実施例を詳細に説明す
る。

第１図は、本考案の一実施例を示すブロック図であ
る。図において、CPU1は読み出したい文字パターンのキ
ャラクタコードをデータバス２を介してコードレジスタ
３に設定する。該コードレジスタ３は、設定されたキャ
ラクタコードをコードコンバータ４に出力する。該コー
ドコンバータ４は、コードレジスタ３から入力されたキ
ャラクタコードを文字パターンが格納されているメモリ
７のアドレスに変換すると共に、そのキャラクタコード
がどの項目に属していてどのようなドット構成になって
いるのかを表す属性データに変換する。すなわち、メモ
リ７は、例えば第２図及び第３図に示すように、文字パ
ターンの項目（ASCII,かな，帳票，簡易図形，外字，漢
字等）に応じて複数の領域Ａ〜Ｆに分割されている。そ
して、文字パターンは、これら各項目によってそれぞれ
異なったドット構成（８×8,12×8,16×８等）で各項目
毎に連続したアドレスで格納されている。そこで、コー
ドコンバータ４は、CPU1により設定される文字パターン
のキャラクタコードをメモリ７の格納項目に従って分類
してそのドット構成を表す属性データに変換すると共
に、該キャラクタコードに応じたアドレスオフセットを
算出してメモリ７の格納アドレスに変換する。該コード
コンバータ４から変換出力されるアドレスはアドレス加
算器５の一方の入力端子に加えられる。属性データはア
トリビュートレジスタ６でラッチされ、CPU1はデータバ
ス２を介してこの属性データを読むことができる。そし
て、CPU1は、アトリビュートレジスタ６を介して入力さ
れる属性データのドット構成データに基づいて所望の文
字パターンをメモリ７から読み出すためのアクセス方法
を知る。これは、各キャラクタコードに対応する文字パ
ターンのドット構成が異なり、メモリ７領域内での文字
パターン格納方法が、第４図（ａ），（ｂ）のように異
なるために必要である。第４図（ａ）はASCII1文字分の
格納方法を示し、第４図（ｂ）はかな１文字分の格納方
法を示す。よってCPU1は上位ビットがマスクされたアド
レスをアドレスバス８を介してアドレス加算器５の他方
の入力端子に出力する。該アドレス加算器５はコードコ
ンバータ４から加えられるアドレスとCPU1から加えられ
るアドレスを加算し、加算結果をメモリ７の読み出しア
ドレスとして出力する。メモリ７は該アドレスに従って
キャラクタコードに応じた文字パターンデータを読み出
し、データバス２を介してCPU1に出力する。

このように構成することによって、CPU1はキャラクタ
コードを入力するためのソフトウェアだけで文字パター
ンの属性データ及び文字パターンデータを受けとること
ができる。

これは、ビットマップディスプレイへの文字の描画時
に有効であるが、とりわけ、英数字や記号だけでなく非
常に多数の文字種を必要とする日本語（漢字）処理にお
ける効果は顕著である。

また、キャラクタコードのみによって構成された画面
イメージのハードコピーをとる場合には、そのイメージ
を構成するために各キャラクタのフォントパターンを読
み出す必要があるが、この場合にもソフトウェア処理で
アドレスを算出するよりもはるかに処理時間を短縮でき
る。

〈考案の効果〉 以上詳細に説明したように、本考案によれば、汎用的
なキャラクタコードに基づいて短時間で文字パターンを
自動的に発生させることができるディスプレイ制御装置
を提供することができる。

【図面の簡単な説明】

第１図は本考案の一実施例のブロック図、第２図及び第
３図は第１図におけるパターン格納メモリの説明図、第
４図（ａ），（ｂ）はメモリ領域の文字パターンの格納
方法を表す図である。 １…CPU、２…データバス ３…コードレジスタ、４…コードコンバータ ５…アドレス加算器 ６…アトリビュートレジスタ ７…パターン格納メモリ ８…アドレスバス

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】ドット構成の異なる複数項目の文字パター
   ンが各項目毎に連続したアドレスになるように配列され
   て格納されたメモリと、 読み出したいキャラクタコードを指定するコードレジス
   タと、 該コードレジスタから読み出されるキャラクタコードを
   文字パターンが格納されている前記メモリのアドレスに
   変換すると共にドット構成を含む属性データに変換する
   コードコンバータと、 該コードコンバータから出力される属性データをラッチ
   するアトリビュートレジスタと、 該アトリビュートレジスタから出力される属性データに
   基づいてCPUから出力されるアドレスと前記コードコン
   バータから出力されるアドレスを加算して前記メモリの
   読み出しアドレスを生成するアドレス加算器、 とで構成されたことを特徴とするディスプレイ制御装
   置。