JPH08274267A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08274267A JPH08274267A JP7077001A JP7700195A JPH08274267A JP H08274267 A JPH08274267 A JP H08274267A JP 7077001 A JP7077001 A JP 7077001A JP 7700195 A JP7700195 A JP 7700195A JP H08274267 A JPH08274267 A JP H08274267A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- protection
- region
- collector
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/711—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using bipolar transistors as protective elements
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】最小の占有面積で静電保護能力の高い静電保護
素子を備える半導体装置を提供する。 【構成】本発明の半導体装置は、入力端子（１）に接続
されたアルミ配線の幹線を有し、この幹線に接続された
アルミ配線の支線を有し、狭い間隔をあけて設けられた
Ｎ型拡散層（１２）の片方をコレクタとし、もう片方を
エミッタとし、半導体基板（１１）をベースとする分割
保護バイポーラトランジスタの複数個を備え、分割保護
トランジスタの各々のコレクタと半導体基板との接合部
の降状電圧をほぼ等しくなるようにする構成である。こ
れにより、短い静電パルスに対しても素子が有効に機能
し、保護能力の高い素子を得ることができる。
素子を備える半導体装置を提供する。 【構成】本発明の半導体装置は、入力端子（１）に接続
されたアルミ配線の幹線を有し、この幹線に接続された
アルミ配線の支線を有し、狭い間隔をあけて設けられた
Ｎ型拡散層（１２）の片方をコレクタとし、もう片方を
エミッタとし、半導体基板（１１）をベースとする分割
保護バイポーラトランジスタの複数個を備え、分割保護
トランジスタの各々のコレクタと半導体基板との接合部
の降状電圧をほぼ等しくなるようにする構成である。こ
れにより、短い静電パルスに対しても素子が有効に機能
し、保護能力の高い素子を得ることができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
ＭＯＳ半導体集積回路の静電破壊保護素子を備える半導
体装置に関する。
ＭＯＳ半導体集積回路の静電破壊保護素子を備える半導
体装置に関する。
【０００２】
【従来の技術】従来この種のＭＯＳ半導体集積回路の静
電破壊保護技術は、例えば特開平２ー３９５７０号公報
に開示されている。
電破壊保護技術は、例えば特開平２ー３９５７０号公報
に開示されている。
【０００３】図１１を参照すると、従来の半導体装置は
通常の信号が入力端子（１）から抵抗１（５１）及び抵
抗２（５２）を介して入力インバータ回路（４）に入力
されるが、入力端子に過電圧がかかった場合、入力イン
バータ回路（４）のトランジスタのゲートと基板との間
の電圧が上昇し、ゲート酸化膜が破壊されることを防ぐ
ため第１及び第２のバイポーラトランジスタ（２１、２
２）を設けている。
通常の信号が入力端子（１）から抵抗１（５１）及び抵
抗２（５２）を介して入力インバータ回路（４）に入力
されるが、入力端子に過電圧がかかった場合、入力イン
バータ回路（４）のトランジスタのゲートと基板との間
の電圧が上昇し、ゲート酸化膜が破壊されることを防ぐ
ため第１及び第２のバイポーラトランジスタ（２１、２
２）を設けている。
【０００４】過電圧印加時にはこれらがオン状態となる
ことによって電流を流し、入力インバータ回路のゲート
電位が上昇するのを防いでいる。このバイポーラトラン
ジスタは、ＭＯＳ半導体集積回路の製造プロセスにおい
ては、通常、図１２に示すようなラテラル型寄生バイポ
ーラトランジスタとして形成される。つまり、狭い間隔
を隔てて向い合わせて設けられたＮ型拡散層（１２１、
１２２）によってバイポーラトランジスタのコレクタ、
エミッタを形成する。
ことによって電流を流し、入力インバータ回路のゲート
電位が上昇するのを防いでいる。このバイポーラトラン
ジスタは、ＭＯＳ半導体集積回路の製造プロセスにおい
ては、通常、図１２に示すようなラテラル型寄生バイポ
ーラトランジスタとして形成される。つまり、狭い間隔
を隔てて向い合わせて設けられたＮ型拡散層（１２１、
１２２）によってバイポーラトランジスタのコレクタ、
エミッタを形成する。
【０００５】図１３は図１２中のａーａ’断面図であ
る。Ｐ型半導体基板（１１）上に設けられたエミッタお
よびコレクタのそれぞれのＮ型拡散層（１２１、１２
２）は素子分離絶縁膜（１４）によって隔てられて配置
される。
る。Ｐ型半導体基板（１１）上に設けられたエミッタお
よびコレクタのそれぞれのＮ型拡散層（１２１、１２
２）は素子分離絶縁膜（１４）によって隔てられて配置
される。
【０００６】
【発明が解決しようとする課題】上記に示した従来のラ
テラル型寄生バイポーラ素子の問題点を実際のデータを
もとに説明する。
テラル型寄生バイポーラ素子の問題点を実際のデータを
もとに説明する。
【０００７】エミッタおよびコレクタのそれぞれの幅Ｗ
を１００μｍとした寄生バイポーラ素子に、例えば図１
４（ａ）に示すような電圧パルスを与えた場合の電流波
形は図１４（ｂ）のようになる。つまり、電圧パルスの
立上りから約３０ｎｓｅｃ程度遅れて電流が最大とな
る。従って、電圧パルスの立上りから１０ｎｓｅｃ後で
は電流の最大値の約半分の電流しか流れていない。
を１００μｍとした寄生バイポーラ素子に、例えば図１
４（ａ）に示すような電圧パルスを与えた場合の電流波
形は図１４（ｂ）のようになる。つまり、電圧パルスの
立上りから約３０ｎｓｅｃ程度遅れて電流が最大とな
る。従って、電圧パルスの立上りから１０ｎｓｅｃ後で
は電流の最大値の約半分の電流しか流れていない。
【０００８】この原因は、静電パルスの様な過電圧パル
スが印加された場合、素子の全域が同時にＯＮ状態とな
るのではなく、まずコレクタのＮ型拡散層の端部（図１
２領域ａ部参照）のアバランシェ降状がおこりやすい局
所的な領域が寄生バイポーラ動作状態となり、その領域
が時間とともに広がって保護素子幅（図１２のＷ）全域
が寄生バイポーラ動作状態となる。
スが印加された場合、素子の全域が同時にＯＮ状態とな
るのではなく、まずコレクタのＮ型拡散層の端部（図１
２領域ａ部参照）のアバランシェ降状がおこりやすい局
所的な領域が寄生バイポーラ動作状態となり、その領域
が時間とともに広がって保護素子幅（図１２のＷ）全域
が寄生バイポーラ動作状態となる。
【０００９】広がりの速度は過電圧パルスの印加条件に
もよるが、保護素子幅Ｗが１００μｍの場合、全域が動
作するのに要する時間が３０ｎｓｅｃから４０ｎｓｅｃ
程度である。印加パルス立上りから１０ｎｓｅｃ後には
保護素子の約半分の幅がＯＮ状態となっている。従っ
て、印加パルスがＭＩＬ規格に準拠するような場合、つ
まり、放電時間が１６０ｎｓｅｃ程度であって比較的長
いパルスの場合には、パルス印加中にベース幅全域が寄
生バイポーラ動作し、効率良く電荷を放電することがで
きる。
もよるが、保護素子幅Ｗが１００μｍの場合、全域が動
作するのに要する時間が３０ｎｓｅｃから４０ｎｓｅｃ
程度である。印加パルス立上りから１０ｎｓｅｃ後には
保護素子の約半分の幅がＯＮ状態となっている。従っ
て、印加パルスがＭＩＬ規格に準拠するような場合、つ
まり、放電時間が１６０ｎｓｅｃ程度であって比較的長
いパルスの場合には、パルス印加中にベース幅全域が寄
生バイポーラ動作し、効率良く電荷を放電することがで
きる。
【００１０】しかしながら、放電時間がその１０分の１
程度の短いパルスが印加された場合は、保護素子幅の一
部の領域しか動作せず保護素子のインピーダンスが十分
に下がらない場合があるため保護されるべき内部回路に
かかる電圧が上昇し静電破壊耐量が低下してしまうとい
う問題点があった。
程度の短いパルスが印加された場合は、保護素子幅の一
部の領域しか動作せず保護素子のインピーダンスが十分
に下がらない場合があるため保護されるべき内部回路に
かかる電圧が上昇し静電破壊耐量が低下してしまうとい
う問題点があった。
【００１１】
【課題を解決するための手段】本発明の半導体装置は、
第１導電型半導体基板に外部ピンに接続された金属端子
と、この金属端子に接続された内部回路と、前記半導体
基板上に設けられ素子分離絶縁膜によって分離され互い
に向かいあって配置された一対の前記第１導電型半導体
基板とは逆導電型の第２導電型拡散層の一方をコレクタ
領域としもう一方をエミッタ領域とし前記半導体基板を
ベース領域とし前記コレクタ領域を前記金属端子に接続
し前記エミッタ領域を所定の共通電位に接続して前記内
部回路を静電保護する保護バイポーラトランジスタを備
える半導体装置において、前記コレクタ領域および前記
エミッタ領域のそれぞれを所定の巾（ｗ）を有する複数
の領域に分割配置された分割保護トランジスタを備え、
前記分割保護トランジスタの各々のコレクタ領域と前記
半導体基板との接合部の降状電圧のそれぞれがほぼ等し
くなる構成である。
第１導電型半導体基板に外部ピンに接続された金属端子
と、この金属端子に接続された内部回路と、前記半導体
基板上に設けられ素子分離絶縁膜によって分離され互い
に向かいあって配置された一対の前記第１導電型半導体
基板とは逆導電型の第２導電型拡散層の一方をコレクタ
領域としもう一方をエミッタ領域とし前記半導体基板を
ベース領域とし前記コレクタ領域を前記金属端子に接続
し前記エミッタ領域を所定の共通電位に接続して前記内
部回路を静電保護する保護バイポーラトランジスタを備
える半導体装置において、前記コレクタ領域および前記
エミッタ領域のそれぞれを所定の巾（ｗ）を有する複数
の領域に分割配置された分割保護トランジスタを備え、
前記分割保護トランジスタの各々のコレクタ領域と前記
半導体基板との接合部の降状電圧のそれぞれがほぼ等し
くなる構成である。
【００１２】また、本発明の半導体装置の前記分割保護
トランジスタのベース領域がボロンのイオンインプラー
テーションにより形成される構成とすることもできる。
トランジスタのベース領域がボロンのイオンインプラー
テーションにより形成される構成とすることもできる。
【００１３】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の実施例の半導体装置を周知のＭＯＳ
半導体集積回路の製造プロセスで形成する場合の平面配
置図である。図２は本発明の第１の実施例の半導体装置
を入力インバータ回路の保護に用いた場合の回路構成を
示す図であり、図３は出力トランジスタの保護に用いた
場合の回路構成を示す図である。
る。図１は本発明の実施例の半導体装置を周知のＭＯＳ
半導体集積回路の製造プロセスで形成する場合の平面配
置図である。図２は本発明の第１の実施例の半導体装置
を入力インバータ回路の保護に用いた場合の回路構成を
示す図であり、図３は出力トランジスタの保護に用いた
場合の回路構成を示す図である。
【００１４】図２において、入力信号は入力抵抗（５）
を介し入力インバータ（４）のゲートに入力される。過
電圧が印加された場合にこの入力インバータ回路が破壊
されるのを防ぐために保護バイポーラトランジスタ
（２）及び保護ダイオード（３）を設けている。正極の
過電圧の場合は保護バイポーラトランジスタが、負極の
場合は保護ダイオードが動作し電流を流し電圧が上昇す
るのを防いでいる。図３においては保護される回路が出
力トランジスタであるという点が図１に示す回路の場合
と異なるが他の構成は同一である。
を介し入力インバータ（４）のゲートに入力される。過
電圧が印加された場合にこの入力インバータ回路が破壊
されるのを防ぐために保護バイポーラトランジスタ
（２）及び保護ダイオード（３）を設けている。正極の
過電圧の場合は保護バイポーラトランジスタが、負極の
場合は保護ダイオードが動作し電流を流し電圧が上昇す
るのを防いでいる。図３においては保護される回路が出
力トランジスタであるという点が図１に示す回路の場合
と異なるが他の構成は同一である。
【００１５】図１を参照すると、この実施例の半導体装
置は、入力端子（１）に接続されたアルミ配線の幹線
（１５１）を有し、これに接続されたアルミ配線の支線
（１５２）を有し、各支線は保護バイポーラトランジス
タのコレクタと保護ダイオードのカソードを兼用してい
るＮ型拡散層（１２１）に接続される配置である。
置は、入力端子（１）に接続されたアルミ配線の幹線
（１５１）を有し、これに接続されたアルミ配線の支線
（１５２）を有し、各支線は保護バイポーラトランジス
タのコレクタと保護ダイオードのカソードを兼用してい
るＮ型拡散層（１２１）に接続される配置である。
【００１６】図４は図１に示すａーａ’断面図を示す。
図４を参照すると、この実施例の半導体装置は、Ｎ型拡
散層（コレクタ）（１２１）、Ｐ型半導体基板（１
１）、及びＮ型拡散層（エミッタ）（１２２）のそれぞ
れによって形成されるＮＰＮバイポーラトランジスタに
よって保護バイポーラトランジスタ（２）を形成し、Ｐ
型拡散層（１３）及びＮ型拡散層（カソード）（１２
１）のそれぞれによって形成されるＰＮ接合によって保
護ダイオード（３）を形成する構成である。それぞれの
拡散層は素子分離絶縁膜（１４）によって分離されてい
る。図１に示される各保護バイポーラトランジスタユニ
ットの幅ｗは２０μｍとしている。これによって、入力
端子に過電圧が加わった場合まず各ユニットの端で寄生
バイポーラ動作がスタートし、これがユニット幅全域に
広がるまでに要する時間は５ｎｓｅｃ以下となり、短い
過電圧パルスの場合でも保護素子が有効に動作すること
になる。
図４を参照すると、この実施例の半導体装置は、Ｎ型拡
散層（コレクタ）（１２１）、Ｐ型半導体基板（１
１）、及びＮ型拡散層（エミッタ）（１２２）のそれぞ
れによって形成されるＮＰＮバイポーラトランジスタに
よって保護バイポーラトランジスタ（２）を形成し、Ｐ
型拡散層（１３）及びＮ型拡散層（カソード）（１２
１）のそれぞれによって形成されるＰＮ接合によって保
護ダイオード（３）を形成する構成である。それぞれの
拡散層は素子分離絶縁膜（１４）によって分離されてい
る。図１に示される各保護バイポーラトランジスタユニ
ットの幅ｗは２０μｍとしている。これによって、入力
端子に過電圧が加わった場合まず各ユニットの端で寄生
バイポーラ動作がスタートし、これがユニット幅全域に
広がるまでに要する時間は５ｎｓｅｃ以下となり、短い
過電圧パルスの場合でも保護素子が有効に動作すること
になる。
【００１７】静電破壊耐量は保護バイポーラトランジス
タのトータル幅を増やすことによって、つまり、保護素
子のユニット数を増加させることによって、増加させる
ことができる。印加パルスのパルス幅が短い場合でも、
それぞれの保護素子ユニットが有効に動作するため、静
電破壊耐量は保護素子のトータル幅に比例する。
タのトータル幅を増やすことによって、つまり、保護素
子のユニット数を増加させることによって、増加させる
ことができる。印加パルスのパルス幅が短い場合でも、
それぞれの保護素子ユニットが有効に動作するため、静
電破壊耐量は保護素子のトータル幅に比例する。
【００１８】次に、本発明の第２の実施例の半導体装置
について説明する。図５は、この実施例の半導体装置の
保護回路を第１の実施例と同じ周知のＭＯＳ半導体集積
回路の製造プロセスによって製造する場合の平面配置図
である。
について説明する。図５は、この実施例の半導体装置の
保護回路を第１の実施例と同じ周知のＭＯＳ半導体集積
回路の製造プロセスによって製造する場合の平面配置図
である。
【００１９】図５を参照すると、この実施例の半導体装
置は、ユニットａ１では出力トランジスタのドレインの
Ｎ型拡散層（１２１）と保護バイポーラトランジスタの
コレクタが共通となっており、また、ユニットｂ１では
出力トランジスタのドレインのａＮ型拡散層（１２３）
と保護ダイオードのカソードが共通となっている。図６
は図５に示すａーａ’断面図、図７は図５に示すｂー
ｂ’断面図を示す。図６を参照すると、この実施例の保
護バイポーラトランジスタはＮ型拡散層（コレクタ）
（１２１）、Ｐ型半導体基板（１１）、Ｎ型拡散層（エ
ミッタ）（１２２）で構成され、図７において保護ダイ
オードはＮ型拡散層（カソード）（１２３）とＰ型拡散
層（１３）によって構成される。両者とも、Ｎ型拡散層
（ドレイン）（１２１、１２３）とゲート電極（１
７）、Ｎ型拡散層（１２４）からなるＬＤＤトランジス
タを保護している。この場合も保護素子のユニット幅ｗ
は２０μｍで形成することによって前述の様に短いパル
スの静電パルスに対しても効率良く動作する。
置は、ユニットａ１では出力トランジスタのドレインの
Ｎ型拡散層（１２１）と保護バイポーラトランジスタの
コレクタが共通となっており、また、ユニットｂ１では
出力トランジスタのドレインのａＮ型拡散層（１２３）
と保護ダイオードのカソードが共通となっている。図６
は図５に示すａーａ’断面図、図７は図５に示すｂー
ｂ’断面図を示す。図６を参照すると、この実施例の保
護バイポーラトランジスタはＮ型拡散層（コレクタ）
（１２１）、Ｐ型半導体基板（１１）、Ｎ型拡散層（エ
ミッタ）（１２２）で構成され、図７において保護ダイ
オードはＮ型拡散層（カソード）（１２３）とＰ型拡散
層（１３）によって構成される。両者とも、Ｎ型拡散層
（ドレイン）（１２１、１２３）とゲート電極（１
７）、Ｎ型拡散層（１２４）からなるＬＤＤトランジス
タを保護している。この場合も保護素子のユニット幅ｗ
は２０μｍで形成することによって前述の様に短いパル
スの静電パルスに対しても効率良く動作する。
【００２０】次に、本発明の第３の実施例の半導体装置
について説明する。
について説明する。
【００２１】図８は第３の実施例の半導体装置の入力端
子に接続された保護バイポーラ素子（２）の平面配置図
である。この実施例は、Ｐ型半導体基板上にＮ型拡散層
（１２１、１２２）を狭い間隔で向かいあわせて形成配
置する保護バイポーラ素子を備える。保護バイポーラ素
子（２）の幅Ｗは１００μｍであるが、バイポーラのベ
ース部分に一定の間隔ｗ（この場合ｗは２０μｍ）でボ
ロンイオンを注入し、この部分のコレクターベース間接
合の耐圧をさげている（図８参照）。
子に接続された保護バイポーラ素子（２）の平面配置図
である。この実施例は、Ｐ型半導体基板上にＮ型拡散層
（１２１、１２２）を狭い間隔で向かいあわせて形成配
置する保護バイポーラ素子を備える。保護バイポーラ素
子（２）の幅Ｗは１００μｍであるが、バイポーラのベ
ース部分に一定の間隔ｗ（この場合ｗは２０μｍ）でボ
ロンイオンを注入し、この部分のコレクターベース間接
合の耐圧をさげている（図８参照）。
【００２２】図９は図８に示すボロンイオン注入領域
（１８）が無い部分のａーａ’断面図を、図１０は図８
に示すボロンイオン注入領域（１８）が有る部分のｂー
ｂ’断面図を示している。ボロンイオン注入領域（１
８）は図１０に示すように素子分離絶縁膜下に、コレク
タのＮ型拡散層（１２２）に接するように形成する。こ
のことによって、コレクタに正の過電圧パルスが加わっ
た場合、まずコレクタのＮ型拡散層（コレクタ）（１２
２）とボロンイオン注入領域（１８）間で図１０の矢印
に示したようにアバランシェブレイクダウン電流が流
れ、まずこの領域からコレクタ、エミッタ間の電流が流
れはじめる。すなわち、寄生バイポーラ動作が始まり、
保護素子の幅全域にこの動作が広がる。この場合、寄生
バイポーラ動作が始まる領域を２０μｍ間隔で設けてい
るため、５ｎｓｅｃ程度の時間で保護素子幅全域が動作
する。従ってこの実施例では前述した保護素子ユニット
幅を制限するのと同じ効果をイオン注入によってコレク
タと基板とのアバランシェブレイクダウン耐圧を変化さ
せることによってつくりだすことができる。
（１８）が無い部分のａーａ’断面図を、図１０は図８
に示すボロンイオン注入領域（１８）が有る部分のｂー
ｂ’断面図を示している。ボロンイオン注入領域（１
８）は図１０に示すように素子分離絶縁膜下に、コレク
タのＮ型拡散層（１２２）に接するように形成する。こ
のことによって、コレクタに正の過電圧パルスが加わっ
た場合、まずコレクタのＮ型拡散層（コレクタ）（１２
２）とボロンイオン注入領域（１８）間で図１０の矢印
に示したようにアバランシェブレイクダウン電流が流
れ、まずこの領域からコレクタ、エミッタ間の電流が流
れはじめる。すなわち、寄生バイポーラ動作が始まり、
保護素子の幅全域にこの動作が広がる。この場合、寄生
バイポーラ動作が始まる領域を２０μｍ間隔で設けてい
るため、５ｎｓｅｃ程度の時間で保護素子幅全域が動作
する。従ってこの実施例では前述した保護素子ユニット
幅を制限するのと同じ効果をイオン注入によってコレク
タと基板とのアバランシェブレイクダウン耐圧を変化さ
せることによってつくりだすことができる。
【００２３】
【発明の効果】以上説明したように、本発明は、保護バ
イポーラトランジスタユニットの幅を制限することによ
って、寄生バイポーラ動作の開始領域を制限すること
で、パルス幅の短い静電パルスに対しても保護素子を有
効に動作させることができるため、最小の面積で静電保
護能力の高い保護素子が形成できるという効果がある。
イポーラトランジスタユニットの幅を制限することによ
って、寄生バイポーラ動作の開始領域を制限すること
で、パルス幅の短い静電パルスに対しても保護素子を有
効に動作させることができるため、最小の面積で静電保
護能力の高い保護素子が形成できるという効果がある。
【図１】本発明の第１の実施例の半導体装置の平面配置
図である。
図である。
【図２】図１に示す第１の実施例を適応した入力バッフ
ァの回路図である。
ァの回路図である。
【図３】図５に示す第２の実施例を適用した出力回路の
回路図である。
回路図である。
【図４】図３のａーａ’断面の断面図である。
【図５】本発明第２の実施例の半導体装置の平面配置図
である。
である。
【図６】図５のａーａ’断面の断面図である。
【図７】図５のｂーｂ’断面の断面図である。
【図８】本発明の第３の実施例の半導体装置の平面配置
図である。
図である。
【図９】図８のａーａ’断面の断面図である。
【図１０】図８のｂーｂ’断面図である。
【図１１】従来例の回路図である。
【図１２】従来例の平面配置図である。
【図１３】図１２のａーａ’断面の断面図である。
【図１４】寄生バイポーラのパルス特性を示す図で、分
図（ａ）はその入力波形を示し、分図（ｂ）はその出力
波形を示す。
図（ａ）はその入力波形を示し、分図（ｂ）はその出力
波形を示す。
１ 入力（出力）端子 ２ 保護バイポーラトランジスタ ３ 保護ダイオード ４ 入力インバータ回路 ５ 入力抵抗 ６ 出力トランジスタ １１ Ｐ型半導体基板 １２ Ｎ型拡散層 １３ Ｐ型拡散層 １４ 素子分離絶縁膜 １５ アルミ配線 １６ コンタクト １７ ゲート電極 １８ ボロン打ち込み領域 １９ 層間絶縁膜
Claims (2)
- 【請求項１】 第１導電型半導体基板上に外部ピンに接
続された金属端子と、この金属端子に接続された内部回
路と、前記半導体基板上に設けられ素子分離絶縁膜によ
って分離され互いに向かい合って配置された一対の前記
第１導電型半導体基板とは導電型の第２導電型拡散層の
一方をコレクタ領域としもう一方をエミッタ領域とし前
記半導体基板をベース領域とし前記コレクタ領域を前記
金属端子に接続し前記エミッタ領域を所定の共通電位に
接続して前記内部回路を静電保護する保護バイポーラト
ランジスタを備える半導体装置において、前記コレクタ
領域および前記エミッタ領域のそれぞれを所定の巾
（ｗ）を有する複数の領域に分割配置された分割保護ト
ランジスタを備え、前記分割保護トランジスタの各々の
コレクタ領域と前記半導体基板との接合部の降状電圧の
それぞれがほぼ等しくなることを特徴とする半導体装
置。 - 【請求項２】 前記分割保護トランジスタのベース領域
がボロンのイオンインプラーテーションにより形成され
る請求項１記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7077001A JP2822915B2 (ja) | 1995-04-03 | 1995-04-03 | 半導体装置 |
| KR1019960009939A KR100194496B1 (ko) | 1995-04-03 | 1996-04-03 | 반도체 장치 |
| US08/627,093 US5710452A (en) | 1995-04-03 | 1996-04-03 | Semiconductor device having electrostatic breakdown protection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7077001A JP2822915B2 (ja) | 1995-04-03 | 1995-04-03 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08274267A true JPH08274267A (ja) | 1996-10-18 |
| JP2822915B2 JP2822915B2 (ja) | 1998-11-11 |
Family
ID=13621543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7077001A Expired - Lifetime JP2822915B2 (ja) | 1995-04-03 | 1995-04-03 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5710452A (ja) |
| JP (1) | JP2822915B2 (ja) |
| KR (1) | KR100194496B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100249165B1 (ko) * | 1997-03-07 | 2000-03-15 | 김영환 | 이에스디(esd) 보호회로 및 그 제조방법 |
| JP2005294581A (ja) * | 2004-03-31 | 2005-10-20 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| KR100618448B1 (ko) * | 1999-04-22 | 2006-08-31 | 후지쯔 가부시끼가이샤 | 보호 회로를 갖는 반도체 장치 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100223923B1 (ko) * | 1996-11-19 | 1999-10-15 | 구본준 | 정전기 방지장치 |
| JP2943738B2 (ja) * | 1996-11-29 | 1999-08-30 | 日本電気株式会社 | 半導体装置における静電保護回路 |
| US5982600A (en) * | 1998-04-20 | 1999-11-09 | Macronix International Co., Ltd. | Low-voltage triggering electrostatic discharge protection |
| JP4295370B2 (ja) * | 1998-07-02 | 2009-07-15 | Ｏｋｉセミコンダクタ株式会社 | 半導体素子 |
| US6700164B1 (en) * | 2000-07-07 | 2004-03-02 | International Business Machines Corporation | Tungsten hot wire current limiter for ESD protection |
| US6911716B2 (en) * | 2002-09-09 | 2005-06-28 | Lucent Technologies, Inc. | Bipolar transistors with vertical structures |
| US7541624B2 (en) * | 2003-07-21 | 2009-06-02 | Alcatel-Lucent Usa Inc. | Flat profile structures for bipolar transistors |
| KR100855558B1 (ko) * | 2007-07-02 | 2008-09-01 | 삼성전자주식회사 | 반도체 집적 회로 장치 및 그 제조 방법 |
| JP5595751B2 (ja) * | 2009-03-11 | 2014-09-24 | ルネサスエレクトロニクス株式会社 | Ｅｓｄ保護素子 |
| CN103187411B (zh) * | 2011-12-30 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的保护电路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63304656A (ja) * | 1987-05-15 | 1988-12-12 | アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド | 相補形金属酸化物半導体集積回路の保護システム |
| JPH056958A (ja) * | 1990-11-30 | 1993-01-14 | Toshiba Corp | 半導体装置 |
| JPH06350041A (ja) * | 1993-06-10 | 1994-12-22 | Toshiba Corp | 半導体保護回路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1186227B (it) * | 1985-12-03 | 1987-11-18 | Sgs Microelettronica Spa | Dispositivo di protezione contro le sovratensioni in ingresso per un circuito integrato di tipo mos |
| JPH07105446B2 (ja) * | 1988-01-11 | 1995-11-13 | 株式会社東芝 | Ｍｏｓ型半導体装置の入力保護回路 |
| JPH07105472B2 (ja) * | 1988-07-29 | 1995-11-13 | 株式会社東芝 | 入力保護回路 |
| JPH02119262A (ja) * | 1988-10-28 | 1990-05-07 | Toshiba Corp | 半導体装置 |
| JPH05335494A (ja) * | 1992-05-29 | 1993-12-17 | Nec Corp | 静電保護回路 |
| US5268588A (en) * | 1992-09-30 | 1993-12-07 | Texas Instruments Incorporated | Semiconductor structure for electrostatic discharge protection |
-
1995
- 1995-04-03 JP JP7077001A patent/JP2822915B2/ja not_active Expired - Lifetime
-
1996
- 1996-04-03 KR KR1019960009939A patent/KR100194496B1/ko not_active Expired - Lifetime
- 1996-04-03 US US08/627,093 patent/US5710452A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63304656A (ja) * | 1987-05-15 | 1988-12-12 | アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド | 相補形金属酸化物半導体集積回路の保護システム |
| JPH056958A (ja) * | 1990-11-30 | 1993-01-14 | Toshiba Corp | 半導体装置 |
| JPH06350041A (ja) * | 1993-06-10 | 1994-12-22 | Toshiba Corp | 半導体保護回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100249165B1 (ko) * | 1997-03-07 | 2000-03-15 | 김영환 | 이에스디(esd) 보호회로 및 그 제조방법 |
| KR100618448B1 (ko) * | 1999-04-22 | 2006-08-31 | 후지쯔 가부시끼가이샤 | 보호 회로를 갖는 반도체 장치 |
| JP2005294581A (ja) * | 2004-03-31 | 2005-10-20 | Nec Electronics Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5710452A (en) | 1998-01-20 |
| KR100194496B1 (ko) | 1999-06-15 |
| JP2822915B2 (ja) | 1998-11-11 |
| KR960039326A (ko) | 1996-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2810874B2 (ja) | 半導体デバイス | |
| US5440162A (en) | ESD protection for submicron CMOS circuits | |
| US5548134A (en) | Device for the protection of an integrated circuit against electrostatic discharges | |
| US5717559A (en) | Input/output protection device for use in semiconductor device | |
| US6541824B2 (en) | Modified source side inserted anti-type diffusion ESD protection device | |
| JPH07202126A (ja) | 半導体装置 | |
| JPH0151070B2 (ja) | ||
| KR100311578B1 (ko) | 반도체장치 | |
| JP2007235151A (ja) | 集積回路用の保護構造 | |
| JP2943738B2 (ja) | 半導体装置における静電保護回路 | |
| JP2822915B2 (ja) | 半導体装置 | |
| JP2626229B2 (ja) | 半導体入力保護装置 | |
| JPH03272180A (ja) | 半導体集積回路 | |
| KR100325190B1 (ko) | 반도체집적회로 | |
| EP0253105A1 (en) | Integrated circuit with improved protective device | |
| JP3559075B2 (ja) | Ｃｍｏｓ技術の集積電子回路用の極性反転保護装置 | |
| US6894881B1 (en) | ESD protection methods and devices using additional terminal in the diode structures | |
| US6163056A (en) | Semiconductor device having electrostatic discharge | |
| US6760204B2 (en) | Semiconductor integrated circuit device and method for designing the same | |
| JP3141865B2 (ja) | 半導体集積装置 | |
| JPH07263633A (ja) | 半導体装置の対静電気放電保護装置 | |
| US5432369A (en) | Input/output protection circuit | |
| JPH0373574A (ja) | 半導体集積回路 | |
| KR100333128B1 (ko) | 반도체소자의정전기보호소자 | |
| JP3134443B2 (ja) | 半導体入力保護装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980804 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080904 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080904 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090904 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100904 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110904 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130904 Year of fee payment: 15 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |