JPH0827664B2 - 給電検出回路 - Google Patents
給電検出回路Info
- Publication number
- JPH0827664B2 JPH0827664B2 JP24512885A JP24512885A JPH0827664B2 JP H0827664 B2 JPH0827664 B2 JP H0827664B2 JP 24512885 A JP24512885 A JP 24512885A JP 24512885 A JP24512885 A JP 24512885A JP H0827664 B2 JPH0827664 B2 JP H0827664B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- power supply
- specified
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 この発明は給電検出回路、詳しくは比較的高レベルの
直流高電圧と比較的低レベルの直流低電圧とを出力する
直流安定化電源が負荷に共に規定値以上の高電圧及び低
電圧をもって給電する、規定出力状態にある時期を検出
する給電検出回路に関する。
直流高電圧と比較的低レベルの直流低電圧とを出力する
直流安定化電源が負荷に共に規定値以上の高電圧及び低
電圧をもって給電する、規定出力状態にある時期を検出
する給電検出回路に関する。
従来背景 電子制御装置用の直流電源として、該制御装置の主回
路に比較的高圧の＋24Vの一定電圧、その周辺のディジ
タルIC（集積回路）等に低圧の＋5Vの一定電圧を供給す
るようにしたものがある。
路に比較的高圧の＋24Vの一定電圧、その周辺のディジ
タルIC（集積回路）等に低圧の＋5Vの一定電圧を供給す
るようにしたものがある。
一般に、この種の直流電源の両出力電圧は印加される
負荷インピーダンスの容量成分に応じてその立上り・立
下りが異なる。このため、当該直流電源をONとし、電子
制御装置の主回路の演算処理回路に＋24Vを印加して所
定の制御シーケンスを開始したとき、周辺のディジタル
ICに印加された低圧が所定の＋5Vに立上っていない状態
が生じ、当該制御装置が誤動作するという危険性があ
る。
負荷インピーダンスの容量成分に応じてその立上り・立
下りが異なる。このため、当該直流電源をONとし、電子
制御装置の主回路の演算処理回路に＋24Vを印加して所
定の制御シーケンスを開始したとき、周辺のディジタル
ICに印加された低圧が所定の＋5Vに立上っていない状態
が生じ、当該制御装置が誤動作するという危険性があ
る。
これに対し、従来、例えば第１図に１点鎖線で囲んで
示すような給電状態を表わす給電検出信号▲▼を発
生する給電検出回路５が公知である。
示すような給電状態を表わす給電検出信号▲▼を発
生する給電検出回路５が公知である。
第１図において、商用交流電源１から電源スイッチ
２、整流器３およびシリーズレギュレータ４を介して出
力端子T31に図示しない電子制御装置の主回路用の比較
的高圧の＋24Vが、もう１つの出力端子T32に図示しない
ディジタルIC用の低圧の＋5Vが出力されるようになって
いる。
２、整流器３およびシリーズレギュレータ４を介して出
力端子T31に図示しない電子制御装置の主回路用の比較
的高圧の＋24Vが、もう１つの出力端子T32に図示しない
ディジタルIC用の低圧の＋5Vが出力されるようになって
いる。
給電検出回路５は上記交流電源１と接続したトランス
６、該トランス６の２次側出力端子と接続した整流器
７、電圧比較気８−１〜８−３およびキャパシタ（Ｃ）
と抵抗（Ｒ）とから成るCR回路９から構成される。各電
圧比較器８−１〜８−３の一方の入力端子に上記直流電
源装置の低圧出力電圧が印加される一方、CR回路９の時
定数が上記低圧出力端子T32に接続されるディジタルIC
等の負荷インピーダンスに見合わせて適宜に設定され
る。この構成により、給電検出回路５の出力端子T5には
当該直流電源装置がONとされた際、出力端子T32に規定
レベル以上の約＋5Vの電圧が出力されているかどうかを
示す給電検出信号▲▼が出力されるようになってい
る。
６、該トランス６の２次側出力端子と接続した整流器
７、電圧比較気８−１〜８−３およびキャパシタ（Ｃ）
と抵抗（Ｒ）とから成るCR回路９から構成される。各電
圧比較器８−１〜８−３の一方の入力端子に上記直流電
源装置の低圧出力電圧が印加される一方、CR回路９の時
定数が上記低圧出力端子T32に接続されるディジタルIC
等の負荷インピーダンスに見合わせて適宜に設定され
る。この構成により、給電検出回路５の出力端子T5には
当該直流電源装置がONとされた際、出力端子T32に規定
レベル以上の約＋5Vの電圧が出力されているかどうかを
示す給電検出信号▲▼が出力されるようになってい
る。
ところで、上記従来形式の給電検出回路５によれば、
所定の低圧出力電圧（＋5V）が実質的に出力されている
期間、即ち当該低圧出力の立上りおよび立下り過渡期間
を除外した規定レベル以上の約＋5Vが出力されている期
間を示す給電検出信号▲▼が得られるが、この給電
検出回路５は構成が非常に複雑、大型でありかつ製作コ
ストが高価であるという欠点があった。
所定の低圧出力電圧（＋5V）が実質的に出力されている
期間、即ち当該低圧出力の立上りおよび立下り過渡期間
を除外した規定レベル以上の約＋5Vが出力されている期
間を示す給電検出信号▲▼が得られるが、この給電
検出回路５は構成が非常に複雑、大型でありかつ製作コ
ストが高価であるという欠点があった。
また、上記給電検出信号▲▼は高圧出力（＋24
V）に関しては単に当該直流電源がON又はOFFであるかを
示すのみであり、出力端子T31に規定レベル以上の高圧
出力が出力されているかどうかは不明であり、特に負荷
がマイクロプロセッサ等を含む電子制御装置である場
合、誤動作を発生する危険性が高く、不便であった。
V）に関しては単に当該直流電源がON又はOFFであるかを
示すのみであり、出力端子T31に規定レベル以上の高圧
出力が出力されているかどうかは不明であり、特に負荷
がマイクロプロセッサ等を含む電子制御装置である場
合、誤動作を発生する危険性が高く、不便であった。
解決しようとする課題 この発明は上記問題点に鑑みてなされたもので、比較
的高圧および低圧の２種類の直流定電圧を負荷に印加す
る直流電源の出力状態を検出するにあたり、分圧器およ
び第１電圧比較器を用いて電圧出力が所定レベル以上で
あるかどうかを示す２値化信号を得るとともに、第２電
圧比較器を用いて低圧出力が所定レベル以上であるかど
うかを示す２値化信号を得、第１および第２電圧比較器
の出力端子を接続することによりこれらの電圧比較器か
らの出力をワイヤード論理決定するようにして、当該直
流電源の両出力電圧が共に実質的に規定値以上の出力電
圧をもって負荷に給電を行っている時期を示す、２値化
給電状態検出信号を発生する、簡単な構成、小型かつ製
作コストが安価である給電検出回路を提供することを目
的とする。
的高圧および低圧の２種類の直流定電圧を負荷に印加す
る直流電源の出力状態を検出するにあたり、分圧器およ
び第１電圧比較器を用いて電圧出力が所定レベル以上で
あるかどうかを示す２値化信号を得るとともに、第２電
圧比較器を用いて低圧出力が所定レベル以上であるかど
うかを示す２値化信号を得、第１および第２電圧比較器
の出力端子を接続することによりこれらの電圧比較器か
らの出力をワイヤード論理決定するようにして、当該直
流電源の両出力電圧が共に実質的に規定値以上の出力電
圧をもって負荷に給電を行っている時期を示す、２値化
給電状態検出信号を発生する、簡単な構成、小型かつ製
作コストが安価である給電検出回路を提供することを目
的とする。
以下に、この発明を一実施例を示す添付図面とともに
説明する。
説明する。
実施例 第２図に、この発明の一実施例の給電検出回路10を示
す。
す。
なお、この給電検出回路10の２つの入力端子T1とT2に
は、それぞれ図示しない直流電源装置の比較的高圧の出
力（＋24V）と該高圧出力を公知の図示しない３端子レ
ギュレータを介して変圧された低圧出力（＋5V）が印加
される。
は、それぞれ図示しない直流電源装置の比較的高圧の出
力（＋24V）と該高圧出力を公知の図示しない３端子レ
ギュレータを介して変圧された低圧出力（＋5V）が印加
される。
第２図において、11は入力端子T1とアース間に接続さ
れた分圧用可変抵抗器で、検出対象の高圧出力を後述の
第１電圧比較器12により比較判別を行なうのに適当な電
圧に分圧する。
れた分圧用可変抵抗器で、検出対象の高圧出力を後述の
第１電圧比較器12により比較判別を行なうのに適当な電
圧に分圧する。
12は演算増幅器を用いて構成した第１電圧比較器であ
る。この第１電圧比較器12の正入力端子は抵抗R1を介し
て上記可変抵抗器11と接続するとともに、当該比較器12
の出力端子と抵抗R2を介して接続して正帰還する一方、
負入力端子は入力端子T1とアース側に接続された抵抗R3
とツエナーダイオード13との接続点14と接続し、いわゆ
るシュミット回路を構成している。この構成により、正
入力端子に入力される検出対象の高圧出力がツエナーダ
イオード13により該高圧出力の規定電圧に見合わせて予
め定められた基準電圧又は第1PF（停電）検出レベル以
下のときは信号“H"を出力する一方、該基準電圧を越え
ると反転信号“L"を出力する。なお、第１電圧比較器12
の出力が切り換わった直後に、抵抗R1およびR2で定まる
当該シュミットトリガレベルのヒステリシス幅の範囲内
で変動しようとも元の状態が保持される。例えば、今、
検出高圧出力が上記基準電圧を越えて出力が“H"から
“L"に切り換わり、その直後に該検出電圧が上記ヒステ
リシス幅内で減少したとしても、当該電圧比較器12の出
力は“L"に保持される。これと反対に“L"から“H"に切
り換わった場合、上述したと同様に検出信号の増大分が
上記ヒステリシス幅の範囲内の大きさであれば当該電圧
比較器12の出力は“H"に保持される。このようにして、
検出電圧の変動に基づく第１電圧比較器12の判別信号の
振動、いわゆるチャタリング現象を有効に抑制される。
る。この第１電圧比較器12の正入力端子は抵抗R1を介し
て上記可変抵抗器11と接続するとともに、当該比較器12
の出力端子と抵抗R2を介して接続して正帰還する一方、
負入力端子は入力端子T1とアース側に接続された抵抗R3
とツエナーダイオード13との接続点14と接続し、いわゆ
るシュミット回路を構成している。この構成により、正
入力端子に入力される検出対象の高圧出力がツエナーダ
イオード13により該高圧出力の規定電圧に見合わせて予
め定められた基準電圧又は第1PF（停電）検出レベル以
下のときは信号“H"を出力する一方、該基準電圧を越え
ると反転信号“L"を出力する。なお、第１電圧比較器12
の出力が切り換わった直後に、抵抗R1およびR2で定まる
当該シュミットトリガレベルのヒステリシス幅の範囲内
で変動しようとも元の状態が保持される。例えば、今、
検出高圧出力が上記基準電圧を越えて出力が“H"から
“L"に切り換わり、その直後に該検出電圧が上記ヒステ
リシス幅内で減少したとしても、当該電圧比較器12の出
力は“L"に保持される。これと反対に“L"から“H"に切
り換わった場合、上述したと同様に検出信号の増大分が
上記ヒステリシス幅の範囲内の大きさであれば当該電圧
比較器12の出力は“H"に保持される。このようにして、
検出電圧の変動に基づく第１電圧比較器12の判別信号の
振動、いわゆるチャタリング現象を有効に抑制される。
15はシステムリセットIC（集積回路）を用いた第２電
圧比較器である。以下、この第２電圧比較器15をリセッ
トICという。このリセットIC15は第３図に示すように、
抵抗R5、定電圧ダイオード17、トランジスタ18、19から
構成したものである。このリセットIC15の入力端子16に
上記低圧出力（＋5V）の検出電圧が入力され、該検出電
圧が定電圧ダイオード17により該低圧出力の規定電圧に
見合わせて予め定められた基準電圧又は第2PF（停電）
検出レベルを下まわっているときには、トランジスタ18
はオフ、トランジスタ19はオンとされ、したがって出力
端子20は“L"とされる一方、上記検出電圧が基準電圧
（第2PFレベル）を越えているときは、トランジスタ18
はオン、トランジスタ19はオフとされ、したがって出力
端子20は“H"に切り換わるようになっている。
圧比較器である。以下、この第２電圧比較器15をリセッ
トICという。このリセットIC15は第３図に示すように、
抵抗R5、定電圧ダイオード17、トランジスタ18、19から
構成したものである。このリセットIC15の入力端子16に
上記低圧出力（＋5V）の検出電圧が入力され、該検出電
圧が定電圧ダイオード17により該低圧出力の規定電圧に
見合わせて予め定められた基準電圧又は第2PF（停電）
検出レベルを下まわっているときには、トランジスタ18
はオフ、トランジスタ19はオンとされ、したがって出力
端子20は“L"とされる一方、上記検出電圧が基準電圧
（第2PFレベル）を越えているときは、トランジスタ18
はオン、トランジスタ19はオフとされ、したがって出力
端子20は“H"に切り換わるようになっている。
第１電圧比較器12の出力端子とリセットIC15の出力端
子20とはリード線を介して接続され、この接続点の出力
端子T3は第１電圧比較器12の出力とリセットIC15の出力
とのワイヤード・アンド論理回路を形成する。この構成
により出力端子T3には、第１電圧比較器12の出力とリセ
ットIC15の出力とのアンド論理決定した結果が出力され
る。この出力端子T3の出力が“H"であるときは、第１電
圧比較器12およびリセットIC15の出力が共に“H"、した
がって上記高圧出力および低圧出力が共に所定レベル
（第１および第2PFレベル）以上にあり、各負荷に実質
的に規定電圧＋24Vおよび＋5Vが供給されている状態に
あることを示す。
子20とはリード線を介して接続され、この接続点の出力
端子T3は第１電圧比較器12の出力とリセットIC15の出力
とのワイヤード・アンド論理回路を形成する。この構成
により出力端子T3には、第１電圧比較器12の出力とリセ
ットIC15の出力とのアンド論理決定した結果が出力され
る。この出力端子T3の出力が“H"であるときは、第１電
圧比較器12およびリセットIC15の出力が共に“H"、した
がって上記高圧出力および低圧出力が共に所定レベル
（第１および第2PFレベル）以上にあり、各負荷に実質
的に規定電圧＋24Vおよび＋5Vが供給されている状態に
あることを示す。
25は演算増幅器を用いた第３電圧比較器である。この
第３電圧比較器25の正入力端子は当該給電検出回路10の
低圧側入力端子T2とアース間に接続された抵抗R7および
R8の接続点26と接続する一方、負入力端子は上記第１電
圧比較器12の出力端子と接続している。この構成によ
り、第３電圧比較器25の出力端子と接続された当該給電
検出回路10の出力端子T4に、概略、上記信号▲▼を
反転したPF信号が出力される。
第３電圧比較器25の正入力端子は当該給電検出回路10の
低圧側入力端子T2とアース間に接続された抵抗R7および
R8の接続点26と接続する一方、負入力端子は上記第１電
圧比較器12の出力端子と接続している。この構成によ
り、第３電圧比較器25の出力端子と接続された当該給電
検出回路10の出力端子T4に、概略、上記信号▲▼を
反転したPF信号が出力される。
次に、上記構成の給電検出回路10の動作を第４図に出
力電圧波形図とともに説明する。
力電圧波形図とともに説明する。
いま、図示しない直流電源がONとされ、該直流電源か
らマイクロコンピュータ内蔵の電子制御装置（図示しな
い）の主回路に比較的高圧（＋24V）の定電圧出力が、
該制御装置の容量性の高い周辺ディジタルICに低圧（＋
5V）の定電圧出力が供給されているとする。この時点を
t0で示す。
らマイクロコンピュータ内蔵の電子制御装置（図示しな
い）の主回路に比較的高圧（＋24V）の定電圧出力が、
該制御装置の容量性の高い周辺ディジタルICに低圧（＋
5V）の定電圧出力が供給されているとする。この時点を
t0で示す。
なお、低圧出力は高圧出力を公知の図示しない３端子
レギュレータを介して出力されるようになっている。
レギュレータを介して出力されるようになっている。
上記直流電源の高圧出力、即ち当該給電検出回路10の
入力端子T1への印加電圧を第４図（ａ）に示す一方、低
圧出力、即ち当該給電検出回路10の入力端子T2への印加
電圧を第４図（ｅ）に示す。
入力端子T1への印加電圧を第４図（ａ）に示す一方、低
圧出力、即ち当該給電検出回路10の入力端子T2への印加
電圧を第４図（ｅ）に示す。
入力端子T1から可変抵抗器11および抵抗R1を介して第
１電圧比較器12の正入力端子に入力された高圧出力を表
わす検出信号が定電圧ダイオード13により定められた所
定の第1PF検出レベル（＋24Vより若干低い電圧に見合わ
せて定められる）を越えると、この第１電圧比較器12の
出力は第４図（ｄ）に示すように“H"となる。この時点
でt1で示す。
１電圧比較器12の正入力端子に入力された高圧出力を表
わす検出信号が定電圧ダイオード13により定められた所
定の第1PF検出レベル（＋24Vより若干低い電圧に見合わ
せて定められる）を越えると、この第１電圧比較器12の
出力は第４図（ｄ）に示すように“H"となる。この時点
でt1で示す。
一方、時点t1において、リセットIC15の入力端子16に
印加された低圧出力の検出電圧が定電圧ダイオード17に
より定められる所定の基準レベル（第2PF検出レベル
で、規定の出力電圧＋5Vより若干低い電圧に見合わせて
定められる）を下まわっていると、リセットIC15のトラ
ンジスタ18はオフ、トランジスタ19はオンとされ、した
がってリセットIC15の出力は、第４図（ｆ）に示すよう
に、“L"とされる。
印加された低圧出力の検出電圧が定電圧ダイオード17に
より定められる所定の基準レベル（第2PF検出レベル
で、規定の出力電圧＋5Vより若干低い電圧に見合わせて
定められる）を下まわっていると、リセットIC15のトラ
ンジスタ18はオフ、トランジスタ19はオンとされ、した
がってリセットIC15の出力は、第４図（ｆ）に示すよう
に、“L"とされる。
その後、上記低圧出力が第２基準電圧又は第2PF検出
レベルを越えると、リセットIC15のトランジスタ18はオ
ン、トランジスタ19はオフとされ、よってリセットIC15
の出力は“H"となる。この時点をt2で示す。
レベルを越えると、リセットIC15のトランジスタ18はオ
ン、トランジスタ19はオフとされ、よってリセットIC15
の出力は“H"となる。この時点をt2で示す。
時点t2において、第１比較器12の出力“H"とリセット
IC15の出力“H"とがワイヤード・アンド論理決定され、
その結果、第４図（ｇ）に示すように、出力端子T3の出
力PFは“H"とされる。
IC15の出力“H"とがワイヤード・アンド論理決定され、
その結果、第４図（ｇ）に示すように、出力端子T3の出
力PFは“H"とされる。
時点t3において上記直流安定化電源がOFFされると、
入力端子T2における高圧出力の低下が始まり、その後、
時点t4において該高圧出力の検出電圧が第１基準レベル
又は第1PF検出レベルを下まわると、第１比較器12の出
力は“L"に切り換わる。
入力端子T2における高圧出力の低下が始まり、その後、
時点t4において該高圧出力の検出電圧が第１基準レベル
又は第1PF検出レベルを下まわると、第１比較器12の出
力は“L"に切り換わる。
一方、時点t4において、第４図（ｅ）に示すように、
低圧出力の検出電圧が第２基準レベル又は第2PF検出レ
ベル以上であると、リセットIC15のトランジスタ18はオ
ン、トランジスタ19はオフとされ、リセットIC15の出力
は“H"とされる。したがって第１電圧比較器12の出力
“L"とリセットIC15の出力“H"とがワイヤード・アンド
論理決定され、出力端子T3の出力信号PFが“L"に切り換
わる。
低圧出力の検出電圧が第２基準レベル又は第2PF検出レ
ベル以上であると、リセットIC15のトランジスタ18はオ
ン、トランジスタ19はオフとされ、リセットIC15の出力
は“H"とされる。したがって第１電圧比較器12の出力
“L"とリセットIC15の出力“H"とがワイヤード・アンド
論理決定され、出力端子T3の出力信号PFが“L"に切り換
わる。
その後、時点t5において、入力端子T2における低圧出
力が第２基準電圧を下まわると、第４図（ｆ）に示すよ
うに、リセットIC15の出力が“L"に切り換わる。
力が第２基準電圧を下まわると、第４図（ｆ）に示すよ
うに、リセットIC15の出力が“L"に切り換わる。
以上のとおり、出力端子T3の給電検出信号PFが“H"で
あれば、直流安定化電源からの高圧出力および低圧出力
が共に規定の電圧出力状態にあることを示し、該高圧及
び低圧出力のいずれか一方が規定の電圧出力状態でなけ
れば、上記給電検出信号PFが“L"とされる。
あれば、直流安定化電源からの高圧出力および低圧出力
が共に規定の電圧出力状態にあることを示し、該高圧及
び低圧出力のいずれか一方が規定の電圧出力状態でなけ
れば、上記給電検出信号PFが“L"とされる。
なお、給電検出回路10の第３電圧比較器25により、概
略、上記PF信号を反転した給電出力状態を示す検出信号
PFが得られ、この信号PFを第４図（ｈ）に示す。
略、上記PF信号を反転した給電出力状態を示す検出信号
PFが得られ、この信号PFを第４図（ｈ）に示す。
上記給電検出信号▲▼を、例えば電子制御装置の
中央演算処理回路のリセット、該装置のメモリ回路の保
護又は電源の停電状態の指示等に用い、上記信号▲
▼を、上記中央演算処理回路のリセット又は電池バック
アップ指令等に用いることにより、当該電子制御装置の
誤動作を有効に最小限に抑制することができる。
中央演算処理回路のリセット、該装置のメモリ回路の保
護又は電源の停電状態の指示等に用い、上記信号▲
▼を、上記中央演算処理回路のリセット又は電池バック
アップ指令等に用いることにより、当該電子制御装置の
誤動作を有効に最小限に抑制することができる。
また、上記直流電源の低圧側負荷の容量成分が小さ
い、いわゆる軽容量性負荷である場合における給電検出
回路10の各構成部分における出力電圧波形を第５図
（ａ）〜（ｈ）に示す。この場合の給電検出回路10の動
作は上述した重い容量性負荷である場合と同様に行なわ
れ、その説明を省略する。
い、いわゆる軽容量性負荷である場合における給電検出
回路10の各構成部分における出力電圧波形を第５図
（ａ）〜（ｈ）に示す。この場合の給電検出回路10の動
作は上述した重い容量性負荷である場合と同様に行なわ
れ、その説明を省略する。
効 果 以上に説明したように、本発明によれば、分圧器及び
電圧比較器により構成される第１電圧論理判定回路によ
り直流安定化電源からの一方の高圧出力が規定電圧レベ
ル以上であるかどうかを論理判定するとともに第２電圧
論理判定回路により上記直流電源のもう一方の低圧出力
が規定電圧レベル以上であるかどうかを論理判定し、第
１及び第２電圧論理判定回路の両出力をワイヤード論理
決定して当該直流電源の両出力が共に規定の出力状態に
ある時期を検出するようにしたから、従来形式の給電検
出回路におけるように多数の電圧比較器、CR遅延回路等
を要することなく構造が非常に簡単かつ小型なものとす
ることができる。
電圧比較器により構成される第１電圧論理判定回路によ
り直流安定化電源からの一方の高圧出力が規定電圧レベ
ル以上であるかどうかを論理判定するとともに第２電圧
論理判定回路により上記直流電源のもう一方の低圧出力
が規定電圧レベル以上であるかどうかを論理判定し、第
１及び第２電圧論理判定回路の両出力をワイヤード論理
決定して当該直流電源の両出力が共に規定の出力状態に
ある時期を検出するようにしたから、従来形式の給電検
出回路におけるように多数の電圧比較器、CR遅延回路等
を要することなく構造が非常に簡単かつ小型なものとす
ることができる。
なお、第１電圧比較器をシュミット回路とすることに
より検出信号の変動に基づく検出結果のチャタリングを
有効に阻止して当該直流電源から負荷への適正な給電を
確実に行なうことができる。
より検出信号の変動に基づく検出結果のチャタリングを
有効に阻止して当該直流電源から負荷への適正な給電を
確実に行なうことができる。
第１図は従来の直流電源の給電検出回路図、第２図はこ
の発明に係る直流電源の給電検出回路図、第３図は第２
図の給電検出回路に適用できる第２電圧比較器のリセッ
トICの詳細な回路図、第４図および第５図はそれぞれ重
および軽容量性負荷に対する給電時における第２図の給
電検出回路の各構成部分の出力電圧波形図である。 ５……従来の給電検出回路、10……本発明の給電検出回
路、11……可変抵抗器、12……第１電圧比較器、13……
第1PF検出レベル設定用ツエナーダイオード、15……リ
セットIC（第２電圧比較器）、17……第2PF検出レベル
設定用ツエナードダイオード、 T1……高圧入力端子、T2……低圧入力端子、T31,T32…
…給電検出信号出力端子。
の発明に係る直流電源の給電検出回路図、第３図は第２
図の給電検出回路に適用できる第２電圧比較器のリセッ
トICの詳細な回路図、第４図および第５図はそれぞれ重
および軽容量性負荷に対する給電時における第２図の給
電検出回路の各構成部分の出力電圧波形図である。 ５……従来の給電検出回路、10……本発明の給電検出回
路、11……可変抵抗器、12……第１電圧比較器、13……
第1PF検出レベル設定用ツエナーダイオード、15……リ
セットIC（第２電圧比較器）、17……第2PF検出レベル
設定用ツエナードダイオード、 T1……高圧入力端子、T2……低圧入力端子、T31,T32…
…給電検出信号出力端子。
Claims (2)
- 【請求項１】比較的高い規定の直流高電圧と比較的低い
規定の直流低電圧とを出力する直流安定化電源による負
荷への給電状態を検出する給電検出回路において、 上記直流安定化電源から高電圧出力を受け、該高電圧出
力の電圧レベルを上記規定直流低電圧とほぼ同等レベル
に変換する分圧手段を含み、該分圧手段の出力電圧が上
記規定の直流高電圧に見合わせて定めた第１電圧基準レ
ベルを越えたかどうかを論理判定して２値化論理判定信
号を出力する、第１電圧論理判定手段と、 上記直流安定化電源から低電圧出力を受け、該低電圧出
力が上記規定の直流低電圧に見合わせて定めた第２電圧
基準レベルを越えたかどうかを論理判定して２値化論理
判定信号を出力する、第２電圧論理判定手段と、及び 上記第１及び第２電圧論理判定手段の出力端子間を電気
的に直結する直結部材により形成され、該第１及び第２
電圧論理判定手段から出力される両２値化論理判定信号
を受けてワイヤード論理判定し、上記直流安定化電源が
負荷に共に規定値以上の高電圧及び定電圧をもって給電
を行う規定出力状態時期を示す２値化論理判定信号を出
力する、ワイヤード論理判定手段とから構成したことを
特徴とする、給電検出回路。 - 【請求項２】第１電圧論理判定手段がシュミットトリガ
ー回路を用いて構成された、第１項記載の給電検出回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24512885A JPH0827664B2 (ja) | 1985-10-30 | 1985-10-30 | 給電検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24512885A JPH0827664B2 (ja) | 1985-10-30 | 1985-10-30 | 給電検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62103718A JPS62103718A (ja) | 1987-05-14 |
| JPH0827664B2 true JPH0827664B2 (ja) | 1996-03-21 |
Family
ID=17129041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24512885A Expired - Lifetime JPH0827664B2 (ja) | 1985-10-30 | 1985-10-30 | 給電検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0827664B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3646621B2 (ja) | 2000-04-28 | 2005-05-11 | 株式会社デンソー | 複数電源回路を備えた電子制御装置 |
| CN110940929A (zh) * | 2019-12-16 | 2020-03-31 | 华帝股份有限公司 | 一种电源电压的检测电路及检测方法 |
| CN114397495B (zh) * | 2022-01-19 | 2026-01-16 | 深圳市汇春科技股份有限公司 | 电压检测电路及电子设备 |
-
1985
- 1985-10-30 JP JP24512885A patent/JPH0827664B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62103718A (ja) | 1987-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0525522A2 (en) | Drive circuit fault detection device | |
| JPS61234118A (ja) | 波形整形回路 | |
| US4220905A (en) | Battery charger | |
| US5625305A (en) | Load detection apparatus | |
| JPS62103718A (ja) | 給電検出回路 | |
| US5804995A (en) | Monitoring circuit for a supply voltage | |
| US6087866A (en) | Circuit for producing a reset signal | |
| US6567280B2 (en) | Method and circuit for detecting light load mode of switching power supply system | |
| KR940000308Y1 (ko) | 부극성 상전감지 및 밧데리 충방전회로 | |
| JP2527450B2 (ja) | 電気掃除機の表示回路 | |
| KR940002333Y1 (ko) | 전원제어 회로 | |
| JPH02694Y2 (ja) | ||
| JPH0311745Y2 (ja) | ||
| KR950002410Y1 (ko) | 검출용 센서의 과전류 보호회로 | |
| KR900008956Y1 (ko) | 마이컴 리세트 안정화 회로 | |
| JP2869219B2 (ja) | 安定化電源回路 | |
| JPH02136024A (ja) | 停電検出回路 | |
| JPH069553Y2 (ja) | 電源回路 | |
| JPH0313794Y2 (ja) | ||
| JPS63256015A (ja) | マイクロコンピユ−タのリセツト回路 | |
| JPH035928Y2 (ja) | ||
| JP2558332Y2 (ja) | 電圧監視回路 | |
| JPH073943B2 (ja) | 過電流保護回路 | |
| JPH076541Y2 (ja) | 初期テスト開始識別回路 | |
| KR890004800Y1 (ko) | 마이콤의 오동작 방지회로 |