JPH08279737A - 電力トランジスタの保護回路および保護方法 - Google Patents
電力トランジスタの保護回路および保護方法Info
- Publication number
- JPH08279737A JPH08279737A JP7298606A JP29860695A JPH08279737A JP H08279737 A JPH08279737 A JP H08279737A JP 7298606 A JP7298606 A JP 7298606A JP 29860695 A JP29860695 A JP 29860695A JP H08279737 A JPH08279737 A JP H08279737A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- power transistor
- electrical
- voltage
- protection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
- G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Protection Of Static Devices (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 電力トランジスタを保護するための簡単で、
正確な方法を提供する。 【解決手段】 通路Ｄ−Ｓを流れる電流に実質的に比例
する第１電気信号Ｓ１を発生する工程と、通路Ｄ−Ｓを
横切る電圧に実質的に比例する第２電気信号Ｓ２を発生
する工程と、前記第１信号Ｓ１と、第２信号Ｓ２を掛け
て、電気生成信号ＰＳを生成する工程と、電気生成信号
ＰＳを電気基準信号ＲＳと比較し、電気差信号ＤＳを生
成する工程と、電気差信号ＤＳによって、電気生成信号
ＰＳが基準信号ＲＳより小さくなるように、制御端子Ｇ
を駆動する工程とを備えた。
正確な方法を提供する。 【解決手段】 通路Ｄ−Ｓを流れる電流に実質的に比例
する第１電気信号Ｓ１を発生する工程と、通路Ｄ−Ｓを
横切る電圧に実質的に比例する第２電気信号Ｓ２を発生
する工程と、前記第１信号Ｓ１と、第２信号Ｓ２を掛け
て、電気生成信号ＰＳを生成する工程と、電気生成信号
ＰＳを電気基準信号ＲＳと比較し、電気差信号ＤＳを生
成する工程と、電気差信号ＤＳによって、電気生成信号
ＰＳが基準信号ＲＳより小さくなるように、制御端子Ｇ
を駆動する工程とを備えた。
Description
【０００１】
【発明の属する技術分野】この発明は、電力トランジス
タのための保護回路および保護方法に関し、さらに、そ
れらに使用する電圧レギュレータに関するものでる。
タのための保護回路および保護方法に関し、さらに、そ
れらに使用する電圧レギュレータに関するものでる。
【０００２】
【従来の技術】エレクトロニクスの分野では、電圧や電
流が動作仕様書、技術的限界（ＳＯＡ，主および２次ブ
レークダウン）、ボンディングの設計要求事項を越えな
いように、しばしば、回路、例えば集積回路のあるノー
ドまたはブランチにおいて制御を行う必要が生じ得る。
流が動作仕様書、技術的限界（ＳＯＡ，主および２次ブ
レークダウン）、ボンディングの設計要求事項を越えな
いように、しばしば、回路、例えば集積回路のあるノー
ドまたはブランチにおいて制御を行う必要が生じ得る。
【０００３】パッケージングによって、消散されること
ができる最大電力の限界または設計仕様のどちらであろ
うと、最大値が規定されなければならない回路における
ある枝に沿う電力分散を制御することは同様に重要であ
る。
ができる最大電力の限界または設計仕様のどちらであろ
うと、最大値が規定されなければならない回路における
ある枝に沿う電力分散を制御することは同様に重要であ
る。
【０００４】単純な電流または電圧がそれらの限界を越
えた場合に、これら電流や電圧からトランジスタを保護
するための簡単で正確な回路がよく知られている。
えた場合に、これら電流や電圧からトランジスタを保護
するための簡単で正確な回路がよく知られている。
【０００５】この発明の目的は、トランジスタに関する
多様な電気量の処理を含み、もっと複雑な電気量の限界
超過から少なくとも一つのトランジスタを保護するため
の、簡単で、正確な回路と方法を供給することにある。
多様な電気量の処理を含み、もっと複雑な電気量の限界
超過から少なくとも一つのトランジスタを保護するため
の、簡単で、正確な回路と方法を供給することにある。
【０００６】以下の記述においては、言及が、パッケー
ジングにより消散され得る最大電力を超過した場合に、
例えばＭＯＳ、またはＢＪＴ（バイポーラジャンクショ
ントランジスタ）タイプのトランジスタを保護するため
になされている。しかし、ここにおけるこの発明の教示
は、後述されるように、例えば、バイポーラ接合トラン
ジスタの２次ブレークダウンに対するような、他の保護
タイプにもまた応用できる。
ジングにより消散され得る最大電力を超過した場合に、
例えばＭＯＳ、またはＢＪＴ（バイポーラジャンクショ
ントランジスタ）タイプのトランジスタを保護するため
になされている。しかし、ここにおけるこの発明の教示
は、後述されるように、例えば、バイポーラ接合トラン
ジスタの２次ブレークダウンに対するような、他の保護
タイプにもまた応用できる。
【０００７】この発明の目的は、請求項１に述べられた
機能を有する方法の手段と、請求項５に述べられた特徴
を有する回路手段によって達成される。また、さらなる
効果を奏するこの発明が、従属請求項において述べられ
る。
機能を有する方法の手段と、請求項５に述べられた特徴
を有する回路手段によって達成される。また、さらなる
効果を奏するこの発明が、従属請求項において述べられ
る。
【０００８】また、この発明によれば、電圧レギュレー
タ、好ましくは集積され、上述の回路が効果を発揮でき
る回路に関係する。
タ、好ましくは集積され、上述の回路が効果を発揮でき
る回路に関係する。
【０００９】多くの実例において、上述した多様な電気
量の限界は、少なくとも２つの量、典型的には電流と電
圧に対応するので、この発明に従う回路は、実質的に上
記電気量に比例する信号を発生し、それらを乗算し、ト
ランジスタに設定された限界に対応する基準信号と比較
し、そして、上記限界を超過しないようにそのトランジ
スタに作用する。
量の限界は、少なくとも２つの量、典型的には電流と電
圧に対応するので、この発明に従う回路は、実質的に上
記電気量に比例する信号を発生し、それらを乗算し、ト
ランジスタに設定された限界に対応する基準信号と比較
し、そして、上記限界を超過しないようにそのトランジ
スタに作用する。
【００１０】都合のよいことに、電流の乗算は、上記電
流がそれぞれコレクタとエミッタに供給されるバイポー
ラ接合トランジスタの直列接続の手段によって簡単に供
給され得る。この場合、乗算器や発生器のアナログ動作
と同様に動作するような、バイポーラ接合トランジスタ
の直列接続の手段により基準信号を発生することが効果
的となる。
流がそれぞれコレクタとエミッタに供給されるバイポー
ラ接合トランジスタの直列接続の手段によって簡単に供
給され得る。この場合、乗算器や発生器のアナログ動作
と同様に動作するような、バイポーラ接合トランジスタ
の直列接続の手段により基準信号を発生することが効果
的となる。
【００１１】
実施形態１．この発明は、付加された図面とともに考慮
された以下の記述により明確にされる。以下、電力トラ
ンジスタが議論されるときは、ＤＭＯＳデバイスのよう
に、現実の“電力”トランジスタに絶対的に限定される
ことのない、一般の電力タイプの、保護されるべきトラ
ンジスタのみを示すものとする。
された以下の記述により明確にされる。以下、電力トラ
ンジスタが議論されるときは、ＤＭＯＳデバイスのよう
に、現実の“電力”トランジスタに絶対的に限定される
ことのない、一般の電力タイプの、保護されるべきトラ
ンジスタのみを示すものとする。
【００１２】図２または図４を参照すると、少なくとも
一つの電力トランジスタＰＴ、例えば、少なくとも一つ
の制御端子Ｇ（ＭＯＳゲート）、主導通通路Ｄ−Ｓと同
一である２つの主導通端子Ｄ，Ｓ（それぞれ、ＭＯＳの
ドレインとソース）を有するＭＯＳタイプトランジスタ
を保護するための、この発明に従う方法は、以下のステ
ップを含んでいる。
一つの電力トランジスタＰＴ、例えば、少なくとも一つ
の制御端子Ｇ（ＭＯＳゲート）、主導通通路Ｄ−Ｓと同
一である２つの主導通端子Ｄ，Ｓ（それぞれ、ＭＯＳの
ドレインとソース）を有するＭＯＳタイプトランジスタ
を保護するための、この発明に従う方法は、以下のステ
ップを含んでいる。
【００１３】ａ）前記通路Ｄ−Ｓを流れる電流に実質的
に比例する第１電気信号Ｓ１の発生。 ｂ）前記通路Ｄ−Ｓを横切る電圧（例えばＭＯＳの電圧
ＶＤＳ）に実質的に比例する第２電気信号Ｓ２の発生。 ｃ）電気生成信号ＰＳを得るために、少なくとも第１電
気信号Ｓ１、第２電気信号Ｓ２を乗じる。 ｄ）電気信号の差を生成するための電気基準信号ＲＳと
前記信号ＰＳとの比較。 ｅ）電気生成信号ＰＳが信号ＲＳより小さいという電気
差信号ＤＳによる、トランジスタＰＴの制御端子Ｇの駆
動。
に比例する第１電気信号Ｓ１の発生。 ｂ）前記通路Ｄ−Ｓを横切る電圧（例えばＭＯＳの電圧
ＶＤＳ）に実質的に比例する第２電気信号Ｓ２の発生。 ｃ）電気生成信号ＰＳを得るために、少なくとも第１電
気信号Ｓ１、第２電気信号Ｓ２を乗じる。 ｄ）電気信号の差を生成するための電気基準信号ＲＳと
前記信号ＰＳとの比較。 ｅ）電気生成信号ＰＳが信号ＲＳより小さいという電気
差信号ＤＳによる、トランジスタＰＴの制御端子Ｇの駆
動。
【００１４】電気差信号ＤＳにより、異なる種類の複合
トランジスタにおいても、適当な回路手段による制御端
子のデカップリングを用いて、駆動することができるだ
ろうことは容易に想像できることである。この場合に、
“主導通通路”という言葉は、複合トランジスタに広げ
られる“保護”概念の意味と同様に、より広い意味に解
釈される。
トランジスタにおいても、適当な回路手段による制御端
子のデカップリングを用いて、駆動することができるだ
ろうことは容易に想像できることである。この場合に、
“主導通通路”という言葉は、複合トランジスタに広げ
られる“保護”概念の意味と同様に、より広い意味に解
釈される。
【００１５】図４に示される、非常に簡単な実施形態を
許容する方法において、第１電気信号Ｓ１、第２電気信
号Ｓ２は共に電流信号であり、電気生成信号ＰＳは電圧
信号であり、そして、電気生成信号ＰＳは、信号Ｓ１、
Ｓ２がそれぞれ対応する主導通端子Ｅ（エミッタ）を通
して供給される第１バイポーラ接合トランジスタＴ１、
第２バイポーラ接合トランジスタＴ２の少なくとも２つ
の接合Ｅ−Ｂ（エミッタ−ベース）の直列接続の手段に
よって得られる。異なるタイプまたは異なるトポロジー
のトランジスタを使用することにより、信号Ｓ１、Ｓ２
を例えばコレクタに供給することが考えられる。
許容する方法において、第１電気信号Ｓ１、第２電気信
号Ｓ２は共に電流信号であり、電気生成信号ＰＳは電圧
信号であり、そして、電気生成信号ＰＳは、信号Ｓ１、
Ｓ２がそれぞれ対応する主導通端子Ｅ（エミッタ）を通
して供給される第１バイポーラ接合トランジスタＴ１、
第２バイポーラ接合トランジスタＴ２の少なくとも２つ
の接合Ｅ−Ｂ（エミッタ−ベース）の直列接続の手段に
よって得られる。異なるタイプまたは異なるトポロジー
のトランジスタを使用することにより、信号Ｓ１、Ｓ２
を例えばコレクタに供給することが考えられる。
【００１６】さらに、上述した場合に、電気基準信号Ｒ
Ｓは電圧信号であり、４つのトランジスタＴ１，Ｔ２，
Ｔ３，Ｔ４が共に集積化された場合に、乗算器や発生器
のアナログ動作と同様に動作するような、２つのバイポ
ーラ接合トランジスタＴ３，Ｔ４の少なくとも２つの接
合Ｅ−Ｂ（エミッタ−ベース）の直列接続の手段によっ
て得られることが効果的である。
Ｓは電圧信号であり、４つのトランジスタＴ１，Ｔ２，
Ｔ３，Ｔ４が共に集積化された場合に、乗算器や発生器
のアナログ動作と同様に動作するような、２つのバイポ
ーラ接合トランジスタＴ３，Ｔ４の少なくとも２つの接
合Ｅ−Ｂ（エミッタ−ベース）の直列接続の手段によっ
て得られることが効果的である。
【００１７】上述されたように、この方法は、例えばバ
イポーラ接合トランジスタの２次ブレークダウンに対す
る保護のような、他の保護タイプにも適用され得る。実
に、上記複雑な電気量の限界は、ある実際のモデルに従
えば、トランジスタのコレクタ電流Ｉｃまたはエミッタ
電流Ｉｅ、そしてコレクタとエミッタの間の電圧Ｖｃｅ
の平方に対応する。
イポーラ接合トランジスタの２次ブレークダウンに対す
る保護のような、他の保護タイプにも適用され得る。実
に、上記複雑な電気量の限界は、ある実際のモデルに従
えば、トランジスタのコレクタ電流Ｉｃまたはエミッタ
電流Ｉｅ、そしてコレクタとエミッタの間の電圧Ｖｃｅ
の平方に対応する。
【００１８】上記タイプの保護に適するこの方法は、さ
らに、主導通路を横切る電圧（この場合電圧Ｖｃｅ）に
実質的に比例する第３の電気信号を発生するステップを
要求し、ステップｄ）で、この場合、電流Ｉｃ、電圧Ｖ
ｃｅ、同じく電圧Ｖｃｅにそれぞれ対応する、第１、第
２、第３信号が乗ぜられることを要求する。
らに、主導通路を横切る電圧（この場合電圧Ｖｃｅ）に
実質的に比例する第３の電気信号を発生するステップを
要求し、ステップｄ）で、この場合、電流Ｉｃ、電圧Ｖ
ｃｅ、同じく電圧Ｖｃｅにそれぞれ対応する、第１、第
２、第３信号が乗ぜられることを要求する。
【００１９】この発明に従う保護回路ＣＰＲのブロック
図が電圧レギュレータに入れられて図１に示される。
図が電圧レギュレータに入れられて図１に示される。
【００２０】少なくとも１つの制御端子Ｇ、主導通路Ｄ
−Ｓと同一の２つの主導通端子Ｄ，Ｓを有する少なくと
も１つの電力トランジスタＰＴのための保護回路は、少
なくとも、以下の構成を有する。
−Ｓと同一の２つの主導通端子Ｄ，Ｓを有する少なくと
も１つの電力トランジスタＰＴのための保護回路は、少
なくとも、以下の構成を有する。
【００２１】ａ）電力トランジスタＰＴの通路Ｄ−Ｓを
流れる電流に実質的に比例する第１電気信号Ｓ１を発生
するために設けられた第１検出手段ＤＭ１。 ｂ）図１において、ブロックＤＭ２と検出トランジスタ
ＳＴの組に対応し、トランジスタＰＴの通路Ｄ−Ｓを横
切る電圧に実質的に比例する第２電気信号Ｓ２を発生す
るために設けられた第２検出手段。 ｃ）第１信号Ｓ１と第２信号Ｓ２を入力端子で受け、実
質的にそれらに対応する電気信号を発生するために設け
られた掛け算手段ＭＭ。 ｄ）電気基準信号ＲＳの発生器ＲＧ。 ｅ）信号ＰＳと信号ＲＳを入力端子で受け、それらの差
に実質的に対応する差の電気信号（電気差信号）を発生
するために設けられた比較手段。 ｆ）信号ＤＳに基づいて、トランジスタＰＴの制御端子
Ｇを駆動し、その結果、信号ＰＳが信号ＲＳより小さく
なるようにするために設けられた制御手段。
流れる電流に実質的に比例する第１電気信号Ｓ１を発生
するために設けられた第１検出手段ＤＭ１。 ｂ）図１において、ブロックＤＭ２と検出トランジスタ
ＳＴの組に対応し、トランジスタＰＴの通路Ｄ−Ｓを横
切る電圧に実質的に比例する第２電気信号Ｓ２を発生す
るために設けられた第２検出手段。 ｃ）第１信号Ｓ１と第２信号Ｓ２を入力端子で受け、実
質的にそれらに対応する電気信号を発生するために設け
られた掛け算手段ＭＭ。 ｄ）電気基準信号ＲＳの発生器ＲＧ。 ｅ）信号ＰＳと信号ＲＳを入力端子で受け、それらの差
に実質的に対応する差の電気信号（電気差信号）を発生
するために設けられた比較手段。 ｆ）信号ＤＳに基づいて、トランジスタＰＴの制御端子
Ｇを駆動し、その結果、信号ＰＳが信号ＲＳより小さく
なるようにするために設けられた制御手段。
【００２２】比較手段と制御手段は、ブロック（比較手
段）ＣＭの出力ステージがトランジスタＰＴを駆動する
ことができるという仮定の下に図１に示されている。こ
の場合に、出力ステージは、本質的に制御手段に対応す
る。比較手段と制御手段が同じ設計者に明らかである異
なるブロックに対応してもよい。
段）ＣＭの出力ステージがトランジスタＰＴを駆動する
ことができるという仮定の下に図１に示されている。こ
の場合に、出力ステージは、本質的に制御手段に対応す
る。比較手段と制御手段が同じ設計者に明らかである異
なるブロックに対応してもよい。
【００２３】電力トランジスタ（ＢＪＴ，ＭＯＳ，…）
のタイプに依存して、制御端子（ベース、ゲート、…）
を駆動する方法は、当業者によく知られるように変更さ
れ得る。例えば、電流または電圧駆動が採られる。
のタイプに依存して、制御端子（ベース、ゲート、…）
を駆動する方法は、当業者によく知られるように変更さ
れ得る。例えば、電流または電圧駆動が採られる。
【００２４】図２は、この発明に従う回路の第１実施形
態のブロック、ＭＭ，ＲＧ，ＣＭに限定された電気回路
図を示す。
態のブロック、ＭＭ，ＲＧ，ＣＭに限定された電気回路
図を示す。
【００２５】この場合、電圧信号である信号Ｓ１を第１
入力端子で受け、この場合は電流信号である信号Ｓ２を
第２入力端子で受ける相互コンダクタンス掛け算器を備
える。この相互コンダクタンス掛け算器は、差動構成に
接続されたバイポーラ接合タイプの２つのトランジスタ
Ｔ１２，Ｔ２２から成る。第１入力端子は、これらトラ
ンジスタのベースに対応し、第２入力端子は共にそれら
のエミッタに、それらの極性電流を検出できるように接
続されている。これらのコレクタは、カレントミラーと
して接続されたバイポーラ接合タイプの２つのトランジ
スタＴ１１，Ｔ２１からなる能動負荷に接続されてい
る。掛け算器（電流の）の出力端子は、トランジスタＴ
１２のコレクタに接続され、第２端子がグランドに接続
された負荷抵抗ＲＬの第１端子に供給される。この抵抗
は、電流出力信号を、この場合信号ＰＳに対応する電圧
信号に変換する目的を有する。
入力端子で受け、この場合は電流信号である信号Ｓ２を
第２入力端子で受ける相互コンダクタンス掛け算器を備
える。この相互コンダクタンス掛け算器は、差動構成に
接続されたバイポーラ接合タイプの２つのトランジスタ
Ｔ１２，Ｔ２２から成る。第１入力端子は、これらトラ
ンジスタのベースに対応し、第２入力端子は共にそれら
のエミッタに、それらの極性電流を検出できるように接
続されている。これらのコレクタは、カレントミラーと
して接続されたバイポーラ接合タイプの２つのトランジ
スタＴ１１，Ｔ２１からなる能動負荷に接続されてい
る。掛け算器（電流の）の出力端子は、トランジスタＴ
１２のコレクタに接続され、第２端子がグランドに接続
された負荷抵抗ＲＬの第１端子に供給される。この抵抗
は、電流出力信号を、この場合信号ＰＳに対応する電圧
信号に変換する目的を有する。
【００２６】比較手段と制御手段は、その入力端子に供
給される２つの信号であって、線形領域で動作される信
号の差に近似する信号ＤＳを発生する差動アンプＯＡ２
からなる。このアンプＯＡ２は、その反転入力端子で信
号ＰＳを受け、その非反転入力端子で、基準電圧発生器
ＶＲによって発生された電圧信号、例えば“バンドギャ
ップ”である信号ＲＳを受ける。
給される２つの信号であって、線形領域で動作される信
号の差に近似する信号ＤＳを発生する差動アンプＯＡ２
からなる。このアンプＯＡ２は、その反転入力端子で信
号ＰＳを受け、その非反転入力端子で、基準電圧発生器
ＶＲによって発生された電圧信号、例えば“バンドギャ
ップ”である信号ＲＳを受ける。
【００２７】図３は、電圧−電流グラフにおいて、曲線
ＭＰにより、各要素ＤＭ１，ＤＭ２，ＭＭの期待される
理想の動作を示す。この曲線ＭＰは、トランジスタの電
流、電圧限界にそれぞれ対応する値ＭＩ，ＭＶに制限さ
れるトランジスタＰＴの電力消散限界に対応する双曲線
の弓形をなす。
ＭＰにより、各要素ＤＭ１，ＤＭ２，ＭＭの期待される
理想の動作を示す。この曲線ＭＰは、トランジスタの電
流、電圧限界にそれぞれ対応する値ＭＩ，ＭＶに制限さ
れるトランジスタＰＴの電力消散限界に対応する双曲線
の弓形をなす。
【００２８】通常、検出手段ＤＭ１，ＤＭ２は、全くの
線形動作を行い理想に近づく。相互コンダクタンス掛け
算器は、１次近似のみによる掛け算を行う。一方、現実
には、計算が容易なように、双曲線形の関数を供給す
る。この動作は、曲線ＣＡにより図３に示される。電力
消散限界として知られるように、ある動作条件において
は、曲線ＣＡを用いることにより、トランジスタの容量
は、曲線ＣＡが曲線ＭＰより低くなるので、完全には利
用されなくなる。一方、他の条件下においては、曲線Ｃ
Ａは曲線ＭＰより大きくなるので、消散限界の外におい
ても動作することができる。
線形動作を行い理想に近づく。相互コンダクタンス掛け
算器は、１次近似のみによる掛け算を行う。一方、現実
には、計算が容易なように、双曲線形の関数を供給す
る。この動作は、曲線ＣＡにより図３に示される。電力
消散限界として知られるように、ある動作条件において
は、曲線ＣＡを用いることにより、トランジスタの容量
は、曲線ＣＡが曲線ＭＰより低くなるので、完全には利
用されなくなる。一方、他の条件下においては、曲線Ｃ
Ａは曲線ＭＰより大きくなるので、消散限界の外におい
ても動作することができる。
【００２９】この付加的な問題を解く第１の方法は、ト
ランジスタの消散容量の一部を受け入れ、消費する曲線
ＭＰより常に下方となる曲線ＣＡを選択することであ
る。
ランジスタの消散容量の一部を受け入れ、消費する曲線
ＭＰより常に下方となる曲線ＣＡを選択することであ
る。
【００３０】第２の方法は、双曲線接線の反比例する関
数で信号Ｓ１，Ｓ２を予め歪めることである。自然に上
記変形は回路の複雑性を増す。
数で信号Ｓ１，Ｓ２を予め歪めることである。自然に上
記変形は回路の複雑性を増す。
【００３１】第３の方法は、双曲線のような変換関数を
有し、もし可能なら、あまり複雑とならない回路を有す
る掛け算器を設計することにある。この方法は、図４に
示される部分的な電気回路を有するこの発明の実施形態
を導く。
有し、もし可能なら、あまり複雑とならない回路を有す
る掛け算器を設計することにある。この方法は、図４に
示される部分的な電気回路を有するこの発明の実施形態
を導く。
【００３２】この第３の場合、信号Ｓ１，Ｓ２は電流信
号であり、信号ＰＳは電圧信号である。手段ＭＭは、直
列に接続される２つの接合Ｅ−Ｂを有する２つのバイポ
ーラ接合トランジスタＴ１，Ｔ２を備える。信号ＰＳ
は、直列に接続された２つの接合Ｅ−Ｂを横切る電圧に
対応し、電流信号Ｓ１，Ｓ２は２つのトランジスタのＴ
１，Ｔ２のそれぞれ２つのエミッタ端子Ｅに接続され
る。
号であり、信号ＰＳは電圧信号である。手段ＭＭは、直
列に接続される２つの接合Ｅ−Ｂを有する２つのバイポ
ーラ接合トランジスタＴ１，Ｔ２を備える。信号ＰＳ
は、直列に接続された２つの接合Ｅ−Ｂを横切る電圧に
対応し、電流信号Ｓ１，Ｓ２は２つのトランジスタのＴ
１，Ｔ２のそれぞれ２つのエミッタ端子Ｅに接続され
る。
【００３３】信号ＰＳは、計算が容易なものとして、信
号Ｓ１，Ｓ２の自然対数に対応して得られる。この事実
は信号ＰＳが後で一定の基準信号と比較され、対数の発
生を許容するので、回路の動作に影響を与えない。
号Ｓ１，Ｓ２の自然対数に対応して得られる。この事実
は信号ＰＳが後で一定の基準信号と比較され、対数の発
生を許容するので、回路の動作に影響を与えない。
【００３４】図４の回路において、信号ＲＳは電圧信号
であり、発生器ＲＧは、直列に接続された２つの接合Ｅ
−Ｂを有する少なくとも２つのバイポーラ接合トランジ
スタＴ３，Ｔ４を備える。同じ極性の電流が基準電流発
生器ＲＩを通してトランジスタＴ３，Ｔ４に供給され
る。
であり、発生器ＲＧは、直列に接続された２つの接合Ｅ
−Ｂを有する少なくとも２つのバイポーラ接合トランジ
スタＴ３，Ｔ４を備える。同じ極性の電流が基準電流発
生器ＲＩを通してトランジスタＴ３，Ｔ４に供給され
る。
【００３５】トランジスタＴ３，Ｔ４は、ダイオードと
して接続され、それゆえ、原理的には２つの能動ダイオ
ードに置き換えられ得る。２つのトランジスタを使用す
る効果は、回路の集積において、トランジスタＴ３，Ｔ
４がトランジスタＴ１，Ｔ２と対称的に供給され得、そ
してそれゆえ、電気特性のばらつきを基礎として、掛け
算器の動作を最適なものとする。
して接続され、それゆえ、原理的には２つの能動ダイオ
ードに置き換えられ得る。２つのトランジスタを使用す
る効果は、回路の集積において、トランジスタＴ３，Ｔ
４がトランジスタＴ１，Ｔ２と対称的に供給され得、そ
してそれゆえ、電気特性のばらつきを基礎として、掛け
算器の動作を最適なものとする。
【００３６】ブロックＤＭ１，ＤＭ２、すなわち、枝電
流にほぼ比例し、回路の２つのノード間の電圧に比例す
る電気信号を発生させるブロックを提供する方法には、
種々のものがある。理想的な動作からの偏差は、一定の
増減値、不完全な線形性、または、固有の非線形動作
（回路の動作レンジの線形関数から大きくずれない非線
形関数）からなる。
流にほぼ比例し、回路の２つのノード間の電圧に比例す
る電気信号を発生させるブロックを提供する方法には、
種々のものがある。理想的な動作からの偏差は、一定の
増減値、不完全な線形性、または、固有の非線形動作
（回路の動作レンジの線形関数から大きくずれない非線
形関数）からなる。
【００３７】例えば、図４の回路のような、役立つ好ま
しい実施形態が図５、図６を参照して後述される。
しい実施形態が図５、図６を参照して後述される。
【００３８】図５の回路は第１検出手段ＤＭ１に対応
し、以下の構成を含む。 ａ）トランジスタＳＴの主導通路Ｄ−Ｓに直列に接続さ
れた低抵抗検出抵抗Ｒ３。 ｂ）それぞれ検出抵抗Ｒ３の端子に接続された第１端子
を有する２つの対称抵抗Ｒ１，Ｒ２。 ｃ）対称抵抗Ｒ１，Ｒ２の第２端子にそれぞれ接続され
た２つの入力端子Ｉ１，Ｉ２。
し、以下の構成を含む。 ａ）トランジスタＳＴの主導通路Ｄ−Ｓに直列に接続さ
れた低抵抗検出抵抗Ｒ３。 ｂ）それぞれ検出抵抗Ｒ３の端子に接続された第１端子
を有する２つの対称抵抗Ｒ１，Ｒ２。 ｃ）対称抵抗Ｒ１，Ｒ２の第２端子にそれぞれ接続され
た２つの入力端子Ｉ１，Ｉ２。
【００３９】信号Ｓ１は、回路ＭＩ１の入力端子の一つ
から引き出される電流に対応し、すなわち、そのその不
均衡がゆえに入力端子Ｉ１の信号に対応する。さらに詳
細には、図４の回路の出力と入力Ｉ１の間には、出力バ
ッファとして動作するＭＯＳトランジスタＭ１の通路Ｄ
−Ｓが形成される。
から引き出される電流に対応し、すなわち、そのその不
均衡がゆえに入力端子Ｉ１の信号に対応する。さらに詳
細には、図４の回路の出力と入力Ｉ１の間には、出力バ
ッファとして動作するＭＯＳトランジスタＭ１の通路Ｄ
−Ｓが形成される。
【００４０】抵抗Ｒ３は、そこでの電圧低下が、回路の
動作領域全体にわたり、トランジスタＰＴの電圧ＶＤＳ
に比較して小さくなるように、十分に低い値を持たなけ
ればならない。この回路の一体化された実施形態におい
ては、金属の帯により実現される１５ｍΩの値が選ばれ
ている。ミラー回路ＭＩ１を流れる電流と信号Ｓ１に対
応する電流は、また、小さくなければならない。
動作領域全体にわたり、トランジスタＰＴの電圧ＶＤＳ
に比較して小さくなるように、十分に低い値を持たなけ
ればならない。この回路の一体化された実施形態におい
ては、金属の帯により実現される１５ｍΩの値が選ばれ
ている。ミラー回路ＭＩ１を流れる電流と信号Ｓ１に対
応する電流は、また、小さくなければならない。
【００４１】ミラー回路ＭＩ１が等しい電流を入力端子
に流すような場合は、抵抗Ｒ１，Ｒ２の抵抗値は等しく
なければならない。
に流すような場合は、抵抗Ｒ１，Ｒ２の抵抗値は等しく
なければならない。
【００４２】ミラー回路ＭＩ１は、電流ミラーとして接
続され、順に、それぞれのエミッタ、コレクタを通して
他の対のトランジスタＴ３１，Ｔ４１それぞれに電流を
供給する、一対のトランジスタＴ３２，Ｔ４２それぞれ
にコレクタ電流を供給する一対の電流発生器Ｉ３１，Ｉ
４１を含む。トランジスタＴ３１，Ｔ４１は、また電流
ミラーとして接続されている。トランジスタＴ３１，Ｔ
４１のエミッタは、それぞれミラー回路ＭＩ１の入力端
子Ｉ１，Ｉ２に接続されている。トランジスタＭ１のゲ
ート端子は、トランジスタＴ４２のコレクタに接続され
ている。
続され、順に、それぞれのエミッタ、コレクタを通して
他の対のトランジスタＴ３１，Ｔ４１それぞれに電流を
供給する、一対のトランジスタＴ３２，Ｔ４２それぞれ
にコレクタ電流を供給する一対の電流発生器Ｉ３１，Ｉ
４１を含む。トランジスタＴ３１，Ｔ４１は、また電流
ミラーとして接続されている。トランジスタＴ３１，Ｔ
４１のエミッタは、それぞれミラー回路ＭＩ１の入力端
子Ｉ１，Ｉ２に接続されている。トランジスタＭ１のゲ
ート端子は、トランジスタＴ４２のコレクタに接続され
ている。
【００４３】図６の回路はトランジスタＰＴに接続され
た第２検出手段に対応する。この第２検出手段は、トラ
ンジスタＰＴと同じタイプではあるが、チャネルの幅と
長さ比が小さく、そして、トランジスタＰＴの制御端子
Ｇに接続された制御端子Ｇ、トランジスタＰＴの対応す
る端子Ｓに接続されたソース端子Ｓ、および、トランジ
スタＰＴの対応する端子Ｄに少なくとも一つの規制抵抗
Ｒ４（図６においては２つの抵抗Ｒ４，Ｒ７の直列接
続）を通して接続されたドレイン端子Ｄを有する検出ト
ランジスタＳＴを備え、さらに、追加的に、規制抵抗Ｒ
４を流れる電流に実質的に比例するような方法におい
て、信号Ｓ２を発生するように設計された第３検出手段
ＤＭ３を備える。
た第２検出手段に対応する。この第２検出手段は、トラ
ンジスタＰＴと同じタイプではあるが、チャネルの幅と
長さ比が小さく、そして、トランジスタＰＴの制御端子
Ｇに接続された制御端子Ｇ、トランジスタＰＴの対応す
る端子Ｓに接続されたソース端子Ｓ、および、トランジ
スタＰＴの対応する端子Ｄに少なくとも一つの規制抵抗
Ｒ４（図６においては２つの抵抗Ｒ４，Ｒ７の直列接
続）を通して接続されたドレイン端子Ｄを有する検出ト
ランジスタＳＴを備え、さらに、追加的に、規制抵抗Ｒ
４を流れる電流に実質的に比例するような方法におい
て、信号Ｓ２を発生するように設計された第３検出手段
ＤＭ３を備える。
【００４４】抵抗Ｒ４と２つの抵抗ＳＴ，ＰＴを含む式
については、抵抗Ｒ４を流れる電流とトランジスタＰＴ
の電圧ＶＤＳが実質的に比例関係にある。
については、抵抗Ｒ４を流れる電流とトランジスタＰＴ
の電圧ＶＤＳが実質的に比例関係にある。
【００４５】第３検出手段ＤＭ３は、図６の回路におい
て、図５に示され、第１検出手段ＤＭ１のために使用さ
れたと同じ回路手法が提供される。これらは、以下の構
成要素を含む。
て、図５に示され、第１検出手段ＤＭ１のために使用さ
れたと同じ回路手法が提供される。これらは、以下の構
成要素を含む。
【００４６】ａ）規制抵抗Ｒ４に直列に接続された低抵
抗検出手段Ｒ７。 ｂ）抵抗Ｒ４の端子にそれぞれ接続された第１端子を有
する２つの対称抵抗Ｒ５，Ｒ６。 ｃ）抵抗Ｒ５，Ｒ６の第２端子にそれぞれ接続された２
つの入力端子Ｉ５，Ｉ６を有する電流ミラー回路ＭＩ２
抗検出手段Ｒ７。 ｂ）抵抗Ｒ４の端子にそれぞれ接続された第１端子を有
する２つの対称抵抗Ｒ５，Ｒ６。 ｃ）抵抗Ｒ５，Ｒ６の第２端子にそれぞれ接続された２
つの入力端子Ｉ５，Ｉ６を有する電流ミラー回路ＭＩ２
【００４７】信号Ｓ２は、回路ＭＩ２の入力端子の１
つ、特に入力端子Ｉ５から、その不均衡により引き出さ
れる電流に対応する。さらに正確には、入力端子Ｉ５と
図５の回路の出力端子との間には、出力バッファとして
作用するＭＯＳトランジスタの通路Ｄ−Ｓが設けられて
いる。
つ、特に入力端子Ｉ５から、その不均衡により引き出さ
れる電流に対応する。さらに正確には、入力端子Ｉ５と
図５の回路の出力端子との間には、出力バッファとして
作用するＭＯＳトランジスタの通路Ｄ−Ｓが設けられて
いる。
【００４８】抵抗Ｒ７は抵抗Ｒ４に比較して非常に小さ
い抵抗値を持つ。上述された回路の一体化された形態に
おいては、１、２ＫΩの抵抗値が選択される。
い抵抗値を持つ。上述された回路の一体化された形態に
おいては、１、２ＫΩの抵抗値が選択される。
【００４９】回路ＭＩ２は、コレクタ電流をそれぞれ電
流ミラーとして接続され、順に各々のエミッタを通して
コレクタ電流をそれぞれ他の対のトランジスタＴ５１，
Ｔ６１に供給する、一対のトランジスタＴ５２，Ｔ６２
に供給する電流発生器Ｉ５１，Ｉ６１を備える。一対の
トランジスタＴ５１，６１は、また電流ミラーとして接
続されている。トランジスタＴ５１，６１のエミッタ
は、それぞれ回路ＭＩ２の入力端子Ｉ５，Ｉ６に接続さ
れている。トランジスタＭ２のゲート端子は、トランジ
スタＴ６２のコレクタに接続されている。
流ミラーとして接続され、順に各々のエミッタを通して
コレクタ電流をそれぞれ他の対のトランジスタＴ５１，
Ｔ６１に供給する、一対のトランジスタＴ５２，Ｔ６２
に供給する電流発生器Ｉ５１，Ｉ６１を備える。一対の
トランジスタＴ５１，６１は、また電流ミラーとして接
続されている。トランジスタＴ５１，６１のエミッタ
は、それぞれ回路ＭＩ２の入力端子Ｉ５，Ｉ６に接続さ
れている。トランジスタＭ２のゲート端子は、トランジ
スタＴ６２のコレクタに接続されている。
【００５０】抵抗Ｒ５，Ｒ６，Ｒ７を含む方程式につい
て、上記仮定と、Ｒ５＝Ｒ６＋Ｒ７という仮定、さら
に、ミラー回路ＭＩ２はその入力端子に流れる電流と同
じ電流を生じさせるという仮定のもと、抵抗Ｒ４の電流
と、信号Ｓ２に対応する電流との間には実質的に比例関
係があるということが直ちに分かる。結果として、トラ
ンジスタＰＴの電圧ＶＤＳと信号Ｓ２に対応する電流と
の間には比例関係が成立する。
て、上記仮定と、Ｒ５＝Ｒ６＋Ｒ７という仮定、さら
に、ミラー回路ＭＩ２はその入力端子に流れる電流と同
じ電流を生じさせるという仮定のもと、抵抗Ｒ４の電流
と、信号Ｓ２に対応する電流との間には実質的に比例関
係があるということが直ちに分かる。結果として、トラ
ンジスタＰＴの電圧ＶＤＳと信号Ｓ２に対応する電流と
の間には比例関係が成立する。
【００５１】上述したように、この発明に従う保護回路
は、電圧レギュレータに効果的な適用が見られる。
は、電圧レギュレータに効果的な適用が見られる。
【００５２】図１は少なくとも１つの電力トランジスタ
ＰＴと少なくともこのトランジスタのための１つの保護
回路ＣＰＲを含む電圧レギュレータを示している。
ＰＴと少なくともこのトランジスタのための１つの保護
回路ＣＰＲを含む電圧レギュレータを示している。
【００５３】後者は、グランドＧＮＤに関係する入力端
子ＶＩＮと出力ＶＯＵＴを示している。トランジスタＰ
Ｔのドレイン端子Ｄは手段ＤＭ１を通して入力端子ＶＩ
Ｎに接続され、トランジスタＰＴのソース端子Ｓは直接
出力ＶＯＵＴに接続されている。
子ＶＩＮと出力ＶＯＵＴを示している。トランジスタＰ
Ｔのドレイン端子Ｄは手段ＤＭ１を通して入力端子ＶＩ
Ｎに接続され、トランジスタＰＴのソース端子Ｓは直接
出力ＶＯＵＴに接続されている。
【００５４】入力端子ＶＩＮには、電圧を引き上げ、そ
れを、トランジスタＰＴのゲート端子Ｇを駆動する目的
を有する出力電流発生器ＯＩに供給する第１ブロックＢ
１が接続されている。このトランジスタＰＴのゲート端
子の駆動は、その出力調整電圧が変化したときそれを導
通状態に維持するのに十分高い電圧で行われる。
れを、トランジスタＰＴのゲート端子Ｇを駆動する目的
を有する出力電流発生器ＯＩに供給する第１ブロックＢ
１が接続されている。このトランジスタＰＴのゲート端
子の駆動は、その出力調整電圧が変化したときそれを導
通状態に維持するのに十分高い電圧で行われる。
【００５５】出力端子ＶＯＵＴとグランドＧＮＤの間に
は、２つの抵抗要素Ｅ１，Ｅ２の直列接続からなる電圧
分割器が接続される。この分割器の中間タップは、演算
増幅器ＯＡ１の反転入力に接続されている。演算増幅器
ＯＡ１の非反転入力端子は、調整、例えばバンドギャッ
プのための基準電圧を発生する第２ブロックＢ２に接続
されている。演算増幅器ＯＡ１の出力端子は、電圧分割
器Ｅ１，Ｅ２の分割比に関する出力電圧を発生するよう
にトランジスタＰＴの端子Ｇに接続されている。
は、２つの抵抗要素Ｅ１，Ｅ２の直列接続からなる電圧
分割器が接続される。この分割器の中間タップは、演算
増幅器ＯＡ１の反転入力に接続されている。演算増幅器
ＯＡ１の非反転入力端子は、調整、例えばバンドギャッ
プのための基準電圧を発生する第２ブロックＢ２に接続
されている。演算増幅器ＯＡ１の出力端子は、電圧分割
器Ｅ１，Ｅ２の分割比に関する出力電圧を発生するよう
にトランジスタＰＴの端子Ｇに接続されている。
【００５６】もちろん、この発明に従う保護回路は、他
の多くの集積化された、あるいは集積化されていない回
路にも適用できる。
の多くの集積化された、あるいは集積化されていない回
路にも適用できる。
【図１】この発明に従う電圧レギュレータのブロック図
である。
である。
【図２】この発明の第１実施形態にかかる部分回路図で
ある。
ある。
【図３】図２の回路動作を理想動作と比較において示す
電圧−電流グラフである。
電圧−電流グラフである。
【図４】この発明の第２実施形態にかかる部分回路図で
ある。
ある。
【図５】図４の回路に関連して用いられ得る電流検出手
段の回路図である。
段の回路図である。
【図６】図４の回路に関連して用いられ得る電圧検出手
段の回路図である。
段の回路図である。
Ｇ 制御端子、Ｄ，Ｓ 主導通端子、Ｄ−Ｓ 主導通
路、Ｓ１ 第１電気信号、Ｓ２ 第２電気信号、ＰＳ
電気生成信号、ＤＳ 電気差信号、ＲＳ 電気基準信
号、Ｔ１ 第１バイポーラ接合トランジスタ、Ｔ２ 第
２バイポーラ接合トランジスタ、Ｅ 主導通端子、Ｔ
３，Ｔ４ バイポーラ接合トランジスタ、ＤＭ１ 第１
検出手段、ＤＭ２ 第２検出手段、ＤＭ３ 第３検出手
段、ＭＭ 掛け算手段、ＣＭ 比較手段、Ｒ１，Ｒ２
対称抵抗、Ｒ３ 検出抵抗、Ｒ４ 規制抵抗、Ｒ５，Ｒ
６ 対称抵抗、Ｒ７ 低抵抗検出抵抗，Ｉ１，Ｉ２，Ｉ
５，Ｉ６入力端子。
路、Ｓ１ 第１電気信号、Ｓ２ 第２電気信号、ＰＳ
電気生成信号、ＤＳ 電気差信号、ＲＳ 電気基準信
号、Ｔ１ 第１バイポーラ接合トランジスタ、Ｔ２ 第
２バイポーラ接合トランジスタ、Ｅ 主導通端子、Ｔ
３，Ｔ４ バイポーラ接合トランジスタ、ＤＭ１ 第１
検出手段、ＤＭ２ 第２検出手段、ＤＭ３ 第３検出手
段、ＭＭ 掛け算手段、ＣＭ 比較手段、Ｒ１，Ｒ２
対称抵抗、Ｒ３ 検出抵抗、Ｒ４ 規制抵抗、Ｒ５，Ｒ
６ 対称抵抗、Ｒ７ 低抵抗検出抵抗，Ｉ１，Ｉ２，Ｉ
５，Ｉ６入力端子。
───────────────────────────────────────────────────── フロントページの続き (71)出願人 592253644 エスジーエス−トムソン・マイクロエレク トロニクス・ソチエタ・ア・レスポンサビ リタ・リミタータ ＳＧＳ−ＴＨＯＭＳＯＮ ＭＩＣＲＯＥＬ ＥＣＴＲＯ ＮＩＣＳ Ｓ．Ｒ．Ｌ. イタリア国、20041 アグラーテ・ブリア ンツァ、ヴィア・チ・オリヴェッティ ２ (72)発明者 パオロ・コレッティ イタリア国、98121 メッシナ、ヴィア・ ランゼッタ 439／エ ヌメロ ６ (72)発明者 グレゴリオ・ボンテンポ イタリア国、98051 バルチェロッナ、ヴ ィア・カイローリ 119／ビ２ (72)発明者 フランチェスコ・プルヴィレンティ イタリア国、95024 アチレアーレ、コル ソ・イタリア 125 (72)発明者 ロベルト・ガリボルディ イタリア国、20084 ラッキアレッラ、ヴ ィア・エッフェ・バラッカ ６／３
Claims (11)
- 【請求項１】 少なくとも１つの制御端子Ｇと主導通路
Ｄ−Ｓを同一化する２つの主導通端子Ｄ，Ｓを有する少
なくとも１つの電力トランジスタＰＴの保護方法におい
て、 ａ）前記通路Ｄ−Ｓを流れる電流に実質的に比例する第
１電気信号Ｓ１を発生する工程と、 ｂ）前記通路Ｄ−Ｓを横切る電圧に実質的に比例する第
２電気信号Ｓ２を発生する工程と、 ｃ）少なくとも前記第１信号Ｓ１と、第２信号Ｓ２を掛
けて、電気生成信号ＰＳを生成する工程と、 ｄ）前記電気生成信号ＰＳを電気基準信号ＲＳと比較
し、電気差信号ＤＳを生成する工程と、 ｅ）前記電気差信号ＤＳによって、前記電気生成信号Ｐ
Ｓが前記基準信号ＲＳより小さくなるように、前記制御
端子Ｇを駆動する工程と、 を備えた電力トランジスタの保護方法。 - 【請求項２】 請求項１の電力トランジスタの保護方法
において、 前記第１信号Ｓ１と前記第２信号Ｓ２は電流信号であ
り、前記電気生成信号ＰＳは電圧信号であり、前記電気
生成信号ＰＳは、２つの主導通端子Ｅを通してそれぞれ
前記第１信号Ｓ１と前記第２信号Ｓ２が供給される第１
バイポーラ接合トランジスタＴ１と第２バイポーラ接合
トランジスタＴ２の少なくとも２つの接合Ｅ−Ｂの直列
接続によって得られる電力トランジスタの保護方法。 - 【請求項３】 請求項２の電力トランジスタの保護方法
において、 前記基準信号ＲＳは電圧信号であり、２つのバイポーラ
接合トランジスタＴ３，Ｔ４の少なくとも２つの接合Ｅ
−Ｂの直列接続によって得られる電力トランジスタの保
護方法。 - 【請求項４】 請求項１の電力トランジスタの保護方法
において、 さらに、前記通路を横切る電圧に実質的に比例する第３
電気信号を発生する工程を備える電力トランジスタの保
護方法。 - 【請求項５】 少なくとも１つの制御端子Ｇと主導通路
Ｄ−Ｓを同一化する２つの主導通端子Ｄ，Ｓを有する少
なくとも１つの電力トランジスタＰＴのための保護回路
において、 ａ）前記通路Ｄ−Ｓを流れる電流に実質的に比例する第
１電気信号Ｓ１を発生するために設けられた第１検出手
段と、 ｂ）前記通路Ｄ−Ｓを横切る電圧に実質的に比例する第
２電気信号Ｓ２を発生するために設けられた第２検出手
段ＤＭ２，ＳＴと、 ｃ）前記第１電気信号Ｓ１と前記第２電気信号Ｓ２を入
力端子で受け、前記第２電気信号に対応する電気生成信
号ＰＳを発生するために設けられた掛け算手段ＭＭと、 ｄ）電気基準信号ＲＳの発生器ＲＧと、 ｅ）前記電気生成信号ＰＳと前記電気基準信号ＲＳを入
力端子で受け、それらの差異に対応する電気差信号ＤＳ
を発生するために設けられた比較手段ＣＭと、 ｆ）前記電気差信号ＤＳに基づいて、前記電気生成信号
ＰＳが前記電気基準信号ＲＳより小さくなるように、前
記制御端子Ｇを駆動するために設けられた制御手段ＣＭ
と、 を備える電力トランジスタのための保護回路。 - 【請求項６】 請求項５の電力トランジスタのための保
護回路において、 前記第１電気信号Ｓ１と前記第２電気信号Ｓ２は電流信
号であり、前記電気生成信号ＰＳは電圧信号であり、前
記掛け算手段ＭＭは、直列に接続された２つの対応する
接合Ｅ−Ｂを有する２つのバイポーラ接合トランジスタ
Ｔ１，Ｔ２を備え、前記電気生成信号ＰＳは前記直列に
接続された２つの接合Ｅ−Ｂを横切る電圧に対応し、前
記第１信号Ｓ１と前記第２信号Ｓ２はそれぞれ前記２つ
のトランジスタＴ１，Ｔ２の２つの主導通端子Ｅに供給
される電力トランジスタのための保護回路。 - 【請求項７】 請求項６の電力トランジスタの保護回路
において、 前記電気基準信号ＲＳは電圧信号であり、前記発生器Ｒ
Ｇは、直列に接続された２つのバイポーラ接合Ｅ−Ｂを
有する２つのバイポーラ接合トランジスタＴ３，Ｔ４を
備え、前記電気基準信号ＲＳは直列に接続された前記２
つの接合Ｅ−Ｂを横切る電圧に対応する電力トランジス
タの保護回路。 - 【請求項８】 請求項５の電力トランジスタの保護回路
において、 前記第１検出手段ＤＭ１は、 ａ）前記通路に直列に接続された低抵抗値を有する検出
抵抗Ｒ３と、 ｂ）それぞれ前記検出抵抗Ｒ３の端子に接続された第１
端子を有する２つの対称抵抗Ｒ１，Ｒ２と、 ｃ）それぞれ前記対称抵抗Ｒ１，Ｒ２の第２端子に接続
された２つの入力端子Ｉ１，Ｉ２を有する電流ミラー回
路ＭＩ１とを備え、 ここで、前記第１信号Ｓ１は前記電流ミラー回路ＭＩ１
の１つの入力端子からその不均衡により引き出される電
流に対応する電力トランジスタの保護回路。 - 【請求項９】 請求項５の電力トランジスタの保護回路
において、 前記第２検出手段ＤＭ２，ＳＴは、前記電力トランジス
タＰＴと同じタイプではあるが、前記電力トランジスタ
ＰＴより小さいチャネル幅／長さ比を有し、さらに、前
記電力トランジスタＰＴの制御端子Ｇに接続された制御
端子Ｇと、前記電力トランジスタＰＴの端子Ｓに接続さ
れた第１主導通端子Ｓと、少なくとも１つの規制抵抗Ｒ
４を通して前記電力トランジスタＰＴの端子Ｄに接続さ
れた第２主導通端子Ｄを有する検出トランジスタＳＴを
備え、 さらに、前記規制抵抗Ｒ４に流れる電流に実質的に比例
するように前記第２信号Ｓ２を発生するために設けられ
る第３検出手段ＤＭ３が備えられる電力トランジスタの
保護回路。 - 【請求項１０】請求項９の電力トランジスタの保護回路
において、 前記第３検出手段ＤＭ３は、 ａ）前記規制抵抗Ｒ４に直列に接続された低抵抗検出抵
抗Ｒ７と、 ｂ）それぞれ前記規制抵抗Ｒ４の端子に接続された第１
端子を有する２つの対称抵抗Ｒ５，Ｒ６と、 ｃ）それぞれ前記対称抵抗Ｒ５，Ｒ６の第２端子に接続
された２つの入力端子を有する電流ミラー回路ＭＩ２
と、 を備え、 前記第２信号Ｓ２は前記電流ミラー回路ＭＩ２の１つの
入力端子Ｉ５からその不均衡により引き出された電流に
対応する電力トランジスタの保護回路。 - 【請求項１１】請求項５乃至請求項１０のいずれかの電
力トランジスタの保護回路において、 前記電圧レギュレータは、少なくとも１つの電力トラン
ジスタＰＴと、前記電力トランジスタのための保護回路
を備える電力トランジスタの保護回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT94830535.4 | 1994-11-17 | ||
| EP94830535A EP0713163B1 (en) | 1994-11-17 | 1994-11-17 | Protection circuit and method for power transistors, voltage regulator using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08279737A true JPH08279737A (ja) | 1996-10-22 |
Family
ID=8218575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7298606A Pending JPH08279737A (ja) | 1994-11-17 | 1995-11-16 | 電力トランジスタの保護回路および保護方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5789971A (ja) |
| EP (1) | EP0713163B1 (ja) |
| JP (1) | JPH08279737A (ja) |
| DE (1) | DE69421083T2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11112313A (ja) * | 1997-10-02 | 1999-04-23 | Mitsubishi Electric Corp | 半導体回路及びパワートランジスタ保護回路 |
| JP3164065B2 (ja) * | 1998-06-24 | 2001-05-08 | 日本電気株式会社 | 半導体装置 |
| JP2000196435A (ja) * | 1998-12-25 | 2000-07-14 | Nec Corp | 出力バッファ回路 |
| US7173405B2 (en) * | 2003-07-10 | 2007-02-06 | Atmel Corporation | Method and apparatus for current limitation in voltage regulators with improved circuitry for providing a control voltage |
| ITTO20030533A1 (it) * | 2003-07-10 | 2005-01-11 | Atmel Corp | Procedimento e circuito per la limitazione di corrente in |
| TWI270086B (en) * | 2005-06-29 | 2007-01-01 | Leadtrend Tech Corp | Protection circuit of memory module and method thereof |
| CN101371492B (zh) | 2006-01-17 | 2012-08-15 | 美国博通公司 | 以太网供电控制器及对供电设备检测和分级的方法 |
| US7816897B2 (en) * | 2006-03-10 | 2010-10-19 | Standard Microsystems Corporation | Current limiting circuit |
| TW200836474A (en) * | 2007-02-27 | 2008-09-01 | Advanced Analog Technology Inc | Power transistor circuit with high-voltage endurance and method thereof |
| US7679878B2 (en) * | 2007-12-21 | 2010-03-16 | Broadcom Corporation | Capacitor sharing surge protection circuit |
| KR101537534B1 (ko) * | 2008-12-31 | 2015-07-17 | 주식회사 동부하이텍 | 전류 감지 회로 |
| US9471073B2 (en) | 2012-07-19 | 2016-10-18 | Freescale Semiconductor, Inc. | Linear power regulator with device driver for driving both internal and external pass devices |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4021701A (en) * | 1975-12-08 | 1977-05-03 | Motorola, Inc. | Transistor protection circuit |
| JPS5510208A (en) * | 1978-07-07 | 1980-01-24 | Hitachi Ltd | Aso protection circuit |
| DE3150398C2 (de) * | 1981-12-16 | 1985-08-29 | Siemens AG, 1000 Berlin und 8000 München | Eigensichere Stromversorgungseinrichtung mit einem im Primärkreis eines Transformators angeordneten steuerbaren Halbleiter |
| IT1185878B (it) * | 1985-08-09 | 1987-11-18 | Sgs Microelettronica Spa | Circuito antisaturazione per transistore pnp integrato con caratteristica di intervento definibile secondo una funzione prefissata |
| JPH07113861B2 (ja) * | 1988-01-29 | 1995-12-06 | 株式会社日立製作所 | 半導体素子の状態検出及び保護回路とそれを用いたインバータ回路 |
| US4972136A (en) * | 1989-11-07 | 1990-11-20 | The United States Of America As Represented By The Secretary Of The Navy | Linear power regulator with current limiting and thermal shutdown and recycle |
| JPH05315852A (ja) * | 1992-05-12 | 1993-11-26 | Fuji Electric Co Ltd | 電流制限回路および電流制限回路用定電圧源 |
| JP2999887B2 (ja) * | 1992-10-09 | 2000-01-17 | 三菱電機株式会社 | Ｉｇｂｔの過電流保護回路及び半導体集積回路装置 |
| JP2925422B2 (ja) * | 1993-03-12 | 1999-07-28 | 株式会社東芝 | 半導体集積回路 |
| US5570060A (en) * | 1995-03-28 | 1996-10-29 | Sgs-Thomson Microelectronics, Inc. | Circuit for limiting the current in a power transistor |
-
1994
- 1994-11-17 DE DE69421083T patent/DE69421083T2/de not_active Expired - Fee Related
- 1994-11-17 EP EP94830535A patent/EP0713163B1/en not_active Expired - Lifetime
-
1995
- 1995-11-16 JP JP7298606A patent/JPH08279737A/ja active Pending
- 1995-11-17 US US08/560,001 patent/US5789971A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69421083T2 (de) | 2000-03-16 |
| US5789971A (en) | 1998-08-04 |
| EP0713163A1 (en) | 1996-05-22 |
| EP0713163B1 (en) | 1999-10-06 |
| DE69421083D1 (de) | 1999-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5973563A (en) | High power output stage with temperature stable precisely controlled quiescent current and inherent short circuit protection | |
| JPH08279737A (ja) | 電力トランジスタの保護回路および保護方法 | |
| NL8401647A (nl) | Werkwijze en schakeling voor het compenseren van een temperatuurgevoelig element. | |
| JPH0227806A (ja) | 相互コンダクタンス回路 | |
| EP0620514A2 (en) | Temperature-compensated voltage regulator | |
| EP0181017B1 (en) | Simulated transistor/diode | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| KR920009548B1 (ko) | 전류원 장치 | |
| KR19980024303A (ko) | 트랜스임피던스 기능을 발생시키기 위한 집적 회로 및 방법 | |
| JPH11505053A (ja) | 温度補償を有する基準電圧源 | |
| US7202645B2 (en) | Regulated power supply unit | |
| JPH0863247A (ja) | 電流源回路 | |
| JPH0793543B2 (ja) | 電圧リピ−タ回路 | |
| JPH023185Y2 (ja) | ||
| JP3774313B2 (ja) | プシュプル型高速高圧電源装置 | |
| JPH0731296Y2 (ja) | 安定化電源装置 | |
| JP3216753B2 (ja) | Ｄ−ａ変換回路装置 | |
| JPS6146506A (ja) | 定電圧電源回路 | |
| JPS6244574Y2 (ja) | ||
| KR830000469Y1 (ko) | 신호변환 회로 | |
| Gift et al. | Power Supplies | |
| JPH0535447B2 (ja) | ||
| JP4112828B2 (ja) | 電気量発生装置 | |
| JP2901397B2 (ja) | 非線型増幅器 | |
| JP3288755B2 (ja) | 整流回路 |