JPH08279838A - 同期確立装置 - Google Patents
同期確立装置Info
- Publication number
- JPH08279838A JPH08279838A JP7107176A JP10717695A JPH08279838A JP H08279838 A JPH08279838 A JP H08279838A JP 7107176 A JP7107176 A JP 7107176A JP 10717695 A JP10717695 A JP 10717695A JP H08279838 A JPH08279838 A JP H08279838A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- detection signal
- delay detection
- delay
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 66
- 230000005540 biological transmission Effects 0.000 claims abstract description 35
- 230000008054 signal transmission Effects 0.000 claims abstract description 13
- 230000003213 activating effect Effects 0.000 claims 2
- 230000003111 delayed effect Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Landscapes
- Sub-Exchange Stations And Push- Button Telephones (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 接続形態が限定されることなく、かつ煩雑な
作業を必要とせずに、データの送受信を行う機器相互間
の同期を確立させることが可能な同期確立装置を提供す
る。 【構成】 マスタ機器（１４）の遅延検出用信号送出回
路（１９）から、送信回路（１６）を経て送出された遅
延検出用信号は、スレーブ機器（１５）の遅延検出用信
号検出回路（２６）により検出され、レスポンス信号送
出回路（２７）がレスポンス信号として送信回路（２
５）を経てマスタ機器（１４）に送出する。マスタ機器
（１４）では、遅延検出用信号が送出されてから戻って
くるまでの所要時間を遅延検出回路（２０）が検出し、
この所要時間に基づいてデータの送受信のタイミングを
制御する。
作業を必要とせずに、データの送受信を行う機器相互間
の同期を確立させることが可能な同期確立装置を提供す
る。 【構成】 マスタ機器（１４）の遅延検出用信号送出回
路（１９）から、送信回路（１６）を経て送出された遅
延検出用信号は、スレーブ機器（１５）の遅延検出用信
号検出回路（２６）により検出され、レスポンス信号送
出回路（２７）がレスポンス信号として送信回路（２
５）を経てマスタ機器（１４）に送出する。マスタ機器
（１４）では、遅延検出用信号が送出されてから戻って
くるまでの所要時間を遅延検出回路（２０）が検出し、
この所要時間に基づいてデータの送受信のタイミングを
制御する。
Description
【０００１】
【産業上の利用分野】この発明は、データ伝送を行う機
器相互間における信号の同期を確立する同期確立装置に
関するものである。
器相互間における信号の同期を確立する同期確立装置に
関するものである。
【０００２】
【従来の技術】データの送受信を行う機器相互間の同期
確立は、機器相互間の信号の遅延が一定であれば容易で
あるが、その遅延が機器相互間の接続形態により変化す
る場合には、以下の対策が必要となる。 １）遅延の変化量を少なくするために、ケーブルの長さ
や種類などの接続形態を限定する。 ２）遅延に応じた回路を数パターン用意して、スイッチ
などで選択できるようにする。
確立は、機器相互間の信号の遅延が一定であれば容易で
あるが、その遅延が機器相互間の接続形態により変化す
る場合には、以下の対策が必要となる。 １）遅延の変化量を少なくするために、ケーブルの長さ
や種類などの接続形態を限定する。 ２）遅延に応じた回路を数パターン用意して、スイッチ
などで選択できるようにする。
【０００３】ここで、一例として上記２）による同期確
立装置を図２に示す。図において、（１）は、例えばボ
タン電話装置の主装置であるマスタ機器で、（２）はそ
の端末機となる電話機であるスレーブ機器である。
立装置を図２に示す。図において、（１）は、例えばボ
タン電話装置の主装置であるマスタ機器で、（２）はそ
の端末機となる電話機であるスレーブ機器である。
【０００４】マスタ機器（１）について説明する。
（３）は送信回路で、制御回路（４）から送られてくる
データを送信信号に変換する。（５）は受信回路で、ス
レーブ機器（２）から送られてくるデータを制御回路
（４）で扱える信号に変換する。（６），（７）および
（８）は、遅延パターンＡ，ＢおよびＣ回路で、機器相
互間でのデータ伝送の遅延時間をカウントするものであ
り、各遅延パターンＡ，ＢおよびＣ回路は、相互に異な
る３種類の遅延時間を設定できる。各パターンの選択
は、ジャンパスイッチ（９）で行う。（１０）はウイン
ドウ設定回路で、ノイズ除去のために、あらかじめデー
タが送られてくるタイミングを予測してその間だけデー
タが読み取れるようにする。制御回路（４）は、マイク
ロプロセッサを中心として構成され、マスタ機器（１）
全体を制御する。
（３）は送信回路で、制御回路（４）から送られてくる
データを送信信号に変換する。（５）は受信回路で、ス
レーブ機器（２）から送られてくるデータを制御回路
（４）で扱える信号に変換する。（６），（７）および
（８）は、遅延パターンＡ，ＢおよびＣ回路で、機器相
互間でのデータ伝送の遅延時間をカウントするものであ
り、各遅延パターンＡ，ＢおよびＣ回路は、相互に異な
る３種類の遅延時間を設定できる。各パターンの選択
は、ジャンパスイッチ（９）で行う。（１０）はウイン
ドウ設定回路で、ノイズ除去のために、あらかじめデー
タが送られてくるタイミングを予測してその間だけデー
タが読み取れるようにする。制御回路（４）は、マイク
ロプロセッサを中心として構成され、マスタ機器（１）
全体を制御する。
【０００５】スレーブ機器（２）について説明する。
（１１）は受信回路で、マスタ機器（１）から送られて
くるデータを制御回路（１２）で扱える信号に変換す
る。（１３）は送信回路で、制御回路（１２）から送ら
れてくるデータを送信信号に変換する。制御回路（１
２）は、マイクロプロセッサを中心として構成され、ス
レーブ機器（２）全体を制御する。
（１１）は受信回路で、マスタ機器（１）から送られて
くるデータを制御回路（１２）で扱える信号に変換す
る。（１３）は送信回路で、制御回路（１２）から送ら
れてくるデータを送信信号に変換する。制御回路（１
２）は、マイクロプロセッサを中心として構成され、ス
レーブ機器（２）全体を制御する。
【０００６】次に、上記のように構成された従来の同期
確立装置の作用を説明する。初期処理として、まずジャ
ンパスイッチ（９）により遅延パターン回路（例として
遅延パターンＡ回路）を設定する。次に、電源オンで、
マスタ機器（１）の制御回路（４）は、ジャンパスイッ
チ（９）から設定された遅延パターンＡ回路（６）を読
み取る。制御回路（４）は、読み取った遅延パターンＡ
回路（６）に基づき、データの読み取りタイミングを制
御するウインドウ設定回路（１０）を起動する。
確立装置の作用を説明する。初期処理として、まずジャ
ンパスイッチ（９）により遅延パターン回路（例として
遅延パターンＡ回路）を設定する。次に、電源オンで、
マスタ機器（１）の制御回路（４）は、ジャンパスイッ
チ（９）から設定された遅延パターンＡ回路（６）を読
み取る。制御回路（４）は、読み取った遅延パターンＡ
回路（６）に基づき、データの読み取りタイミングを制
御するウインドウ設定回路（１０）を起動する。
【０００７】データ送信時には、制御回路（４）が最初
の送信キャラクタを送信後に、遅延パターンＡ回路
（６）のカウンタをゼロにリセットして起動する。遅延
パターンＡ回路（６）は、あらかじめ設定された時間
（カウンタ）をオーバーすると、制御回路（４）に割り
込み信号を送り、割り込み信号を受けた制御回路（４）
は、次の送信キャラクタの送信を行う。以上の動作を、
全キャラクタの送信が完了するまで繰り返し行う。
の送信キャラクタを送信後に、遅延パターンＡ回路
（６）のカウンタをゼロにリセットして起動する。遅延
パターンＡ回路（６）は、あらかじめ設定された時間
（カウンタ）をオーバーすると、制御回路（４）に割り
込み信号を送り、割り込み信号を受けた制御回路（４）
は、次の送信キャラクタの送信を行う。以上の動作を、
全キャラクタの送信が完了するまで繰り返し行う。
【０００８】データ受信時には、データの読み取りが可
能になると、受信回路（５）から受信割り込み信号が制
御回路（４）に送られ、受信割り込み信号を受けた制御
回路（４）は受信回路（５）からデータを読み取る。な
お、スレーブ機器（２）側では、遅延に関する処理は一
切必要としない。
能になると、受信回路（５）から受信割り込み信号が制
御回路（４）に送られ、受信割り込み信号を受けた制御
回路（４）は受信回路（５）からデータを読み取る。な
お、スレーブ機器（２）側では、遅延に関する処理は一
切必要としない。
【０００９】
【発明が解決しようとする課題】従来の同期確立装置と
しては、前述したように、１）接続形態を限定する、
２）スイッチなどにより回路を選択する、のいずれかの
方法により同期確立をとっていたが、前者の場合には、
接続形態が限定されるので、機器の設置自由度が制限さ
れるなどの不具合が発生し、また後者の場合には、スイ
ッチなどによる選択作業が煩わしく手間がかかるなどの
問題点があった。
しては、前述したように、１）接続形態を限定する、
２）スイッチなどにより回路を選択する、のいずれかの
方法により同期確立をとっていたが、前者の場合には、
接続形態が限定されるので、機器の設置自由度が制限さ
れるなどの不具合が発生し、また後者の場合には、スイ
ッチなどによる選択作業が煩わしく手間がかかるなどの
問題点があった。
【００１０】この発明は上記のような問題点を解消する
ためになされたもので、接続形態が限定されることな
く、かつ煩雑な作業を必要とせずに、データの送受信を
行う機器相互間の同期を確立させることが可能な同期確
立装置を提供することを目的としている。
ためになされたもので、接続形態が限定されることな
く、かつ煩雑な作業を必要とせずに、データの送受信を
行う機器相互間の同期を確立させることが可能な同期確
立装置を提供することを目的としている。
【００１１】
【課題を解決するための手段】この発明に係わる同期確
立装置は、相互にデータ伝送を行うマスタ機器と、この
マスタ機器に従属するスレーブ機器とからなり、前記マ
スタ機器は、前記各機器間のデータ伝送の遅延時間を検
出するための遅延検出用信号を送出する遅延検出用信号
送出回路と、この遅延検出用信号送出回路からの遅延検
出用信号がスレーブ機器を経て前記マスタ機器にレスポ
ンス信号として戻ってくるまでのタイミングを検出する
遅延検出回路と、前記遅延検出用信号送出回路が遅延検
出用信号を送出してからマスタ機器に戻るまでの所要時
間に基づきデータの読み取りタイミングを制御するウイ
ンドウ設定回路と、前記遅延検出回路が前記遅延検出用
信号の戻りのタイミングを検出することで割り込み信号
を受け、前記ウインドウ設定回路を起動する第１の制御
回路とを有し、前記スレーブ機器は、前記遅延検出用信
号送出回路が送出した遅延検出用信号を検出する遅延検
出用信号検出回路と、この遅延検出用信号検出回路が検
出した遅延検出用信号を前記レスポンス信号として前記
マスタ機器に送出するレスポンス信号送出回路と、前記
遅延検出用信号検出回路が遅延検出用信号を検出したと
き前記レスポンス信号送出回路を起動する第２の制御回
路とを有する構成としたものである。
立装置は、相互にデータ伝送を行うマスタ機器と、この
マスタ機器に従属するスレーブ機器とからなり、前記マ
スタ機器は、前記各機器間のデータ伝送の遅延時間を検
出するための遅延検出用信号を送出する遅延検出用信号
送出回路と、この遅延検出用信号送出回路からの遅延検
出用信号がスレーブ機器を経て前記マスタ機器にレスポ
ンス信号として戻ってくるまでのタイミングを検出する
遅延検出回路と、前記遅延検出用信号送出回路が遅延検
出用信号を送出してからマスタ機器に戻るまでの所要時
間に基づきデータの読み取りタイミングを制御するウイ
ンドウ設定回路と、前記遅延検出回路が前記遅延検出用
信号の戻りのタイミングを検出することで割り込み信号
を受け、前記ウインドウ設定回路を起動する第１の制御
回路とを有し、前記スレーブ機器は、前記遅延検出用信
号送出回路が送出した遅延検出用信号を検出する遅延検
出用信号検出回路と、この遅延検出用信号検出回路が検
出した遅延検出用信号を前記レスポンス信号として前記
マスタ機器に送出するレスポンス信号送出回路と、前記
遅延検出用信号検出回路が遅延検出用信号を検出したと
き前記レスポンス信号送出回路を起動する第２の制御回
路とを有する構成としたものである。
【００１２】
【作用】この発明における同期確立装置は、マスタ機器
の遅延検出用信号送出回路から送出された遅延検出用信
号は、スレーブ機器の遅延検出用信号検出回路により検
出され、レスポンス信号送出回路がレスポンス信号とし
てマスタ機器に送出する。マスタ機器では、遅延検出用
信号が送出されてから戻ってくるまでの所要時間を遅延
検出回路が検出し、この所要時間に基づいてデータの送
受信のタイミングを制御する。
の遅延検出用信号送出回路から送出された遅延検出用信
号は、スレーブ機器の遅延検出用信号検出回路により検
出され、レスポンス信号送出回路がレスポンス信号とし
てマスタ機器に送出する。マスタ機器では、遅延検出用
信号が送出されてから戻ってくるまでの所要時間を遅延
検出回路が検出し、この所要時間に基づいてデータの送
受信のタイミングを制御する。
【００１３】
【実施例】以下、この発明の一実施例を図について説明
する。図１は、この発明の一実施例を示す同期確立装置
の制御ブロック図である。図において、（１４）は、例
えばボタン電話装置の主装置に相当するマスタ機器で、
（１５）はその端末機となる電話機に相当するスレーブ
機器である。
する。図１は、この発明の一実施例を示す同期確立装置
の制御ブロック図である。図において、（１４）は、例
えばボタン電話装置の主装置に相当するマスタ機器で、
（１５）はその端末機となる電話機に相当するスレーブ
機器である。
【００１４】マスタ機器（１４）について説明する。
（１６）は送信回路で、第１の制御回路としての制御回
路（１７）から送られてくるデータを送信信号に変換す
る。（１８）は受信回路で、スレーブ機器（１５）から
送られてくるデータを制御回路（１７）で扱える信号に
変換する。（１９）は、遅延検出用信号送出回路で、マ
スタ機器（１４）とスレーブ機器（１５）との相互間の
データ伝送の遅延時間を検出するために、遅延検出用信
号を送出する。遅延検出用信号としては、特定できるも
のを使用する。例えば、デジタル信号の場合には、「１
１１１００００」のビットパターン、アナログ信号の場
合は、特定の周波数信号などである。
（１６）は送信回路で、第１の制御回路としての制御回
路（１７）から送られてくるデータを送信信号に変換す
る。（１８）は受信回路で、スレーブ機器（１５）から
送られてくるデータを制御回路（１７）で扱える信号に
変換する。（１９）は、遅延検出用信号送出回路で、マ
スタ機器（１４）とスレーブ機器（１５）との相互間の
データ伝送の遅延時間を検出するために、遅延検出用信
号を送出する。遅延検出用信号としては、特定できるも
のを使用する。例えば、デジタル信号の場合には、「１
１１１００００」のビットパターン、アナログ信号の場
合は、特定の周波数信号などである。
【００１５】（２０）は、遅延検出回路で、送信回路
（１６）から遅延検出用信号が送出されてから、スレー
ブ機器（１５）からレスポンス信号として戻ってくるま
でのタイミングを検出する。（２１）はウインドウ設定
回路で、ノイズ除去のために、あらかじめデータのくる
タイミングを予測してその間だけデータが読み取れるよ
うにする。（２２）は、リアルタイムクロック（ＲＴ
Ｃ）であり、時分秒をカウントする。制御回路（１７）
は、マイクロプロセッサを中心として構成され、マスタ
機器（１４）全体を制御する。
（１６）から遅延検出用信号が送出されてから、スレー
ブ機器（１５）からレスポンス信号として戻ってくるま
でのタイミングを検出する。（２１）はウインドウ設定
回路で、ノイズ除去のために、あらかじめデータのくる
タイミングを予測してその間だけデータが読み取れるよ
うにする。（２２）は、リアルタイムクロック（ＲＴ
Ｃ）であり、時分秒をカウントする。制御回路（１７）
は、マイクロプロセッサを中心として構成され、マスタ
機器（１４）全体を制御する。
【００１６】次に、スレーブ機器（１５）について説明
する。（２３）は受信回路で、マスタ機器（１４）から
送られてくるデータを第２の制御回路としての制御回路
（２４）で扱える信号に変換する。（２５）は送信回路
で、制御回路（２４）から送られてくるデータを送信信
号に変換する。
する。（２３）は受信回路で、マスタ機器（１４）から
送られてくるデータを第２の制御回路としての制御回路
（２４）で扱える信号に変換する。（２５）は送信回路
で、制御回路（２４）から送られてくるデータを送信信
号に変換する。
【００１７】（２６）は遅延検出用信号検出回路で、マ
スタ機器（１４）から送られてくる遅延検出用信号を検
出する。（２７）はレスポンス信号送出回路で、遅延検
出用信号を遅延検出用信号検出回路（２６）にて検出し
たときに、起動されてレスポンス信号を送出する。レス
ポンス信号は、入力した遅延検出用信号と同一のもので
ある。つまり、マスタ機器（１４）から入力された遅延
検出用信号をそのままマスタ機器（１４）にフィードバ
ックする。制御回路（２４）は、マイクロプロセッサを
中心として構成され、スレーブ機器（１５）全体を制御
する。
スタ機器（１４）から送られてくる遅延検出用信号を検
出する。（２７）はレスポンス信号送出回路で、遅延検
出用信号を遅延検出用信号検出回路（２６）にて検出し
たときに、起動されてレスポンス信号を送出する。レス
ポンス信号は、入力した遅延検出用信号と同一のもので
ある。つまり、マスタ機器（１４）から入力された遅延
検出用信号をそのままマスタ機器（１４）にフィードバ
ックする。制御回路（２４）は、マイクロプロセッサを
中心として構成され、スレーブ機器（１５）全体を制御
する。
【００１８】次に、上記のように構成された同期確立装
置の作用を、Ａ）初期処理，Ｂ）データ送信時，Ｃ）デ
ータ受信時について順次説明する。
置の作用を、Ａ）初期処理，Ｂ）データ送信時，Ｃ）デ
ータ受信時について順次説明する。
【００１９】Ａ）初期処理 マスタ機器（１４）側では、電源オンで、制御回路（１
７）が、遅延検出用信号送出回路（１９）を起動し、送
信回路（１６）を介して遅延検出用信号をスレーブ機器
（１５）へ送信するとともに、遅延検出回路（２０）と
ＲＴＣ（２２）を起動する。一方、スレーブ機器（１
５）側では、遅延検出用信号検出回路（２６）が、マス
タ機器（１４）からの遅延検出用信号を検出すると、レ
スポンス信号送出回路（２７）に遅延検出用信号を送
る。レスポンス信号送出回路（２７）は、送られてきた
遅延検出用信号を、レスポンス信号として送信回路（２
５）経由で、マスタ機器（１４）へ送る。
７）が、遅延検出用信号送出回路（１９）を起動し、送
信回路（１６）を介して遅延検出用信号をスレーブ機器
（１５）へ送信するとともに、遅延検出回路（２０）と
ＲＴＣ（２２）を起動する。一方、スレーブ機器（１
５）側では、遅延検出用信号検出回路（２６）が、マス
タ機器（１４）からの遅延検出用信号を検出すると、レ
スポンス信号送出回路（２７）に遅延検出用信号を送
る。レスポンス信号送出回路（２７）は、送られてきた
遅延検出用信号を、レスポンス信号として送信回路（２
５）経由で、マスタ機器（１４）へ送る。
【００２０】遅延検出回路（２０）は、スレーブ機器
（１５）からのレスポンス信号を検出すると、制御回路
（１７）に割り込み信号を送る。割り込み信号を受けた
制御回路（１７）は、ＲＴＣ（２２）から、遅延検出用
信号のスレーブ機器（１５）に対する送信から受信まで
の所要時間を読み取り、その時間に基づき、データの読
み取りタンミングを制御するウインドウ設定回路（２
１）を起動する。このとき、読み取った所要時間の１／
２の時間を、送信タイミングとする。
（１５）からのレスポンス信号を検出すると、制御回路
（１７）に割り込み信号を送る。割り込み信号を受けた
制御回路（１７）は、ＲＴＣ（２２）から、遅延検出用
信号のスレーブ機器（１５）に対する送信から受信まで
の所要時間を読み取り、その時間に基づき、データの読
み取りタンミングを制御するウインドウ設定回路（２
１）を起動する。このとき、読み取った所要時間の１／
２の時間を、送信タイミングとする。
【００２１】Ｂ）データ送信時 マスタ機器（１４）側では、前述した初期処理で求まっ
た送信タイミングに基づいて、送信回路（１６）からデ
ータの送信を行う。このとき、スレーブ機器（１５）側
では、特別な処理は不要である。
た送信タイミングに基づいて、送信回路（１６）からデ
ータの送信を行う。このとき、スレーブ機器（１５）側
では、特別な処理は不要である。
【００２２】Ｃ）データ受信時 マスタ機器（１４）側では、データの読み取りが可能に
なると、受信回路（１８）から受信割り込み信号が制御
回路（１７）に送られてくる。受信割り込み信号を受け
た制御回路（１７）は、受信回路（１８）からデータを
読み取る。このとき、スレーブ機器（１５）側では、特
別な処理は不要である。
なると、受信回路（１８）から受信割り込み信号が制御
回路（１７）に送られてくる。受信割り込み信号を受け
た制御回路（１７）は、受信回路（１８）からデータを
読み取る。このとき、スレーブ機器（１５）側では、特
別な処理は不要である。
【００２３】このように、マスタ機器（１４）とスレー
ブ機器（１５）との間でデータ伝送を行う際に、初期処
理として、マスタ機器（１４）からスレーブ機器（１
５）に送出した遅延検出用信号が、マスタ機器（１４）
戻るまでの時間をあらかじめ計測することで、遅延時間
を検出し、これに基づきデータの送受信のタイミングを
制御するようにしたので、マスタ機器（１４）とスレー
ブ機器（１５）との接続形態が異なっても、これら両機
器相互間の同期の確立が容易となる。
ブ機器（１５）との間でデータ伝送を行う際に、初期処
理として、マスタ機器（１４）からスレーブ機器（１
５）に送出した遅延検出用信号が、マスタ機器（１４）
戻るまでの時間をあらかじめ計測することで、遅延時間
を検出し、これに基づきデータの送受信のタイミングを
制御するようにしたので、マスタ機器（１４）とスレー
ブ機器（１５）との接続形態が異なっても、これら両機
器相互間の同期の確立が容易となる。
【００２４】
【発明の効果】以上のように、この発明によれば、デー
タ伝送を行う機器相互間の遅延時間を、マスタ機器から
スレーブ機器へ遅延検出用信号を送出することで、あら
かじめ計測し、この計測した遅延時間に基づいてデータ
の送受信のタイミングを制御するようにしたので、機器
相互間の接続形態が制限されることなく同期確立が容易
となるとともに、遅延用の回路を複数用意する必要もな
く、パターン選択のためのスイッチ切り替えなどの煩雑
な作業も不要とする同期確立装置を提供できるという効
果がある。
タ伝送を行う機器相互間の遅延時間を、マスタ機器から
スレーブ機器へ遅延検出用信号を送出することで、あら
かじめ計測し、この計測した遅延時間に基づいてデータ
の送受信のタイミングを制御するようにしたので、機器
相互間の接続形態が制限されることなく同期確立が容易
となるとともに、遅延用の回路を複数用意する必要もな
く、パターン選択のためのスイッチ切り替えなどの煩雑
な作業も不要とする同期確立装置を提供できるという効
果がある。
【図１】この発明の一実施例を示す同期確立装置の制御
ブロック図である。
ブロック図である。
【図２】従来例を示す同期確立装置の制御ブロック図で
ある。
ある。
１，１４ マスタ機器 ２，１５ スレーブ機器 ３，１３，１６，２５ 送信回路 ４，１２，１７，２４ 制御回路 ５，１１，１８，２３ 受信回路 ６ 遅延パターンＡ回路 ７ 遅延パターンＢ回路 ８ 遅延パターンＣ回路 ９ ジャンパスイッチ １０，２１ ウインドウ設定回路 １９ 遅延検出用信号送出回路 ２０ 遅延検出回路 ２２ リアルタイムクロック（ＲＴＣ） ２６ 遅延検出用信号検出回路 ２７ レスポンス信号送出回路
Claims (2)
- 【請求項１】 相互にデータ伝送を行うマスタ機器と、
このマスタ機器に従属するスレーブ機器とからなり、前
記マスタ機器は、前記各機器間のデータ伝送の遅延時間
を検出するための遅延検出用信号を送出する遅延検出用
信号送出回路と、この遅延検出用信号送出回路からの遅
延検出用信号がスレーブ機器を経て前記マスタ機器にレ
スポンス信号として戻ってくるまでのタイミングを検出
する遅延検出回路と、前記遅延検出用信号送出回路が遅
延検出用信号を送出してからマスタ機器に戻るまでの所
要時間に基づきデータの読み取りタイミングを制御する
ウインドウ設定回路と、前記遅延検出回路が前記遅延検
出用信号の戻りのタイミングを検出することで割り込み
信号を受け、前記ウインドウ設定回路を起動する第１の
制御回路とを有し、前記スレーブ機器は、前記遅延検出
用信号送出回路が送出した遅延検出用信号を検出する遅
延検出用信号検出回路と、この遅延検出用信号検出回路
が検出した遅延検出用信号を前記レスポンス信号として
前記マスタ機器に送出するレスポンス信号送出回路と、
前記遅延検出用信号検出回路が遅延検出用信号を検出し
たとき前記レスポンス信号送出回路を起動する第２の制
御回路とを有することを特徴とする同期確立装置。 - 【請求項２】 マスタ機器はボタン電話装置の主装置
で、スレーブ機器は前記主装置に接続される端末機であ
ることを特徴とする請求項１記載の同期確立装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10717695A JP3516152B2 (ja) | 1995-04-07 | 1995-04-07 | 同期確立装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10717695A JP3516152B2 (ja) | 1995-04-07 | 1995-04-07 | 同期確立装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08279838A true JPH08279838A (ja) | 1996-10-22 |
| JP3516152B2 JP3516152B2 (ja) | 2004-04-05 |
Family
ID=14452407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10717695A Expired - Fee Related JP3516152B2 (ja) | 1995-04-07 | 1995-04-07 | 同期確立装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3516152B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021173534A (ja) * | 2020-04-20 | 2021-11-01 | 富士通株式会社 | 計測方法、計測装置、および計測プログラム |
-
1995
- 1995-04-07 JP JP10717695A patent/JP3516152B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021173534A (ja) * | 2020-04-20 | 2021-11-01 | 富士通株式会社 | 計測方法、計測装置、および計測プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3516152B2 (ja) | 2004-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3516152B2 (ja) | 同期確立装置 | |
| JP2914219B2 (ja) | アナログ映像信号伝送装置 | |
| JP2756304B2 (ja) | 通信制御装置 | |
| JP2606710Y2 (ja) | 通信回線用中継装置 | |
| SU1739501A1 (ru) | Устройство дл управлени передачей данных по радиоканалу | |
| JPH02288442A (ja) | 複数プロトコル制御装置 | |
| JP2643832B2 (ja) | 伝播遅延量測定方式 | |
| JPS5934027B2 (ja) | デ−タ伝送方式 | |
| JPH03148930A (ja) | フレームパルス回路 | |
| JPH02114734A (ja) | タイミングクロック制御回路 | |
| JPH0715419A (ja) | 機器の制御装置 | |
| JPH05183541A (ja) | 伝送路二重化装置 | |
| JPS59228443A (ja) | 同期化装置 | |
| JPS63148719A (ja) | 通信装置 | |
| JPH06327053A (ja) | ポーリングによる回線切替方式 | |
| JPH01180657A (ja) | 計時回路の制御方式 | |
| JPH0295055A (ja) | データ回線ループバック方式 | |
| JPH05276159A (ja) | Ｉｎｆｏ１信号検出回路 | |
| JPS63131639A (ja) | 通信制御装置 | |
| JPH0193935A (ja) | ケーブル心線切替方法 | |
| JPS6059847A (ja) | 同報通信確認方式 | |
| JPS61255424A (ja) | キ−ボ−ド装置 | |
| CS241628B1 (cs) | Zapojení obvodu pro řízeni měřicí ústředny procesorem | |
| JPH04105446A (ja) | データ送受信装置 | |
| JPH0897809A (ja) | 双方向デジタル通信装置および双方向デジタル通信システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040107 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080130 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100130 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110130 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110130 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |