JPH01180657A - 計時回路の制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 上位装置と下位装置間においてデータ送信を行った後に
送信される応答信号が送信されるまでの時間を計時する
計時回路に関し、 一つの計時回路で複数の時間を計時可能とすることを目
的とし、 上位装置が下位装置に対してデータを送信した後、下位
装置から上位装置に対して応答信号が送信されるまでの
時間を計時し、計時時間を越えるとタイムアツプ信号を
下位装置に対して発信する計時回路を有するシステムで
あって、計時回路の計時時間を上位装置が送出する制御
信号の種類に従って計時時間を設定する計時時間制御部
を設け、制御信号の内容に応じて計時回路の計時時間を
変化させることを特徴とする。

〔産業上の利用分野〕

本発明は上位装置と下位装置間においてデータ送信を行
った後に送信される応答信号が送信されるまでの時間を
計時する計時回路に関する。

ここで、本発明を適用するためのシステムを第４図及び
第５図のタイムチャートに基づいて説明する。

−ｉのデータ伝送システムは、最初にＣＰＵ　１から端
末装置２に対して呼び出し信号（アドレスアウト）を送
出し、端末装置２では例えばオペレータ等がキーボード
等から（オペレーショナルイン）その読み出し信号に対
して対処可能であるならば、その旨、信号（アドレスイ
ン）を送出する。その後、ＣＰＵ　１からコントローラ
２１を介して接続されている端末装置２に対して、今か
らデータを送出する旨の信号（コマンドアウト）を送出
する。端末装置２側はこの信号を受信してデータ受信可
能状態であるならば、コマンドアウト信号を断とし、そ
の旨の信号（ステータスイン）をＣＰＵ　１に対して返
送する。これによって、ＣＰＵ　１と端末装置２間での
データ送受信網（ステータス）が確定されるわけである
が、この後、ＣＰＵ　１は再度端末装置２に対してサー
ビスアウト信号を送出し、この信号のスキューを考慮し
て予め決められた一定の時間内（この時間は任意にタイ
マにセット可能である）にデータを端末装置２に対して
送信する。端末装置２側ではデータの受信が終了すると
、ＣＰＵ１にその旨の信号（サービスイン）を送出する
。

この様にすることにより、ＣＰＵ　１と端末装置２間の
データ送受信が終了する。ＣＰＵ　１が更に端末装置２
に対して送出するデータがあれば、再度サービスアウト
信号を端末装置２に送出する。

尚、コントローラ２１はタイマ４０を用い、上述の予め
決められた一定の時間（データ量によって異なる時間）
内にデータの送受信が行われているか否か監視するもの
である一方、複数種の制御信号が正常に送受信行われて
いるか否かの監視を行なうものである。

〔従来の技術〕

従来、計時回路（以下、タイマと称す）の制御方式は第
６図に示す様に、予め少なくとも制御信号数分だけＣＰ
Ｕ　ｌ内にチャネル１ａ−１〜ｎを設けておく。（即ち
、制御信号数とチャネル数は１対１の関係である）ＣＰ
ＵＩは端末装置２と制御信号ＣＯの送受信を行って所望
のデータの通信をデータ線ＤＴＬを用いコントローラ２
１を介して行なうわけであるが、通常は端末装置２にコ
ントローラ２１を介して制御信号ＣＯの送受信を行なう
一方、端末装置２からＣＰＵ　１に対して送信される応
答信号の時間監視を行なうタイマ３−１〜ｎにも送出さ
れる。ここでは端末装置２からＣＰＵ　１に対して返送
される制御信号の着信時間を、タイマの持つ時間内に応
答通知されるか否かを監視し、例えばタイマ３−１が持
つ時間内に端末装置２から制御信号が着信されない場合
は、端末装置２に対してタイマ３−１がタイムアツプ信
号ＴＵを送出していた。

〔発明が解決しようとする問題点〕

然しなから従来のタイマの制御方式では、一つのタイマ
で一つの値を計時しているので、タイマが計時する値が
複数になるとそれに伴ってタイマが増加せねばならない
ため、タイマの設置スペースが大きくなり、且つコスト
高となってしまうという問題点があった。

従って本発明はかかる問題点を改善すると共に、一つの
計時回路で複数の時間を計時可能とすることを目的とす
るものである。

〔問題点を解決するための手段〕

このため本発明は第１図に示す如く、計時時間制御部４
により計時回路３の計時時間を上位装置１が送出する制
御信号ＣＯの種類に従って設定することにより、上記目
的を達成できる。

〔作用］ 以上の如く構成することにより本発明では、予じめ計時
時間制御部４で上位装置ｌから送出される複数種の制御
信号ＣＯに対応付けてそれぞれ異なる計時時間を設定し
ているために、制御信号ＣＯが計時時間制御部４に送出
されるとその都度、計時時間を変化させることにより、
一つの計時回路３で複数の値を計時することが可能とな
る。

〔実施例〕

以下、本発明の一実施例を第２図及び第３図を用いて詳
細に説明する。

第２図は本発明の一実施例であり、第３図は本発明が適
用されるタイマの構成図である。

まず、ＣＰＵ　１がチャネルｌ　ａ　−Ａ　−ｎを介し
て制御信号ＣＯを送出し、送出された制御信号ＣＯは三
分岐して第１はコントローラ２１を介して端末装置２に
通知し、第２はＯＲ回路２５及びデイレイタイマ２４を
介してタイマ３°に通知し、第３はラッチ回路２６を介
してタイマ３“に通知する。具体的に説明すると、第１
の制御信号ＣＯ通知では端末装置２に対する呼び出し等
の制御信号の送受信を行ない、第２の制御信号ＣＯ通知
ではタイマ３゛（詳細には第３図明記のノモステーブル
マルチバイプレータ３０）に対してトリガをかけ、第３
の制御信号ＣＯ通知で制御信号ＣＯの種類に従って予じ
め設定されている計時定数をデコードする（ここで論理
的にはラッチ回路２６は必要としないが時間的な調節の
ために回路中に接続される）のものである。このデコー
ダ２３は初期時にどの制御信号ＣＯが通知されたらどの
ＭＯＳスイッチを選択するかを予じめ決定付けしておく
。

例えば前例に従って説明すると、アドレスアウトの場合
にはＭＯＳスイッチ２２−１を選択する様にしておき、
ステータスインの場合には？ｌＯＳスイッチ２２−２を
選択する様にしておく。本発明におけるタイマ３′はモ
ノステーブルマルチバイブレーク３０と、この時定数を
設定するためのＭＯＳスイッチ２２−１〜ｎ、抵抗Ｒ１
””ｎ＋及びコンデンサＣにより構成されているために
、このＣＲ（特に抵抗値）を自由にセレクトすることに
より種々な計時時間を調整できる。そして従来と同様に
、設定した時間内で端末装置２から応答信号がＣＰＵ　
１に対して着信されない場合は、タイマ３゛（直接はモ
ノステーブルマルチパイプレータ３０）から端末装置２
に対してタイムアツプ信号ＴＯを送出する。尚、該設定
した時間内に端末装置２から応答信号がＣＰＵ　１に対
して着信された場合は、タイマ３”（詳細にはモノステ
ーブルマルチバイブレーク３０）をリセットするもので
ある。

尚、タイムアツプ信号ＴＯが端末装置２に対して通知さ
れると一定時間をもってコントローラ２１からタイマ３
゛（詳細には第３図明記のモノステーブルマルチハイブ
レーク３０）に対してリセット信号が通知されタイムア
ツプ信号ＴＯがリセットされる。

更に、？’ｌＯＳスイッチ２２−１−ｎには常時、電源
Ｖが供給され続けているものである。

〔発明の効果〕

以上説明した様に本発明によって、一つの計時回路で複
数の値を計時可能となることにより、計時回路を複数個
不必要としないため、計時回路の設置スペースを縮小で
き、且つコスト的に安となる。

【図面の簡単な説明】

第１図は本発明の原理図を示し、第２図は本発明の一実
施例を示し、第３図はタイマの構成図を示し、第４図は
本発明を適用するためのシステム図を示し、第５図は第
４図における動作説明用タイムチャートを示し、第６図
は従来のブロック図を示すものである。 図において、 １−−−−−−−−−一上位装置（ＣＰ　Ｕ）　＋　１
　ａ−１〜ｎ　−−−−−−−・−チャネル、２−・−
・・・−下位装置（端末装置）　、　　３−−−−−−
−−−−計時回路（タイマ）＋　　４−・−・−計時定
数制御部。 ２１−一−−−−−−−−コントローラ、　２３−−−
−−−−−・−デコーダ、　２４−−・−・−デイレイ
・タイマ、　２５−−−−−−−−・−ＯＲ回路、２６
・・・−一ラッチ回路、３０・−−−−−一−・−ノモ
ステープルマルチバイブレーク、　ＣＯ−・−・−−−
−−・−制御信号、　ＴＵ−−−−−−−−・・−タイ
ムアツプ信号をそれぞれ示す。 タイマ簾ハ゛図 第３図

Claims (1)

1. 【特許請求の範囲】 　上位装置（１）が下位装置（２）に対してデータを送
   信した後、該下位装置（２）から該上位装置（１）に対
   して応答信号が送信されるまでの時間を計時し、計時時
   間を越えるとタイムアップ信号ＴＵを該下位装置（２）
   に対して発信する計時回路（３）を有するシステムであ
   って、 前記計時回路（３）の計時時間を前記上位装置（１）が
   送出する制御信号ＣＯの種類に従って計時時間を設定す
   る計時時間制御部（４）を設け、該制御信号ＣＯの内容
   に応じて前記計時回路（３）の計時時間を変化させるこ
   とを特徴とする計時回路の制御方式