JPH0828366B2 - 半導体装置の電極形成方法 - Google Patents
半導体装置の電極形成方法Info
- Publication number
- JPH0828366B2 JPH0828366B2 JP63105302A JP10530288A JPH0828366B2 JP H0828366 B2 JPH0828366 B2 JP H0828366B2 JP 63105302 A JP63105302 A JP 63105302A JP 10530288 A JP10530288 A JP 10530288A JP H0828366 B2 JPH0828366 B2 JP H0828366B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- electrode
- gold
- electrode pad
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置にバンプ電極を形成する方法
に関する。
に関する。
〔発明の技術的背景〕 −従来の技術− 従来より、半導体装置にバンプ電極を形成し、このバ
ンプ電極をキヤリアテープに設けられた金属箔リードに
直接ボンデイングする方式が知られている。この方式は
TAB(Tape Automated Bonding)方式として、かなり以
前より知られていたが、電子機器を小型化する要望と、
フオトリソグラフイー技術の急速な進歩に伴ない、近
年、改めて見直され始めている。しかして、このTAB方
式において、重も重要な技術要素は何と言つても半導体
装置にバンプ電極を形成する点にある。
ンプ電極をキヤリアテープに設けられた金属箔リードに
直接ボンデイングする方式が知られている。この方式は
TAB(Tape Automated Bonding)方式として、かなり以
前より知られていたが、電子機器を小型化する要望と、
フオトリソグラフイー技術の急速な進歩に伴ない、近
年、改めて見直され始めている。しかして、このTAB方
式において、重も重要な技術要素は何と言つても半導体
装置にバンプ電極を形成する点にある。
第8図に従来のバンプ電極構造の断面図を示す。同図
において参照符号1は、シリコンウエハであり、このシ
リコンウエハ1上にはアルミニウム又はアルミニウム合
金で形成された電極パツド2が形成されている。電極パ
ツド2は、図示はしないが、シリコンウエハ1のゲート
等の内部電極と接続されているものである。電極パツド
2の周縁部は、この電極パツド2に対向して開口3aが形
成された窒化シリコン等の絶縁膜3で被覆されている。
電極パツド2上には、バリアメタル層4aと接着メタル層
4bで構成されるアンダバンプ層4が形成される。アンダ
バンプ層4は、蒸着又はスパツタにより形成されるもの
で、同図においては電極パツド2およびこの電極パツド
2の周囲の絶縁層4上にのみ示されるが、実際の工程と
しては絶縁層4上の全面に形成した上、バンプ電極5を
形成した後に、図示の如く、エツチング処理されるもの
である。この場合、アンダバンプ層4は電極パツド2お
よびこの電極パツド2の周囲の絶縁層4に固着され、こ
の固着面積が大きいことにより十分な接合強度が確保さ
れる。アンダバンプ層4上には、金よりなるバンプ電極
5が形成されるが、このバンプ電極5はメツキにより形
成されるものであるため、その下地として接着メツキ層
4上に金薄膜層5aが形成される。その後、前述した如
く、バンプ電極5をマスクとして、バンプ電極5の外側
部分のアンダバンプ層4をエツチングにより除去する。
この場合、通常、等方性のウエツトエツチングが用いら
れる。
において参照符号1は、シリコンウエハであり、このシ
リコンウエハ1上にはアルミニウム又はアルミニウム合
金で形成された電極パツド2が形成されている。電極パ
ツド2は、図示はしないが、シリコンウエハ1のゲート
等の内部電極と接続されているものである。電極パツド
2の周縁部は、この電極パツド2に対向して開口3aが形
成された窒化シリコン等の絶縁膜3で被覆されている。
電極パツド2上には、バリアメタル層4aと接着メタル層
4bで構成されるアンダバンプ層4が形成される。アンダ
バンプ層4は、蒸着又はスパツタにより形成されるもの
で、同図においては電極パツド2およびこの電極パツド
2の周囲の絶縁層4上にのみ示されるが、実際の工程と
しては絶縁層4上の全面に形成した上、バンプ電極5を
形成した後に、図示の如く、エツチング処理されるもの
である。この場合、アンダバンプ層4は電極パツド2お
よびこの電極パツド2の周囲の絶縁層4に固着され、こ
の固着面積が大きいことにより十分な接合強度が確保さ
れる。アンダバンプ層4上には、金よりなるバンプ電極
5が形成されるが、このバンプ電極5はメツキにより形
成されるものであるため、その下地として接着メツキ層
4上に金薄膜層5aが形成される。その後、前述した如
く、バンプ電極5をマスクとして、バンプ電極5の外側
部分のアンダバンプ層4をエツチングにより除去する。
この場合、通常、等方性のウエツトエツチングが用いら
れる。
−従来技術の問題点− 上記のような従来技術においては、バンプ電極5は、
頭部が大きいキノコ状とされているため、大きなピツチ
となつてしまうことから、電極パツド2のピツチが大変
微小化している近年の半導体装置には適用が困難であ
る、という問題を有している。そこで、現在、バンプ電
極5の巾(又は直径)を小さくする検討が進められてい
るか、この検討における重大な課題としては、 バンプ電極の頭部の巾(又は直径)を小さくする技
術の開発 バンプ電極の頭部の巾(又は直径)を小さくした場
合、電極パツドとアンダバンプ層間、アンダバンプ層と
バンプ電極間の接合強度を如何に確保するか バンプ電極の頭部の巾(又は直径)を小さくした場
合、バンプ電極とこのバンプ電極に接着されるキヤリア
テープのフインガリードとの接合強度を如何に確保する
か 等が挙げられる。このため、本願出願人は、上記課題の
柱、第項および第項の課題を解決する方法の1つを
昭和62年11月18日付け(特願昭62−289257号)で出願し
ている。
頭部が大きいキノコ状とされているため、大きなピツチ
となつてしまうことから、電極パツド2のピツチが大変
微小化している近年の半導体装置には適用が困難であ
る、という問題を有している。そこで、現在、バンプ電
極5の巾(又は直径)を小さくする検討が進められてい
るか、この検討における重大な課題としては、 バンプ電極の頭部の巾(又は直径)を小さくする技
術の開発 バンプ電極の頭部の巾(又は直径)を小さくした場
合、電極パツドとアンダバンプ層間、アンダバンプ層と
バンプ電極間の接合強度を如何に確保するか バンプ電極の頭部の巾(又は直径)を小さくした場
合、バンプ電極とこのバンプ電極に接着されるキヤリア
テープのフインガリードとの接合強度を如何に確保する
か 等が挙げられる。このため、本願出願人は、上記課題の
柱、第項および第項の課題を解決する方法の1つを
昭和62年11月18日付け(特願昭62−289257号)で出願し
ている。
すなわち、従来の技術では、バンプ電極5の頭部は、
比較的大面積とされているため、これに接着されるフイ
ンガリードとの単位面積当たりの接合強度は多少、小さ
いものであつても、全体としては一応、所定の接合強度
は満足されるものであつた。しかし、バンプ電極5の頭
部の巾(又は直径)を小さくした場合には、フインガリ
ードの接合強度が不足する、という欠点があつた。
比較的大面積とされているため、これに接着されるフイ
ンガリードとの単位面積当たりの接合強度は多少、小さ
いものであつても、全体としては一応、所定の接合強度
は満足されるものであつた。しかし、バンプ電極5の頭
部の巾(又は直径)を小さくした場合には、フインガリ
ードの接合強度が不足する、という欠点があつた。
それ故、この発明は、バンプ電極の面積を小さくする
半導体装置の電極形成方法および被接続端子への接合強
度を大きくすることができる半導体装置の電極形成方法
およびその形成方法に使用されるエツチング方法を提供
することを目的とする。
半導体装置の電極形成方法および被接続端子への接合強
度を大きくすることができる半導体装置の電極形成方法
およびその形成方法に使用されるエツチング方法を提供
することを目的とする。
上記目的を達成するために、本発明の半導体装置の電
極形成方法においては、電極パッド上にアンダーバンプ
層を形成し、このアンダーバンプ層上に形成すべきバン
プ電極よりも厚さの厚いフォトレジストを形成し、この
フォトレジストの前記電極パッド対向部に開口を設け
て、この開口内の前記アンダーバンプ層上に10μm以上
で且つ前記フォトレジストの上面から突出さない厚さに
バンプ電極を形成し、反応性イオンエッチングにより前
記バンプ電極の表面にV字状溝を形成するようにしたも
のである。
極形成方法においては、電極パッド上にアンダーバンプ
層を形成し、このアンダーバンプ層上に形成すべきバン
プ電極よりも厚さの厚いフォトレジストを形成し、この
フォトレジストの前記電極パッド対向部に開口を設け
て、この開口内の前記アンダーバンプ層上に10μm以上
で且つ前記フォトレジストの上面から突出さない厚さに
バンプ電極を形成し、反応性イオンエッチングにより前
記バンプ電極の表面にV字状溝を形成するようにしたも
のである。
[作用] 本発明の方法によれば、フォトレジストの電極パッド
に対向する開口内において、アンダーバンプ層上に10μ
m以上の厚さでフォトレジストの上面から突出さない厚
さのバンプ電極を形成することができ、このバンプ電極
は厚さが10μm以上と厚いので、そのまま、接続端子に
接合することが可能であり、しかも、フォトレジストの
上面から突出さない厚さなので、メッキにより形成する
際、隣接のバンプ電極方向には成長しないから、ファイ
ンピッチに形成することができる。さらに、反応性イオ
ンエッチングによってバンプ電極の表面にV字状溝が消
し性されるものであるから、バンプ電極と被接続端子を
接合する半田等の接御油剤はバンプ電極のV字状溝に喰
い込むように充填され接合強度を高める。
に対向する開口内において、アンダーバンプ層上に10μ
m以上の厚さでフォトレジストの上面から突出さない厚
さのバンプ電極を形成することができ、このバンプ電極
は厚さが10μm以上と厚いので、そのまま、接続端子に
接合することが可能であり、しかも、フォトレジストの
上面から突出さない厚さなので、メッキにより形成する
際、隣接のバンプ電極方向には成長しないから、ファイ
ンピッチに形成することができる。さらに、反応性イオ
ンエッチングによってバンプ電極の表面にV字状溝が消
し性されるものであるから、バンプ電極と被接続端子を
接合する半田等の接御油剤はバンプ電極のV字状溝に喰
い込むように充填され接合強度を高める。
以下、図面とともに、本発明の実施例を説明する。
第1図は半導体装置のバンプ電極構造を示す。この図
において、10はシリコンウエハであり、通常は直径4〜
8インチのものが使用される。このシリコンウエハ10上
にはゲート等の内部電極11および酸化シリコンよりなる
絶縁膜12が形成されている。この絶縁幕12上には内部電
極11に接続された電極パツド13が形成されている。この
電極パツド13はアルミニウム(Al)、アルミニウム(A
l)−けい素(Si)、アルミニウム(Al)−銅(Cu)−
けい素(Si)等のアルミニウム合金よりなつている。こ
の電極パツド13の周縁部および絶縁膜12上には窒化シリ
コンの絶縁膜14が形成されている。電極パツト13と対応
する部分の絶縁膜14には開口14aが形成されている。開
口14aに対向する電極パツド13およびこの電極パツド13
の周縁部を覆つている部分の絶縁膜14上には中間接続膜
(アンダバンプ層)15が形成されている。この中間接続
膜15はバリアメタルと接着メタルとの合金、例えばチタ
ン(Ti)−タングステン(W)、白金(pt)−チタン
(Ti)、パラジウム(Pd)−チタン(Ti)等の合金より
なる。このようなバリアメタルと接着メタルとの合金
は、単一層でもバリア機能の他、金バンプ16bと電極パ
ツド13の接合強度を確保する機能を合わせ持つ。好まし
くはチタンを原子量比で10%、重量比で30%混合したチ
タン−タングステン合金を用い、スパツタリングにより
数千Åの厚さに形成される。中間接続膜15の外側端は電
極パツド13の外側端と絶縁膜14の開口14aとの間に位置
付けされている。そして、この中間接続膜15上には金
(Au)よりなる外部電極(バンプ電極)16が突出状に形
成されている。この外部電極16は金薄膜16aと金バンプ1
6bとよりなり、全体の厚さが10〜25μm程度に形成さ
れ、その外側端は中間接続膜15の外側端と略同一面とさ
れている。
において、10はシリコンウエハであり、通常は直径4〜
8インチのものが使用される。このシリコンウエハ10上
にはゲート等の内部電極11および酸化シリコンよりなる
絶縁膜12が形成されている。この絶縁幕12上には内部電
極11に接続された電極パツド13が形成されている。この
電極パツド13はアルミニウム(Al)、アルミニウム(A
l)−けい素(Si)、アルミニウム(Al)−銅(Cu)−
けい素(Si)等のアルミニウム合金よりなつている。こ
の電極パツド13の周縁部および絶縁膜12上には窒化シリ
コンの絶縁膜14が形成されている。電極パツト13と対応
する部分の絶縁膜14には開口14aが形成されている。開
口14aに対向する電極パツド13およびこの電極パツド13
の周縁部を覆つている部分の絶縁膜14上には中間接続膜
(アンダバンプ層)15が形成されている。この中間接続
膜15はバリアメタルと接着メタルとの合金、例えばチタ
ン(Ti)−タングステン(W)、白金(pt)−チタン
(Ti)、パラジウム(Pd)−チタン(Ti)等の合金より
なる。このようなバリアメタルと接着メタルとの合金
は、単一層でもバリア機能の他、金バンプ16bと電極パ
ツド13の接合強度を確保する機能を合わせ持つ。好まし
くはチタンを原子量比で10%、重量比で30%混合したチ
タン−タングステン合金を用い、スパツタリングにより
数千Åの厚さに形成される。中間接続膜15の外側端は電
極パツド13の外側端と絶縁膜14の開口14aとの間に位置
付けされている。そして、この中間接続膜15上には金
(Au)よりなる外部電極(バンプ電極)16が突出状に形
成されている。この外部電極16は金薄膜16aと金バンプ1
6bとよりなり、全体の厚さが10〜25μm程度に形成さ
れ、その外側端は中間接続膜15の外側端と略同一面とさ
れている。
金薄膜16aは、メツキにより形成される金バンプ16bの
メツキ用下地層であり、スパツタにより中間接続膜15に
付着される。金バンプ16bの頭部表面には、微細なV字
状溝17が形成されている。本発明の特徴は、金バンプ16
bの頭部表面に、これら微細なV字溝17を全面に亘つて
形成する点にあり、その形成方法の詳細は後述される。
メツキ用下地層であり、スパツタにより中間接続膜15に
付着される。金バンプ16bの頭部表面には、微細なV字
状溝17が形成されている。本発明の特徴は、金バンプ16
bの頭部表面に、これら微細なV字溝17を全面に亘つて
形成する点にあり、その形成方法の詳細は後述される。
先ず、第2図(A)〜(E)を参照して、シリコンウ
エハ10に外部電極16を形成する方法について説明する。
エハ10に外部電極16を形成する方法について説明する。
まず、第2図(A)に示すように、シリコンウエハ10
上に内部電極11および酸化シリコンの絶縁膜12を形成
し、その上にアルミニウムまたはアルミニウム合金より
なる電極パツド13を形成する。次に、電極パツド13およ
び絶縁膜12上に亘つて窒化シリコンの絶縁膜14を形成す
る。絶縁膜14には電極パツド13の外形よりも少し小さい
開口14aをエツチングにより形成し、この開口14aから電
極パツド13が露出されるようにする。この状態で、チタ
ン−タングステン等の合金からなる中間接続用合金およ
び金を順次スパツタリングすることにより、シリコンウ
エハ10上の電極パツド13および絶縁膜14の全面に亘つ
て、中間接続膜15および金薄膜16aをそれぞれ数千Å程
度の厚さに形成する。但し、金薄膜16aの厚さは数百Å
程度でも良い。この場合、付着する金属粒子を均一にす
るために、スパツタリングが最適である。また、この処
理を行なう前には、必要に応じてアルミニウムの酸化膜
を除去する除去処理を行なう。
上に内部電極11および酸化シリコンの絶縁膜12を形成
し、その上にアルミニウムまたはアルミニウム合金より
なる電極パツド13を形成する。次に、電極パツド13およ
び絶縁膜12上に亘つて窒化シリコンの絶縁膜14を形成す
る。絶縁膜14には電極パツド13の外形よりも少し小さい
開口14aをエツチングにより形成し、この開口14aから電
極パツド13が露出されるようにする。この状態で、チタ
ン−タングステン等の合金からなる中間接続用合金およ
び金を順次スパツタリングすることにより、シリコンウ
エハ10上の電極パツド13および絶縁膜14の全面に亘つ
て、中間接続膜15および金薄膜16aをそれぞれ数千Å程
度の厚さに形成する。但し、金薄膜16aの厚さは数百Å
程度でも良い。この場合、付着する金属粒子を均一にす
るために、スパツタリングが最適である。また、この処
理を行なう前には、必要に応じてアルミニウムの酸化膜
を除去する除去処理を行なう。
この後、第2図(B)に示すように、金薄膜16a上に
フオトレジスト液を滴下してスピンコーテイングにより
フオトレジスト膜19を厚く形成する。このフオトレジス
ト膜19は厚さを20〜30μm程度にするために、粘度が数
百〜千数百CPS(センチポイズ)で、通常のスピンコー
テイングのものよりも数倍ないし数十倍高いもの(例え
ば東京応化工業(株)製のBMR1000)を使用する。な
お、回転速度は数百rpmである。この場合、フオトレジ
ストの粘度が百CPS以下であると、所定の厚さにするこ
とはできない。
フオトレジスト液を滴下してスピンコーテイングにより
フオトレジスト膜19を厚く形成する。このフオトレジス
ト膜19は厚さを20〜30μm程度にするために、粘度が数
百〜千数百CPS(センチポイズ)で、通常のスピンコー
テイングのものよりも数倍ないし数十倍高いもの(例え
ば東京応化工業(株)製のBMR1000)を使用する。な
お、回転速度は数百rpmである。この場合、フオトレジ
ストの粘度が百CPS以下であると、所定の厚さにするこ
とはできない。
次いで、このように形成されたフオトレジスト膜19を
乾燥処理した後、その上面にマスク(図示せず)をアラ
イメントする。このマスクの透光部は電極パツド13と絶
縁膜14の開口14aとの外側縁部間に透光部の外側縁部が
位置するような大きさに形成されている。そして、この
マスクを介してフオトレジスト膜19を露光し、現像する
ことにより、第2図(C)に示すようにフオトレジスト
膜19に開口19aを設ける。次に開口19aを介して露出され
た金薄膜16aに金を電解メツキすることにより金バンプ1
6bを形成する。この金バンプ16bは上面がフオトレジス
ト膜19の上面よりも突出しないところでやめその厚さを
20〜30μm程度にする。この結果、金バンプ16bの上面
はほぼ平坦となる。なお、フオトレジスト膜19の現像に
使用する現像液はキシレンを主成分とする有機溶剤(例
えば東京応化工業(株)製のC−3)である。
乾燥処理した後、その上面にマスク(図示せず)をアラ
イメントする。このマスクの透光部は電極パツド13と絶
縁膜14の開口14aとの外側縁部間に透光部の外側縁部が
位置するような大きさに形成されている。そして、この
マスクを介してフオトレジスト膜19を露光し、現像する
ことにより、第2図(C)に示すようにフオトレジスト
膜19に開口19aを設ける。次に開口19aを介して露出され
た金薄膜16aに金を電解メツキすることにより金バンプ1
6bを形成する。この金バンプ16bは上面がフオトレジス
ト膜19の上面よりも突出しないところでやめその厚さを
20〜30μm程度にする。この結果、金バンプ16bの上面
はほぼ平坦となる。なお、フオトレジスト膜19の現像に
使用する現像液はキシレンを主成分とする有機溶剤(例
えば東京応化工業(株)製のC−3)である。
この後、第2図(D)に示すように、フオトレジスト
膜19をエチルセルソルブ、ジクロルベンゼンを主成分と
する有機溶剤(例えば東京応化工業(株)製の剥離液S
P)で剥離する。そして、この状態で、金薄膜16aをヨウ
素系のエツチング液でエツチングして、不要な部分、つ
まり金バンプ16bと対応しない部分の金薄膜16aを除去す
る。この状態を第2図(E)に示す。この後、シリコン
ウエハ10(図面は、バンプ電極構造の拡大部分のみを示
すが、実際は、4〜8インチの円盤形状)を第3図に示
すスパツタ装置20に格納して反応性イオン(スパツタ)
エツチングを行なう。スパツタ(エツチング)装置20
は、真空室21内にプレート22,23を備えており、ウエハ1
0はプレート23上に配される。プレート22には、13、56M
Hzの高周波信号がマツチングボツクス24、ブロツクコン
デンサ25を介して印加される。真空室21内は、図示しな
い真空ポンプにより高真空度に保持され、バルプ26の開
放により反応性イオンガス28が真空室21内に導入され
る。反応性イオンガス28の流入量を流量計27で計測して
バルブ26の開閉を制御することにより真空室21内は15〜
30Pa(パスカル1Pa=1/133Torr)のガス圧力に設定され
ている。反応性イオンガスとしては、ハロゲン化ガスと
塩素系ガスの混合ガスを用いる。ハロゲン化ガスとして
は、CF4、C2F6、C3F8、CHF3、SF6等を用いることができ
る。また、塩素系ガスとしては、CF3Cl、CF2Cl2、CFC
l3、Cl2、SiCl4、BCl3、HCl、CCl4等を用いることがで
きる。代表的な組合わせとして、SF6+CFCl3が挙げられ
る。
膜19をエチルセルソルブ、ジクロルベンゼンを主成分と
する有機溶剤(例えば東京応化工業(株)製の剥離液S
P)で剥離する。そして、この状態で、金薄膜16aをヨウ
素系のエツチング液でエツチングして、不要な部分、つ
まり金バンプ16bと対応しない部分の金薄膜16aを除去す
る。この状態を第2図(E)に示す。この後、シリコン
ウエハ10(図面は、バンプ電極構造の拡大部分のみを示
すが、実際は、4〜8インチの円盤形状)を第3図に示
すスパツタ装置20に格納して反応性イオン(スパツタ)
エツチングを行なう。スパツタ(エツチング)装置20
は、真空室21内にプレート22,23を備えており、ウエハ1
0はプレート23上に配される。プレート22には、13、56M
Hzの高周波信号がマツチングボツクス24、ブロツクコン
デンサ25を介して印加される。真空室21内は、図示しな
い真空ポンプにより高真空度に保持され、バルプ26の開
放により反応性イオンガス28が真空室21内に導入され
る。反応性イオンガス28の流入量を流量計27で計測して
バルブ26の開閉を制御することにより真空室21内は15〜
30Pa(パスカル1Pa=1/133Torr)のガス圧力に設定され
ている。反応性イオンガスとしては、ハロゲン化ガスと
塩素系ガスの混合ガスを用いる。ハロゲン化ガスとして
は、CF4、C2F6、C3F8、CHF3、SF6等を用いることができ
る。また、塩素系ガスとしては、CF3Cl、CF2Cl2、CFC
l3、Cl2、SiCl4、BCl3、HCl、CCl4等を用いることがで
きる。代表的な組合わせとして、SF6+CFCl3が挙げられ
る。
上記の条件で反応性イオンエツチングを行なうと、中
間接続膜15および金バンプ16bに反応性イオンによるス
パタリング効果が作用し、異方性エツチングが進行す
る。この場合、中間接続膜15に比し金バンプ16bの厚さ
は極めて大きいので、中間接続膜15は完全に除去される
が、全バンプ16bは頭部の表面にスパツタリングによ
る、微細な、しかし、比較的深いV字状溝が形成され
る。
間接続膜15および金バンプ16bに反応性イオンによるス
パタリング効果が作用し、異方性エツチングが進行す
る。この場合、中間接続膜15に比し金バンプ16bの厚さ
は極めて大きいので、中間接続膜15は完全に除去される
が、全バンプ16bは頭部の表面にスパツタリングによ
る、微細な、しかし、比較的深いV字状溝が形成され
る。
第6図は、金バンプ16bをメツキ形成した時点の状
態、すなわち、第2図(C)〜(E)の状態における金
バンプ16bの顕微鏡写真である。第6図における金バン
プ16bの頭部表面にも微細な凹凸面は観察される。しか
し、この状態における金バンプ16bの頭部表面には、先
端側が球状に隆起した微小な凸部が形成されている。ま
た、第7図は、反応性イオンエツチングを実施した後の
状態、すなわち、第1図に示す状態における金バンプ16
bの顕微鏡写真である。この状態の金バンプ16bの頭部表
面には、先端側が鋭く尖つた微小な隆起物が観察され
る。
態、すなわち、第2図(C)〜(E)の状態における金
バンプ16bの顕微鏡写真である。第6図における金バン
プ16bの頭部表面にも微細な凹凸面は観察される。しか
し、この状態における金バンプ16bの頭部表面には、先
端側が球状に隆起した微小な凸部が形成されている。ま
た、第7図は、反応性イオンエツチングを実施した後の
状態、すなわち、第1図に示す状態における金バンプ16
bの顕微鏡写真である。この状態の金バンプ16bの頭部表
面には、先端側が鋭く尖つた微小な隆起物が観察され
る。
このように両者を比較すると、反応性イオンエツチン
グ処理を実施する前と後では、金バンプ16bの頭部表面
の構造が全く異なることが認識される。
グ処理を実施する前と後では、金バンプ16bの頭部表面
の構造が全く異なることが認識される。
次に、第4図および第5図を参照して、上記のように
構成された半導体装置のバンプ電極にフインガリードを
接続する場合について説明する。
構成された半導体装置のバンプ電極にフインガリードを
接続する場合について説明する。
まず、シリコンウエハ10をダイシングにより切断し
て、複数の半導体チツプ30に分離する。この半導体チツ
プ30の1つには上述した外部電極16が多数配列されてい
る。また、フインガリード41は、銅箔をテープキヤリア
40にラミネートした上、エツチングにより所定の形状に
形成されたもので、各フインガリード41には半田42がメ
ツキされている。各フインガリード41の一端はテープキ
ヤリア40の中央に形成された四角い孔43内に突出し、こ
の突出した各端部が半導体チツプ30の各外部電極16と対
応して配列されている。この場合、フインガリード41の
表面にメツキされる半田42はすず(Sn)と鉛(Pb)が8:
2程度の合金からなり、その厚さが0.2〜0.6μm程度で
ある。
て、複数の半導体チツプ30に分離する。この半導体チツ
プ30の1つには上述した外部電極16が多数配列されてい
る。また、フインガリード41は、銅箔をテープキヤリア
40にラミネートした上、エツチングにより所定の形状に
形成されたもので、各フインガリード41には半田42がメ
ツキされている。各フインガリード41の一端はテープキ
ヤリア40の中央に形成された四角い孔43内に突出し、こ
の突出した各端部が半導体チツプ30の各外部電極16と対
応して配列されている。この場合、フインガリード41の
表面にメツキされる半田42はすず(Sn)と鉛(Pb)が8:
2程度の合金からなり、その厚さが0.2〜0.6μm程度で
ある。
半導体チツプ30の各外部電極16にフインガリード41を
接続する場合には、各外部電極16にそれぞれフインガリ
ード41を対応させて熱圧着する。この熱圧着の条件は温
度が200〜400℃で、圧着力が30〜360g/mm2で、時間が1
〜5secである。このように外部電極16にフインガリード
41が熱圧着されると、金バンプ16bとフインガリード41
の表面の半田42はAu−Sn共晶接合される。
接続する場合には、各外部電極16にそれぞれフインガリ
ード41を対応させて熱圧着する。この熱圧着の条件は温
度が200〜400℃で、圧着力が30〜360g/mm2で、時間が1
〜5secである。このように外部電極16にフインガリード
41が熱圧着されると、金バンプ16bとフインガリード41
の表面の半田42はAu−Sn共晶接合される。
しかも、金バンプ16bには、微細なV字状溝17が形成
されており、このV字状溝17に半田42が喰い付くので、
半田の金バンプ粗面へのアンカー効果が得られ、信頼性
の高い接合が達成される。なお、実施例において金薄膜
16aをウエツトエツチングとしているのは、エツチング
により除去された金を回収して再使用するためであり、
このエツチングはアンダバンプ層と同様、反応性イオン
エツチングにより同時に除去することは当然可能なこと
である。
されており、このV字状溝17に半田42が喰い付くので、
半田の金バンプ粗面へのアンカー効果が得られ、信頼性
の高い接合が達成される。なお、実施例において金薄膜
16aをウエツトエツチングとしているのは、エツチング
により除去された金を回収して再使用するためであり、
このエツチングはアンダバンプ層と同様、反応性イオン
エツチングにより同時に除去することは当然可能なこと
である。
以上詳細に説明したように、本発明の方法によれば、
フォトレジストの電極パッドに対向する開口内におい
て、アンダーバンプ層上に10μm以上の厚さでフォトレ
ジストの上面から突出さない厚さのバンプ電極を形成す
ることができ、このバンプ電極は厚さが10μm以上と厚
いので、そのまま、接続端子に接合することが可能であ
り、しかも、フォトレジストの上面から突出さない厚さ
なので、メッキにより形成する際、隣接のバンプ電極方
向には成長しないから、ファインピッチに形成すること
ができる。さらに、反応性イオンエッチングによってバ
ンプ電極の表面にV字状溝が消し性されるものであるか
ら、バンプ電極と被接続端子を接合する半田等の接御油
剤はバンプ電極のV字状溝に喰い込むように充填され接
合強度を高める、という効果を奏する。
フォトレジストの電極パッドに対向する開口内におい
て、アンダーバンプ層上に10μm以上の厚さでフォトレ
ジストの上面から突出さない厚さのバンプ電極を形成す
ることができ、このバンプ電極は厚さが10μm以上と厚
いので、そのまま、接続端子に接合することが可能であ
り、しかも、フォトレジストの上面から突出さない厚さ
なので、メッキにより形成する際、隣接のバンプ電極方
向には成長しないから、ファインピッチに形成すること
ができる。さらに、反応性イオンエッチングによってバ
ンプ電極の表面にV字状溝が消し性されるものであるか
ら、バンプ電極と被接続端子を接合する半田等の接御油
剤はバンプ電極のV字状溝に喰い込むように充填され接
合強度を高める、という効果を奏する。
第1図から第7図はこの発明の実施例を示し、第1図は
バンプ電極構造を示す拡大断面図、第2図(A)〜
(E)は各形成工程を示す拡大断面図、第3図は本発明
のバンプ電極を形成する場合に用いるエツチング装置の
断面図、第4図はテープキヤリアに半導体チツプを塔載
した状態の平面図、第5図は第1図に示すバンプ電極に
フインガリードをボンデイングした状態の拡大断面図、
第6図は反応性イオンエツチング前のバンプ電極の粒子
構造の顕微鏡写真、第7図は反応性イオンエツチング処
理後のバンプ電極の粒子構造の顕微鏡写真、第8図は従
来のバンプ電極構造の拡大断面図を示す。 10……シリコンウエハ、13……電極パツド、15……アン
ダバンプ層、16……バンプ電極、17……V字状溝、20…
…反応性イオンエツチング装置、28……反応性イオンガ
ス、41……フインガリード、42……半田。
バンプ電極構造を示す拡大断面図、第2図(A)〜
(E)は各形成工程を示す拡大断面図、第3図は本発明
のバンプ電極を形成する場合に用いるエツチング装置の
断面図、第4図はテープキヤリアに半導体チツプを塔載
した状態の平面図、第5図は第1図に示すバンプ電極に
フインガリードをボンデイングした状態の拡大断面図、
第6図は反応性イオンエツチング前のバンプ電極の粒子
構造の顕微鏡写真、第7図は反応性イオンエツチング処
理後のバンプ電極の粒子構造の顕微鏡写真、第8図は従
来のバンプ電極構造の拡大断面図を示す。 10……シリコンウエハ、13……電極パツド、15……アン
ダバンプ層、16……バンプ電極、17……V字状溝、20…
…反応性イオンエツチング装置、28……反応性イオンガ
ス、41……フインガリード、42……半田。
Claims (1)
- 【請求項1】電極パッド上にアンダーバンプ層を形成
し、このアンダーバンプ層上に形成すべきバンプ電極よ
りも厚さの厚いフォトレジストを形成し、このフォトレ
ジストの前記電極パッド対向部に開口を設けて、この開
口内の前記アンダーバンプ層上に10μm以上で且つ前記
フォトレジストの上面から突出さない厚さにバンプ電極
を形成し、反応性イオンエッチングにより前記バンプ電
極の表面にV字状溝を形成することを特徴とする半導体
装置の電極形成方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63105302A JPH0828366B2 (ja) | 1988-04-27 | 1988-04-27 | 半導体装置の電極形成方法 |
| KR1019880008375A KR910006967B1 (ko) | 1987-11-18 | 1988-07-06 | 반도체 장치의 범프 전극 구조 및 그 형성 방법 |
| SG1996003214A SG55036A1 (en) | 1987-11-18 | 1988-11-17 | A bump electrode structure of a semiconductor device and a method for forming the same |
| EP19880119137 EP0316912A3 (en) | 1987-11-18 | 1988-11-17 | A bump electrode structure of a semiconductor device and a method for forming the same |
| EP19940106612 EP0609918A3 (en) | 1987-11-18 | 1988-11-17 | Method for producing a bump electrode structure of a semiconductor device. |
| US07/617,399 US5108950A (en) | 1987-11-18 | 1990-11-20 | Method for forming a bump electrode for a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63105302A JPH0828366B2 (ja) | 1988-04-27 | 1988-04-27 | 半導体装置の電極形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01276647A JPH01276647A (ja) | 1989-11-07 |
| JPH0828366B2 true JPH0828366B2 (ja) | 1996-03-21 |
Family
ID=14403902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63105302A Expired - Lifetime JPH0828366B2 (ja) | 1987-11-18 | 1988-04-27 | 半導体装置の電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0828366B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2753368B2 (ja) * | 1990-03-16 | 1998-05-20 | 株式会社日立製作所 | エッチング方法 |
| US7361531B2 (en) | 2005-11-01 | 2008-04-22 | Allegro Microsystems, Inc. | Methods and apparatus for Flip-Chip-On-Lead semiconductor package |
| EP3703874B1 (en) * | 2017-10-31 | 2022-05-18 | Koninklijke Philips N.V. | Ultrasound scanner assembly |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54105962A (en) * | 1978-02-07 | 1979-08-20 | Mitsubishi Electric Corp | Projection electrode forming method for semiconductor device |
| JP2681058B2 (ja) * | 1986-04-03 | 1997-11-19 | アネルバ株式会社 | ドライエッチング方法 |
| JPH0732157B2 (ja) * | 1986-07-17 | 1995-04-10 | 日本電気株式会社 | 半導体装置およびその製造方法 |
-
1988
- 1988-04-27 JP JP63105302A patent/JPH0828366B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01276647A (ja) | 1989-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910006967B1 (ko) | 반도체 장치의 범프 전극 구조 및 그 형성 방법 | |
| CN101211798B (zh) | 焊料凸块结构及其制作方法 | |
| US6924553B2 (en) | Semiconductor chip and wiring board with bumps formed on pads/land and on passivation/insulation film and manufacturing method of the same | |
| US9941231B2 (en) | Semiconductor device | |
| CN102142413A (zh) | 半导体元件及其制法 | |
| US20060175686A1 (en) | Semiconductor device and fabrication method thereof | |
| JP3538029B2 (ja) | 半導体装置の製造方法 | |
| US6033984A (en) | Dual damascene with bond pads | |
| JP2000183090A (ja) | チップサイズパッケージ及びその製造方法 | |
| JP2003068779A (ja) | 半導体装置及びその製造方法 | |
| JP2800729B2 (ja) | 金属層のエッチング方法 | |
| JP2958520B2 (ja) | 半導体装置の接合方法 | |
| JPH0828366B2 (ja) | 半導体装置の電極形成方法 | |
| US7320932B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2958871B2 (ja) | 半導体装置の製造方法 | |
| JP2958519B2 (ja) | 半導体装置の接合方法 | |
| JPH0677232A (ja) | 半導体装置のバンプ電極構造およびその形成方法 | |
| JP3792545B2 (ja) | 半導体装置の製造方法 | |
| JPH0828365B2 (ja) | 半導体装置のバンプ電極の形成方法 | |
| JP2717835B2 (ja) | 半導体装置の製造方法 | |
| JPH0373535A (ja) | 半導体装置およびその製造方法 | |
| JP2001028371A (ja) | 半導体装置及びその製造方法 | |
| JPH01136354A (ja) | 半導体装置の接続方法 | |
| JPH1126466A (ja) | 半導体装置の製造方法 | |
| JPH08124925A (ja) | 半導体装置 |