JPH01276647A - 半導体装置の電極形成方法 - Google Patents
半導体装置の電極形成方法Info
- Publication number
- JPH01276647A JPH01276647A JP63105302A JP10530288A JPH01276647A JP H01276647 A JPH01276647 A JP H01276647A JP 63105302 A JP63105302 A JP 63105302A JP 10530288 A JP10530288 A JP 10530288A JP H01276647 A JPH01276647 A JP H01276647A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- bump
- etching
- forming
- bump electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔Ｍ東上の利用分野〕
この発明は、半導体装置にバンプ［極を形成する方法お
よびその方法に使用される反応性イオン（スパッタ）エ
ツチング装置に関する。
よびその方法に使用される反応性イオン（スパッタ）エ
ツチング装置に関する。
一従来の技術−
従来より、半導体装置にバンプ電極を形成し、このバン
プ電極をキャリアテープに設けられた金属箔リードに直
接ボンディングする方式か知られている。この方式はＴ
Ａ Ｂ （Ｔａｐｅ Ａｕｔｏｍａｔｅｄいたがｙｔ
子機器を小型化する要望と、フオ） ＩＪソゲラフイー
技術の急速な進歩に伴ない、近年、改めて見直され始め
ている。しかして、このＴＡＢ方式において、重もム要
な技術要素は何と言っても半導体装置にパン１′＃Ｌ極
を形成する点にある。
プ電極をキャリアテープに設けられた金属箔リードに直
接ボンディングする方式か知られている。この方式はＴ
Ａ Ｂ （Ｔａｐｅ Ａｕｔｏｍａｔｅｄいたがｙｔ
子機器を小型化する要望と、フオ） ＩＪソゲラフイー
技術の急速な進歩に伴ない、近年、改めて見直され始め
ている。しかして、このＴＡＢ方式において、重もム要
な技術要素は何と言っても半導体装置にパン１′＃Ｌ極
を形成する点にある。
第８図に従来のバンプＩＩＥ惨構造の断面図を示す。
同図において参照符号１は、シリコンウニノーであり、
このシリコンウェハ１上にはアルミニウム又はアルミニ
ウム合金で形成された″に極パッド２が形成されている
。を極バッド２は、図示はしないか、シリコンウェハ１
のゲート等の内部１ｋｍご接続されているものである。
このシリコンウェハ１上にはアルミニウム又はアルミニ
ウム合金で形成された″に極パッド２が形成されている
。を極バッド２は、図示はしないか、シリコンウェハ１
のゲート等の内部１ｋｍご接続されているものである。
′電極パッド２の周縁部は、この電極パッド２に対向し
て開口３ａか形成された窒化シリコン等の緑肥Ｂ！Ａ３
で板積されている。１を極バッド２上には、バリアメタ
ル層４ａと接着メタルＩｒ４４ ｂで構成されるアンダ
バンプ層４か形成される。アンダバンプ層４は、蒸着又
はスパッタにより形成されるもので、同図においてはｔ
他パッド２およびこの電極バッド２の周囲の絶縁層４上
にのみ示されるが、寮際の工程としては絶Ｍ層４上の全
面に形成した上、バンク電極５を形成した後に、図示の
如く、エツチング処理されるものである。この場合、ア
ンダバンプ／ｍ ４は電極パッド２およびこの電極パッ
ド２の周囲の絶縁層４に固層され、この固層面積が大き
いことにより十分な接合ｇｉ度か確＆される。アンダバ
ンプ層４上には、金よりなるバンク電極５か形成される
か、このバンプ電極５はメツキにより形成されるもので
あるため、その下地として接層メタル層４上に金薄膜層
５ａか形成される。この後、前述した如く、バンプ電極
５をマスクとして、バンプ電極５の外側部分のアンダバ
ンプ１−４をエツチングにより除去する。この場合、通
常、等方性σ）ウェットエツチングが用いられる。
て開口３ａか形成された窒化シリコン等の緑肥Ｂ！Ａ３
で板積されている。１を極バッド２上には、バリアメタ
ル層４ａと接着メタルＩｒ４４ ｂで構成されるアンダ
バンプ層４か形成される。アンダバンプ層４は、蒸着又
はスパッタにより形成されるもので、同図においてはｔ
他パッド２およびこの電極バッド２の周囲の絶縁層４上
にのみ示されるが、寮際の工程としては絶Ｍ層４上の全
面に形成した上、バンク電極５を形成した後に、図示の
如く、エツチング処理されるものである。この場合、ア
ンダバンプ／ｍ ４は電極パッド２およびこの電極パッ
ド２の周囲の絶縁層４に固層され、この固層面積が大き
いことにより十分な接合ｇｉ度か確＆される。アンダバ
ンプ層４上には、金よりなるバンク電極５か形成される
か、このバンプ電極５はメツキにより形成されるもので
あるため、その下地として接層メタル層４上に金薄膜層
５ａか形成される。この後、前述した如く、バンプ電極
５をマスクとして、バンプ電極５の外側部分のアンダバ
ンプ１−４をエツチングにより除去する。この場合、通
常、等方性σ）ウェットエツチングが用いられる。
一従来技術の間組点−
上記のような従来技術においては、バンプ電極５は、頭
部が大きいキノコ状とされているため、大きなピッチと
なってしｌうことから、ｘｍパッド２のピッチか大変微
小化している近年の半導体装置には適用が困難である、
という間租を有している。そこで、現在、バンプ電極５
の巾（又は直径）を小さくする検討か進められているか
、この検討における重大な蛛組としては。
部が大きいキノコ状とされているため、大きなピッチと
なってしｌうことから、ｘｍパッド２のピッチか大変微
小化している近年の半導体装置には適用が困難である、
という間租を有している。そこで、現在、バンプ電極５
の巾（又は直径）を小さくする検討か進められているか
、この検討における重大な蛛組としては。
■ バンプ電極の頭部の巾（又は直径）を小さ（する技
術の開発 （リ バンプ電極の頭部の巾（又は直径）を小さ（した
場合、電極パッドとアンダバンプ層間、アンダバンプ１
−とバンプ寛憔間の接合強度を如何に確保するか ■ パン１１１他の頭かの巾（又は直径）を小さくした
場合、バンプＩＩＬ極とこのバンプ電極に接着されるキ
ャリアテープのフィンガリードとの接合強度を如何に確
保するか 等が挙げられる。このため、本願出願人は、上記課題の
中、第■狽および第■項の課題を解決する技術を昭和６
２年１１月１８日付け（特願昭６２−２８９２５７号）
で出願している。
術の開発 （リ バンプ電極の頭部の巾（又は直径）を小さ（した
場合、電極パッドとアンダバンプ層間、アンダバンプ１
−とバンプ寛憔間の接合強度を如何に確保するか ■ パン１１１他の頭かの巾（又は直径）を小さくした
場合、バンプＩＩＬ極とこのバンプ電極に接着されるキ
ャリアテープのフィンガリードとの接合強度を如何に確
保するか 等が挙げられる。このため、本願出願人は、上記課題の
中、第■狽および第■項の課題を解決する技術を昭和６
２年１１月１８日付け（特願昭６２−２８９２５７号）
で出願している。
すなわち、従来の技術では、バンク電極５の頭部は、比
較的大面積とされているため、これに接着されるフィン
ガリードとの単位面積当たりの接合強度は多少、小さい
ものであっても、全体としては一応、所定の接合強度は
満足されるものであった。しかし、バンプ電極５の頭部
の巾（又は直径）を小さくした場合には、フィンガリー
ドの接合強度か不足する、という欠点があった。
較的大面積とされているため、これに接着されるフィン
ガリードとの単位面積当たりの接合強度は多少、小さい
ものであっても、全体としては一応、所定の接合強度は
満足されるものであった。しかし、バンプ電極５の頭部
の巾（又は直径）を小さくした場合には、フィンガリー
ドの接合強度か不足する、という欠点があった。
それ故、この発明は、パンダ電極とフィンガリードの単
位面積当たりの接合強度を大きくすることかできる半導
体装置の電極形成方法およびその形成方法に使用される
エツチング装置を提供することを目的とする。
位面積当たりの接合強度を大きくすることかできる半導
体装置の電極形成方法およびその形成方法に使用される
エツチング装置を提供することを目的とする。
（Ｌｌｌを解決するための手段〕
上記目的を達成するために、本発明の半導体装置のｔ他
形成方法においては、アンタバンプ層上に形成されたバ
ンプｔｍの頭部表面に異方性エツチング処理により微細
なり字状溝を形成するようにしたものである。
形成方法においては、アンタバンプ層上に形成されたバ
ンプｔｍの頭部表面に異方性エツチング処理により微細
なり字状溝を形成するようにしたものである。
異方性エツチング処理としては、反応性イオン（スパッ
タ）エツチングが適しており、且つ、アンダバンプ層の
エツチングと同時処理を行なうことが能率的である。
タ）エツチングが適しており、且つ、アンダバンプ層の
エツチングと同時処理を行なうことが能率的である。
また、このような反応性イオン（スパッタ）′エツチン
グはハロゲン化ガスと塩素系ガスを混合した反応性イオ
ンガスな真空室内に導入するようにしたエツチング装［
Ｋよって達成できる。
グはハロゲン化ガスと塩素系ガスを混合した反応性イオ
ンガスな真空室内に導入するようにしたエツチング装［
Ｋよって達成できる。
異方性エツチングは試料（ウェハ）に対して横力（ロ）
へは殆んど進行しないから、面方位によるエツチング速
度の差か境われ、バンプ電極のｇＩＩ部表面に微細なり
字状溝が形成される。このため、バンプ電極とフィンガ
リードを接合する半田層はバンプ電極の７字状溝に喰い
込むように充填され接合強度を高める。このような異方
性エツチングには反応性イオン（スパッタ）エツチング
を用いることか最適であり、この処理によれは、バンプ
電極への７字状溝の形成と同時にアンダバンプ層の除去
も行なうことができる。反応性イオン（スパッタ）エツ
チングの適用は、ハロゲン化ガスと塩素系ガスを混合し
た反応性イオンガスな真空室内に導入したエツチング装
置によって達成される。
へは殆んど進行しないから、面方位によるエツチング速
度の差か境われ、バンプ電極のｇＩＩ部表面に微細なり
字状溝が形成される。このため、バンプ電極とフィンガ
リードを接合する半田層はバンプ電極の７字状溝に喰い
込むように充填され接合強度を高める。このような異方
性エツチングには反応性イオン（スパッタ）エツチング
を用いることか最適であり、この処理によれは、バンプ
電極への７字状溝の形成と同時にアンダバンプ層の除去
も行なうことができる。反応性イオン（スパッタ）エツ
チングの適用は、ハロゲン化ガスと塩素系ガスを混合し
た反応性イオンガスな真空室内に導入したエツチング装
置によって達成される。
以下、図面とともに、本発明の詳細な説明する。
第１図は半導体装置のバンプＩＩ極構造を示す・のシリ
コンウェハ１０上にはゲート等の内部電極１１および酸
化シリコンよりなる絶縁膜１２が形成されている。この
絶縁膜１２上には内部電極１１に接続された電極バッド
１３か形成されている。
コンウェハ１０上にはゲート等の内部電極１１および酸
化シリコンよりなる絶縁膜１２が形成されている。この
絶縁膜１２上には内部電極１１に接続された電極バッド
１３か形成されている。
−鋼（Ｃｕ）−けい累（Ｓｔ）等のアルミニウム合金よ
りなっている。この１！称パツド１３の周縁部および絶
縁膜１２上には窒化シリコンの絶Ｒ膜１４が形成されて
いる。ｉ１極パット１３と対応する部分のＰ！Ｒ＃Ａ】
４には開口１４ａが形成されている。
りなっている。この１！称パツド１３の周縁部および絶
縁膜１２上には窒化シリコンの絶Ｒ膜１４が形成されて
いる。ｉ１極パット１３と対応する部分のＰ！Ｒ＃Ａ】
４には開口１４ａが形成されている。
開口１４ａに対向する電極バッド１３およびこの電極バ
ンド１３０周縁部を櫟っている部分の絶縁Ｍ１４上には
中間接ａ！換（アンダバンプ層）】５が形成されている
。この中間接続膜１５はバリアメタルと接着メタルとの
合金、例えはチタン（Ｔｉ）−タングステン（Ｗ）、白
金（ｐｉ）−チタン（Ｔｉ）。
ンド１３０周縁部を櫟っている部分の絶縁Ｍ１４上には
中間接ａ！換（アンダバンプ層）】５が形成されている
。この中間接続膜１５はバリアメタルと接着メタルとの
合金、例えはチタン（Ｔｉ）−タングステン（Ｗ）、白
金（ｐｉ）−チタン（Ｔｉ）。
パラジウム（？ｄ ）−チタン（Ｔｉ）等の合金よりな
る０このようなバリアメタルと接着メタルとの合金は、
単一層でもバリア機能の他、金バンプ１６ｂとＩＩＥ極
パッド１３の接合強度を確保する機能を合わせ待つ。好
ましくはチタンを原子量比で１０％、ｌ量比で３０％混
合したチタン−タングステン合金を用い、スパッタリン
グにより数千人の厚さに形成される。中間接続膜１５の
外側端は１！極パツドＩ３の外側端と絶縁膜１４の開口
１４ａとの間に位置付けされている。そして、この中間
接続膜１５上には金（Ａｕ）よりなる外部電極（７＜ン
プ電他）１６が突出状に形成されている。この外部電極
１６は金博ｐ１４１６ ａと金バンプ１６ｂとよりなり
、全体の厚さか１０〜２５μｍ程度に形成され、その外
側端は中間接続膜１５の外側端と略同−面とされている
。
る０このようなバリアメタルと接着メタルとの合金は、
単一層でもバリア機能の他、金バンプ１６ｂとＩＩＥ極
パッド１３の接合強度を確保する機能を合わせ待つ。好
ましくはチタンを原子量比で１０％、ｌ量比で３０％混
合したチタン−タングステン合金を用い、スパッタリン
グにより数千人の厚さに形成される。中間接続膜１５の
外側端は１！極パツドＩ３の外側端と絶縁膜１４の開口
１４ａとの間に位置付けされている。そして、この中間
接続膜１５上には金（Ａｕ）よりなる外部電極（７＜ン
プ電他）１６が突出状に形成されている。この外部電極
１６は金博ｐ１４１６ ａと金バンプ１６ｂとよりなり
、全体の厚さか１０〜２５μｍ程度に形成され、その外
側端は中間接続膜１５の外側端と略同−面とされている
。
金−膜１６ａは、メツキにより形成される金バンプ１６
ｂのメツキ用下地Ｊ−であり、スパッタにより中間接続
膜１５に付着される。金バンプ１６ｂの頭部表面には、
微細なり字状溝１７か形成されている。本発明の特徴は
、金バンプ１６ｂ（７）ｇ１４Ｓ衣面に、これら微細な
Ｖ字溝１７を全面に亘って形成する点にあり、その形成
方法の計則は恢。
ｂのメツキ用下地Ｊ−であり、スパッタにより中間接続
膜１５に付着される。金バンプ１６ｂの頭部表面には、
微細なり字状溝１７か形成されている。本発明の特徴は
、金バンプ１６ｂ（７）ｇ１４Ｓ衣面に、これら微細な
Ｖ字溝１７を全面に亘って形成する点にあり、その形成
方法の計則は恢。
される。
先ず、第２図（Ａ）〜（Ｅ）を診照して、シリコンウェ
ハ１０に外部電極１６を形成する方法について説明する
。
ハ１０に外部電極１６を形成する方法について説明する
。
ます、第２図（Ａ）に示すように、シリコンウェハ１０
上に内部電極１１および酸化シリコンの絶ＪＩ［３１２
を形成し、その上にアルミニウムまたはアルミニウム合
金よりなる電極パッド１３を形成する。次に、電極パッ
ド１３および絶縁膜１２上に亘って窒化シリコンの絶縁
膜１４を形成する。
上に内部電極１１および酸化シリコンの絶ＪＩ［３１２
を形成し、その上にアルミニウムまたはアルミニウム合
金よりなる電極パッド１３を形成する。次に、電極パッ
ド１３および絶縁膜１２上に亘って窒化シリコンの絶縁
膜１４を形成する。
絶縁膜１４ｉＣはＸ他パッド１３の外形よりも少し小さ
い開口１４ａをエツチングにより形成し、この開口１４
ａから電極バッド１３が露出されるようにする。この状
態で、チタン−タングステン等の合金からなる中間接続
用合金および金を順次スパッタリングすることにより、
シリコンウエノＳ１０上のｔ惚パッド１３および絶縁膜
１４の全面に亘って、中間Ｗ：続膜１５および金薄膜１
６ａをそれぞれ数千λ程度の厚さに形成する。但し、金
薄膜１６ａの厚さは数百＾程度でも良い、この場合、付
層する金）ｌＡ粒子を均一にするために、スパッタリン
グか最通である。また、この処理を行なう前には、必要
に応じてアルミニウムの酸化膜を除去する除去処理を行
なう。
い開口１４ａをエツチングにより形成し、この開口１４
ａから電極バッド１３が露出されるようにする。この状
態で、チタン−タングステン等の合金からなる中間接続
用合金および金を順次スパッタリングすることにより、
シリコンウエノＳ１０上のｔ惚パッド１３および絶縁膜
１４の全面に亘って、中間Ｗ：続膜１５および金薄膜１
６ａをそれぞれ数千λ程度の厚さに形成する。但し、金
薄膜１６ａの厚さは数百＾程度でも良い、この場合、付
層する金）ｌＡ粒子を均一にするために、スパッタリン
グか最通である。また、この処理を行なう前には、必要
に応じてアルミニウムの酸化膜を除去する除去処理を行
なう。
この後、第２図（Ｂ）に示すように、金薄膜１６ａ上に
フォトレジスト液を論下してスピンコーティングにより
フォトレジスト膜１９を厚く形成する。このフォトレジ
スト膜１９は厚さを２０〜３０μｍ程度にするために、
粘度が数曲゛〜千数百ＣＰＳ（センチボイズ）で、通常
のスピンコーティングのものよりも数倍ないし数十倍箭
いもの（例えは東京応化工業（株）製ΩＢＭＲ１００Ｏ
）を使用する。なお、回転速度は数百ｒｐｍである。こ
の場合、フォトレジストの粘度が百ＣＰＳ以下であると
、所定の厚さにすることはできない。
フォトレジスト液を論下してスピンコーティングにより
フォトレジスト膜１９を厚く形成する。このフォトレジ
スト膜１９は厚さを２０〜３０μｍ程度にするために、
粘度が数曲゛〜千数百ＣＰＳ（センチボイズ）で、通常
のスピンコーティングのものよりも数倍ないし数十倍箭
いもの（例えは東京応化工業（株）製ΩＢＭＲ１００Ｏ
）を使用する。なお、回転速度は数百ｒｐｍである。こ
の場合、フォトレジストの粘度が百ＣＰＳ以下であると
、所定の厚さにすることはできない。
次いで、このように形成されたフォトレジスト膜１９を
乾燥処理した後、その上面にマスク（図示セ−ｆ’）’
ｓ−アライメントする。このマスクの透光部は電極パッ
ド１３と絶縁膜１４の開口１４ａとの外−を間に透光部
の外側縁部が位置するような大きさに形成されている。
乾燥処理した後、その上面にマスク（図示セ−ｆ’）’
ｓ−アライメントする。このマスクの透光部は電極パッ
ド１３と絶縁膜１４の開口１４ａとの外−を間に透光部
の外側縁部が位置するような大きさに形成されている。
そして、このマスクを介してフォトレジスト膜１９を露
光し、現像することにより、第２図（Ｃ）に示すように
７オトレジス）Ｉｌｌｌｌ ９に開口１９ａを設ける。
光し、現像することにより、第２図（Ｃ）に示すように
７オトレジス）Ｉｌｌｌｌ ９に開口１９ａを設ける。
次＃９ ａを介して露出された金薄膜１６ａに金を［購
メツキすることにより金バンプｊｏｂを形成する。この
金バンプ１６ｂは上面かフォトレジスト膜１９の上面よ
りも突出しないところでやめその厚さを２０〜３０μｍ
程度にする。この結果、金バンプ１６ｂの上面はほぼ平
坦となる。なお、フォトレジスト膜１９の現像に便用す
る現像液はキシレンを主成分とする有機溶剤（例えは東
京応化工業（休）！ＲのＣ−３）である。
メツキすることにより金バンプｊｏｂを形成する。この
金バンプ１６ｂは上面かフォトレジスト膜１９の上面よ
りも突出しないところでやめその厚さを２０〜３０μｍ
程度にする。この結果、金バンプ１６ｂの上面はほぼ平
坦となる。なお、フォトレジスト膜１９の現像に便用す
る現像液はキシレンを主成分とする有機溶剤（例えは東
京応化工業（休）！ＲのＣ−３）である。
この後、第２図（Ｄ）に示すように、フォトレジスト膜
１９をエチルセルソルブ、ジクロルベンゼンを主成分と
する有機溶剤（例えは東京応化工業（株）１１ｉ！の剥
ＭＩ＊ＳＰ）で剥離する。そして、この状態で、金薄膜
１６ａ”？ヨウ素糸のエツチング液でエツチングして、
不要な部分、つまり金バンプ１６ｂと対応しない部分の
金薄膜１６ａを除去する。この状態を第２図（Ｅ）に示
す。この後、シリコンウェハ１０（図面は、バンプ電極
構造の拡大部分の４を示すか、東際は、４〜８インチの
円盤形状）を第３図に示すスパッタ装置１２０に格納し
て反応性イオン（スパッタ）エツチングを行なう。
１９をエチルセルソルブ、ジクロルベンゼンを主成分と
する有機溶剤（例えは東京応化工業（株）１１ｉ！の剥
ＭＩ＊ＳＰ）で剥離する。そして、この状態で、金薄膜
１６ａ”？ヨウ素糸のエツチング液でエツチングして、
不要な部分、つまり金バンプ１６ｂと対応しない部分の
金薄膜１６ａを除去する。この状態を第２図（Ｅ）に示
す。この後、シリコンウェハ１０（図面は、バンプ電極
構造の拡大部分の４を示すか、東際は、４〜８インチの
円盤形状）を第３図に示すスパッタ装置１２０に格納し
て反応性イオン（スパッタ）エツチングを行なう。
スパッタ（エツチング）装［１１２０は、真空室２１内
に陽極プレート２２および陰極プレート２３を備えてお
り、ウェハ１０は陰極プレート２３上に配される。陽極
プレート２２には、１３．５６ＭＨｚの高周波信号かマ
ツチングボックス２４、ブロックコンデンサ２５を介し
て印加される。真空室２１内は、図示しない真空ポンプ
により高真空度に保持され、パルプ２６の開放により反
応性イオンガス２８か真空室２１内に導入される。反応
性イオンガス２８の流入量を流量計２７で計測してバル
ブ２６の開閉を制御することにより真空室２１内は１５
〜３０Ｐａ（パスカルＩ Ｐ ａ ＝ １ ／１３３Ｔ
ｏｒｒ）のガス圧力に設定されている。反応性イオン
ガスとしては、ハロゲン化ガスと塩素系ガスの混合ガス
を用いる。ハロゲン化ガスとしては、ＣＦ４ 、 Ｃｔ
Ｆｓ 、Ｃｓ Ｆａ 、ＣＨＦ５ 、 ＳＦｓ等を用
いることかでざる。また、塩素系ガスとしては、ＣＦ、
ＣＩ％ＣＦ！ Ｃ１ｌ 、 ＣＦＣＩＩ 、 Ｃ１ｌ
、 ５ｉＣ１，、ＢＣＩ、、ＨＣＩ、ＣＣＩ、等を用い
ることができる。代表的な組合わせとして、ＳＦ、 十
ＣＦＣＩ、が挙げられる。
に陽極プレート２２および陰極プレート２３を備えてお
り、ウェハ１０は陰極プレート２３上に配される。陽極
プレート２２には、１３．５６ＭＨｚの高周波信号かマ
ツチングボックス２４、ブロックコンデンサ２５を介し
て印加される。真空室２１内は、図示しない真空ポンプ
により高真空度に保持され、パルプ２６の開放により反
応性イオンガス２８か真空室２１内に導入される。反応
性イオンガス２８の流入量を流量計２７で計測してバル
ブ２６の開閉を制御することにより真空室２１内は１５
〜３０Ｐａ（パスカルＩ Ｐ ａ ＝ １ ／１３３Ｔ
ｏｒｒ）のガス圧力に設定されている。反応性イオン
ガスとしては、ハロゲン化ガスと塩素系ガスの混合ガス
を用いる。ハロゲン化ガスとしては、ＣＦ４ 、 Ｃｔ
Ｆｓ 、Ｃｓ Ｆａ 、ＣＨＦ５ 、 ＳＦｓ等を用
いることかでざる。また、塩素系ガスとしては、ＣＦ、
ＣＩ％ＣＦ！ Ｃ１ｌ 、 ＣＦＣＩＩ 、 Ｃ１ｌ
、 ５ｉＣ１，、ＢＣＩ、、ＨＣＩ、ＣＣＩ、等を用い
ることができる。代表的な組合わせとして、ＳＦ、 十
ＣＦＣＩ、が挙げられる。
上記の条件で反応性イオンエツチングを行なうと、中間
接続膜１５および金バンプ１６ｂに反応性イオンによる
スパタリング効果か作用し、異方性エツチングか運行す
る。この場合、中間接続膜１５に比し金バンプ１６ｂの
厚さは極めて大さいので、中間接続膜１５は完全に除去
されるが、全バンプ１６ｂは頭部の表面にスパッタリン
グによる、微細な、しかし、比較的深い７字状溝が形成
される。
接続膜１５および金バンプ１６ｂに反応性イオンによる
スパタリング効果か作用し、異方性エツチングか運行す
る。この場合、中間接続膜１５に比し金バンプ１６ｂの
厚さは極めて大さいので、中間接続膜１５は完全に除去
されるが、全バンプ１６ｂは頭部の表面にスパッタリン
グによる、微細な、しかし、比較的深い７字状溝が形成
される。
第６図は、金バンプ１６ｂをメツキ形成した時点の状態
、すなわち、第２図（Ｃ）〜（Ｅ）の状態における金バ
ンプ１６ｂのｗ４微鋺与真である。＃４６図におげろ金
バンプ１６ｂの頭部表面にも倣細な凹凸面は観察される
。しかし、この状態における金バンプ１６ｂの頭部表面
には、先々側か球状に隆起した微小な凸部か形成されて
いる。また、第７図は１反応性イオンエツチングな実施
した後の状態、すなわち、第１図に示す状態における金
バンプ１６ｂの顕微鏡写真である。この状態の金バンプ
１６ｂの頭部表面には、先＠側か鋭く尖った微小な隆起
物かｗ４祭される。
、すなわち、第２図（Ｃ）〜（Ｅ）の状態における金バ
ンプ１６ｂのｗ４微鋺与真である。＃４６図におげろ金
バンプ１６ｂの頭部表面にも倣細な凹凸面は観察される
。しかし、この状態における金バンプ１６ｂの頭部表面
には、先々側か球状に隆起した微小な凸部か形成されて
いる。また、第７図は１反応性イオンエツチングな実施
した後の状態、すなわち、第１図に示す状態における金
バンプ１６ｂの顕微鏡写真である。この状態の金バンプ
１６ｂの頭部表面には、先＠側か鋭く尖った微小な隆起
物かｗ４祭される。
このように両者を比較すると、反応性イオンエ、ツチン
グ処理を実施する前と後では、金バンプ１６ｂの頭部表
面の構造か全く異なることかｉｇ識される。
グ処理を実施する前と後では、金バンプ１６ｂの頭部表
面の構造か全く異なることかｉｇ識される。
次に、第４図および第５図を参照して、上記のように構
成された半纏体ｋｌｔのバンプ電極にフィンガリードな
接続する場合について説明する。
成された半纏体ｋｌｔのバンプ電極にフィンガリードな
接続する場合について説明する。
まず、シリコンウェハ１０′？ダイシングにより切断し
て、ｈｐの半導体チップ３０に分離する。
て、ｈｐの半導体チップ３０に分離する。
この半纏体チップ３００１つには上述した外部電極１６
が多数配列されている。また、フィンガリード４１は、
銅箔をテープキャリア４０にラミネートシた上、エツチ
ングにより所足の形状に形成されたもので、各フィンガ
リード４１には半田４２かメツキされている。各フィン
ガリード４１の一端はテープキャリア４０の中央に形成
された四角い孔４３内に突出し、この突出した各端部が
半纏体チップ３０の各外部電極１６と対応して配列され
ている。この場合、フィンガリード４１の表面にメツキ
される半田４２はす丁（Ｓｎ）と鉛（Ｐｂ）が８〜２程
度の合金からなり、その厚さか０．２〜０．６，１ｌｒ
ｎ程度である。
が多数配列されている。また、フィンガリード４１は、
銅箔をテープキャリア４０にラミネートシた上、エツチ
ングにより所足の形状に形成されたもので、各フィンガ
リード４１には半田４２かメツキされている。各フィン
ガリード４１の一端はテープキャリア４０の中央に形成
された四角い孔４３内に突出し、この突出した各端部が
半纏体チップ３０の各外部電極１６と対応して配列され
ている。この場合、フィンガリード４１の表面にメツキ
される半田４２はす丁（Ｓｎ）と鉛（Ｐｂ）が８〜２程
度の合金からなり、その厚さか０．２〜０．６，１ｌｒ
ｎ程度である。
半導体チップ３０の各外部電極１６にフィンガリード４
１を接続する場合には、各外部電極１６にそれぞれフィ
ンガリード４１を対応させて熱圧着する。この熱圧着の
条件は温度が２００〜４００℃で、圧着力が３０〜３６
０ ｇ／關２で、時間が１〜５ ｓｅｃである。このよ
うに外部′ｖｔ欅１６にフィンガリード４１が熱圧着さ
れると、金バンプ１６ｂとフィンガリード４１の表面の
半田４２はＡｕ −８ｎ共晶接合される。
１を接続する場合には、各外部電極１６にそれぞれフィ
ンガリード４１を対応させて熱圧着する。この熱圧着の
条件は温度が２００〜４００℃で、圧着力が３０〜３６
０ ｇ／關２で、時間が１〜５ ｓｅｃである。このよ
うに外部′ｖｔ欅１６にフィンガリード４１が熱圧着さ
れると、金バンプ１６ｂとフィンガリード４１の表面の
半田４２はＡｕ −８ｎ共晶接合される。
か喰い付くので、半田の金バンプ８１面へのアンカー効
果か得られ、信頼性の高い接合か達成される。
果か得られ、信頼性の高い接合か達成される。
なお、実施例において金薄膜１６ａをウェットエツチン
グとしているのは、エツチングにより除去された金を回
収し℃再使用するためであり、このエツチングはアンダ
バンプ１−と一様、反応性イオンエツチングにより同時
に除去することは当然可能なことである。
グとしているのは、エツチングにより除去された金を回
収し℃再使用するためであり、このエツチングはアンダ
バンプ１−と一様、反応性イオンエツチングにより同時
に除去することは当然可能なことである。
以上詳細に説明したように、この発明によれは、異方性
エツチングによりパン１！極の頭部表面には、微小なり
字状溝か形成されるから、バンプ電極に接合される半田
等の接合剤にアンカー効果が得られ、単位面積当たりの
接合強度を大巾に向上することかできる。このため、微
小ピンチのＩＣチップもＴＡＢ方式で接合することか可
能となり、極めて安価なＩＣチップを得ることができる
。
エツチングによりパン１！極の頭部表面には、微小なり
字状溝か形成されるから、バンプ電極に接合される半田
等の接合剤にアンカー効果が得られ、単位面積当たりの
接合強度を大巾に向上することかできる。このため、微
小ピンチのＩＣチップもＴＡＢ方式で接合することか可
能となり、極めて安価なＩＣチップを得ることができる
。
第１図から第７図はこの発明の実施例を示し、第１図は
バンプ電極構造を示す拡大断面図、第２図（Ａ）〜（Ｅ
）は各形成工程を示す拡大Ｆ！ｊ′ｒ面図、第３図は本
発明のバンプ電極を形成する場合に用いるエツチング装
置の断面図、第４図はテープキャリアに半導体チップを
塔載した状態の平面図、第５図は第１図に下すバンプ電
極にフィンガリードをホンディングした状態の拡大断面
図、第６図は反応性イオンエツチング前のバンプ電極の
顕倣綽与具、第７図は反応性イオンエツチング処理後の
バンプ１Ｌ極の如微睨写真、第８図は従来のバンプ電極
構造の拡大断面図を示す。 １０・・・シリコンウェハ、１３・・・電極ハツト、１
５・・・アンダバンプ＋１１６・・・バンプ［ａ、１７
・・・７字状溝、２０・・・反応性イオンエツチング装
置、２８・・・反応性イオンガス、４１・・・フィンガ
リード。 ４２・・・半田。 時計出願人 カシオ酊算磯株式会社 第１図 １６ａ １５ 第２図 ６ｂ 第２図 第３図 第４図 第５図 わ３ １き７− （慣仁来主芝嘆チク 第８図 手 続 補 正 書 １、事件の表示 昭和６３年特許願第１０５３０２号 方法に使用されるエツチング装置 ３、 補正をする者 事件との関係 特許出願人 住所 東京都新宿区西新宿２丁目６番１号４、 補正命
令の日付 ６、 補正の内容 ・・・・・・プレート２３を」とあるを「プレート２２
゜２３を」と訂正する。 （２） 明細書第１３頁第１５行目に「陰極プレート
２３」とあるを「プレート２３」と訂正する。 （３） 明細書第１３頁第１６行目に「陽極プレート
２２」とあるを「プレート２３」と訂正する。 （４）第３図を別紙の通り訂正する。 以 上 手 続 補 正 書 （方式）６゜％式％ １、 事件の表示 昭和６３年特許願第１０５３０２号 に使用されるエツチング装置 ３、 補正をする者 事件との関係 特許出願人 〒１６３ 住所 東京都新宿区西新宿２丁目６番１号４、 補正命
令の日付 ゴ 昭和６３年 ７ 月２６日 （発送日）５、 補正の対
象 補正の内容 明細書第１８頁第１４行目の「・・・・・・バンプ１葦
の」の後に「粒子構造の」を挿入する。 明細Ｓ第１８頁第１６行目の［バンプ電極のｊの後に「
粒子構造の」を挿入する。 以 上
バンプ電極構造を示す拡大断面図、第２図（Ａ）〜（Ｅ
）は各形成工程を示す拡大Ｆ！ｊ′ｒ面図、第３図は本
発明のバンプ電極を形成する場合に用いるエツチング装
置の断面図、第４図はテープキャリアに半導体チップを
塔載した状態の平面図、第５図は第１図に下すバンプ電
極にフィンガリードをホンディングした状態の拡大断面
図、第６図は反応性イオンエツチング前のバンプ電極の
顕倣綽与具、第７図は反応性イオンエツチング処理後の
バンプ１Ｌ極の如微睨写真、第８図は従来のバンプ電極
構造の拡大断面図を示す。 １０・・・シリコンウェハ、１３・・・電極ハツト、１
５・・・アンダバンプ＋１１６・・・バンプ［ａ、１７
・・・７字状溝、２０・・・反応性イオンエツチング装
置、２８・・・反応性イオンガス、４１・・・フィンガ
リード。 ４２・・・半田。 時計出願人 カシオ酊算磯株式会社 第１図 １６ａ １５ 第２図 ６ｂ 第２図 第３図 第４図 第５図 わ３ １き７− （慣仁来主芝嘆チク 第８図 手 続 補 正 書 １、事件の表示 昭和６３年特許願第１０５３０２号 方法に使用されるエツチング装置 ３、 補正をする者 事件との関係 特許出願人 住所 東京都新宿区西新宿２丁目６番１号４、 補正命
令の日付 ６、 補正の内容 ・・・・・・プレート２３を」とあるを「プレート２２
゜２３を」と訂正する。 （２） 明細書第１３頁第１５行目に「陰極プレート
２３」とあるを「プレート２３」と訂正する。 （３） 明細書第１３頁第１６行目に「陽極プレート
２２」とあるを「プレート２３」と訂正する。 （４）第３図を別紙の通り訂正する。 以 上 手 続 補 正 書 （方式）６゜％式％ １、 事件の表示 昭和６３年特許願第１０５３０２号 に使用されるエツチング装置 ３、 補正をする者 事件との関係 特許出願人 〒１６３ 住所 東京都新宿区西新宿２丁目６番１号４、 補正命
令の日付 ゴ 昭和６３年 ７ 月２６日 （発送日）５、 補正の対
象 補正の内容 明細書第１８頁第１４行目の「・・・・・・バンプ１葦
の」の後に「粒子構造の」を挿入する。 明細Ｓ第１８頁第１６行目の［バンプ電極のｊの後に「
粒子構造の」を挿入する。 以 上
Claims (3)
- （１）電極パッド上にアンダバンプ層を介在してバンプ
電極が接合された半導体装置に異方性エッチング処理を
行なつて、前記バンプ電極の頭部表面に微細なＶ字状溝
を形成することを特徴とする半導体装置の電極形成方法
。 - （２）電極パッドおよびこの電極パッドの周囲を覆う絶
縁層を有する半導体装置の一面全体にアンダバンプ層を
形成するアンダバンプ形成工程と、 前記電極パッドに対向する前記アンダバン プ層上にバンプ電極を形成するバンプ電極形成工程と、 前記絶縁層上にアンダバンプ層を除去する と同時に前記パンプ電極の表面に微細なり字状溝を形成
する反応性イオン（スパッタ）エッチング工程と、 を具備してなる半導体装置の電極形成方法。 - （３）真空室内に反応性イオンガスを導入して該真空室
に配置された電極板に高周波電圧を印加することにより
試料のスパッタまたはエッチング処理を行なう装置にお
いて、前記反応性イオンガスとしてハロゲン化ガスと塩
素系ガスの混合ガスを用いたことを特徴とするエッチン
グ装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63105302A JPH0828366B2 (ja) | 1988-04-27 | 1988-04-27 | 半導体装置の電極形成方法 |
| KR1019880008375A KR910006967B1 (ko) | 1987-11-18 | 1988-07-06 | 반도체 장치의 범프 전극 구조 및 그 형성 방법 |
| SG1996003214A SG55036A1 (en) | 1987-11-18 | 1988-11-17 | A bump electrode structure of a semiconductor device and a method for forming the same |
| EP19880119137 EP0316912A3 (en) | 1987-11-18 | 1988-11-17 | A bump electrode structure of a semiconductor device and a method for forming the same |
| EP19940106612 EP0609918A3 (en) | 1987-11-18 | 1988-11-17 | Method for producing a bump electrode structure of a semiconductor device. |
| US07/617,399 US5108950A (en) | 1987-11-18 | 1990-11-20 | Method for forming a bump electrode for a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63105302A JPH0828366B2 (ja) | 1988-04-27 | 1988-04-27 | 半導体装置の電極形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01276647A true JPH01276647A (ja) | 1989-11-07 |
| JPH0828366B2 JPH0828366B2 (ja) | 1996-03-21 |
Family
ID=14403902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63105302A Expired - Lifetime JPH0828366B2 (ja) | 1987-11-18 | 1988-04-27 | 半導体装置の電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0828366B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03267387A (ja) * | 1990-03-16 | 1991-11-28 | Hitachi Ltd | エッチング方法 |
| US8785250B2 (en) | 2005-11-01 | 2014-07-22 | Allegro Microsystems, Llc | Methods and apparatus for flip-chip-on-lead semiconductor package |
| JP2021500981A (ja) * | 2017-10-31 | 2021-01-14 | コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． | 超音波スキャナアセンブリ |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54105962A (en) * | 1978-02-07 | 1979-08-20 | Mitsubishi Electric Corp | Projection electrode forming method for semiconductor device |
| JPS62232926A (ja) * | 1986-04-03 | 1987-10-13 | Anelva Corp | ドライエツチング方法 |
| JPS6325954A (ja) * | 1986-07-17 | 1988-02-03 | Nec Corp | 半導体装置およびその製造方法 |
-
1988
- 1988-04-27 JP JP63105302A patent/JPH0828366B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54105962A (en) * | 1978-02-07 | 1979-08-20 | Mitsubishi Electric Corp | Projection electrode forming method for semiconductor device |
| JPS62232926A (ja) * | 1986-04-03 | 1987-10-13 | Anelva Corp | ドライエツチング方法 |
| JPS6325954A (ja) * | 1986-07-17 | 1988-02-03 | Nec Corp | 半導体装置およびその製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03267387A (ja) * | 1990-03-16 | 1991-11-28 | Hitachi Ltd | エッチング方法 |
| US8785250B2 (en) | 2005-11-01 | 2014-07-22 | Allegro Microsystems, Llc | Methods and apparatus for flip-chip-on-lead semiconductor package |
| JP2021500981A (ja) * | 2017-10-31 | 2021-01-14 | コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． | 超音波スキャナアセンブリ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0828366B2 (ja) | 1996-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910006967B1 (ko) | 반도체 장치의 범프 전극 구조 및 그 형성 방법 | |
| US7265440B2 (en) | Methods and apparatus for packaging integrated circuit devices | |
| TW200524025A (en) | Semiconductor device and method of fabricating the same | |
| JP2785338B2 (ja) | 半導体装置の製造方法 | |
| JPH07130750A (ja) | バンプ電極を備えた半導体装置の製造方法 | |
| JPH01276647A (ja) | 半導体装置の電極形成方法 | |
| JP2800729B2 (ja) | 金属層のエッチング方法 | |
| JP2958520B2 (ja) | 半導体装置の接合方法 | |
| JP2000299338A (ja) | 突起電極を有するベアチップｉｃ及び突起電極の形成方法 | |
| JP2958519B2 (ja) | 半導体装置の接合方法 | |
| JP2958871B2 (ja) | 半導体装置の製造方法 | |
| JP4722690B2 (ja) | 半導体装置およびその製造方法 | |
| JPS62160744A (ja) | 半導体素子の製造方法 | |
| JPH09321049A (ja) | バンプ構造体の製造方法 | |
| JP2005191485A (ja) | 半導体装置 | |
| JPS6336548A (ja) | 半導体装置及びその製造方法 | |
| TWI825518B (zh) | 覆晶封裝結構及其製造方法 | |
| JPH06177136A (ja) | バンプ電極をもつ回路装置 | |
| JPH01196148A (ja) | 半導体装置 | |
| JP2789467B2 (ja) | 半導体装置 | |
| JP2000357701A (ja) | 半導体装置及びその製造方法 | |
| JPH0828365B2 (ja) | 半導体装置のバンプ電極の形成方法 | |
| JP2000003925A (ja) | 半田バンプ用下地バリア膜を備えた半導体装置及びその製造方法 | |
| JPS61124145A (ja) | 半導体装置の製造方法 | |
| JPS5815254A (ja) | 半導体素子の製造方法 |