JPH0828498B2 - 半導体素子とその製造方法 - Google Patents

半導体素子とその製造方法

Info

Publication number
JPH0828498B2
JPH0828498B2 JP1257233A JP25723389A JPH0828498B2 JP H0828498 B2 JPH0828498 B2 JP H0828498B2 JP 1257233 A JP1257233 A JP 1257233A JP 25723389 A JP25723389 A JP 25723389A JP H0828498 B2 JPH0828498 B2 JP H0828498B2
Authority
JP
Japan
Prior art keywords
layer
substrate
semiconductor
optical waveguide
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1257233A
Other languages
English (en)
Other versions
JPH03119760A (ja
Inventor
秀明 木之下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1257233A priority Critical patent/JPH0828498B2/ja
Priority to US07/589,008 priority patent/US5093696A/en
Priority to KR1019900015372A priority patent/KR940005740B1/ko
Priority to EP90118867A priority patent/EP0423535B1/en
Priority to DE69029453T priority patent/DE69029453T2/de
Publication of JPH03119760A publication Critical patent/JPH03119760A/ja
Publication of JPH0828498B2 publication Critical patent/JPH0828498B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/131—Integrated optical circuits characterised by the manufacturing method by using epitaxial growth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/16—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/271—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2907—Materials being Group IIIA-VA materials
    • H10P14/2911—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3218—Phosphides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3221—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3224—Materials thereof being Group IIB-VIA semiconductors
    • H10P14/3231—Selenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3418—Phosphides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3421—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2232—Buried stripe structure with inner confining structure between the active layer and the lower electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2272—Buried mesa structure ; Striped active layer grown by a mask induced selective growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/925—Fluid growth doping control, e.g. delta doping

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Optical Integrated Circuits (AREA)

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は半導体基板上に形成された化合物半導体から
成る単層又は多層の半導体層を機能層とする半導体素子
とその製造方法に関するもので、ダイオード、トランジ
スタ等のエレトロニクス素子、LED、LD、光導波路等の
光学素子及びセンサー等の機能素子として広く使用され
るものである。
（従来の技術） 半導体基板上に機能層（動作層）となる半導体層を形
成する技術としては、大きく分けて拡散、イオン注入、
酸化等を中心とするプレーナ技術と、液相成長（LPE）
や気相成長（VPE、CVDを含む）を中心とするエピタキシ
ャル成長技術とがある。この中で特に化合物半導体を中
心として、半導体基板上に異なった組成の半導体結晶或
いは混晶を形成することが可能な技術としてエピタキシ
ャル成長技術があり、組成の異なるヘテロ接合層を必要
とするHEMT（ハイエレクトロンモビリティトランジス
タ）やHBT（ヘテロバイポーラトランジスタ）等のエレ
クトロニクス素子やLED（発光ダイオード）、LD（レー
ザダイオード）、PD（フォトダイオード）、光導波路等
の光学素子の製造技術として広く使われている。
エピタキシャル成長技術としては、液相成長（LPE）
法、ハロゲン輸送法を用いた気相成長（VPE）法の他、
材料の選択性が広く、かつ微細な構造を作成することが
可能な有機金属を用いた気相成長（MOVPE）法や分子線
エピタキシャル（MBE）法、更にそれらを応用した有機
金属を用いた分子線エピタキシャル（MOMBE）法、原子
層エピタキシャル（ALE）法、原料の分解エネルギーと
して熱の代わりに光を用いる光励起（Photochemical VP
E）法等がある。
従来の半導体プロセス技術における問題点として、半
導体基板上に、基板面に垂直な方向に組成の異なる層を
積層することは容易にできるが、基板表面と平行方向に
異なる組成領域を持つ層を積層することは難しいという
点が挙げられる。このことを説明するために、半導体基
板上に簡単な光導波路を形成する場合について例をあげ
る。
半導体基板上に光導波路を形成するためには、光導波
路となる半導体領域を、その領域よりも屈折率の低いク
ラッド（光閉じ込め）と呼ばれる領域によって取り囲ん
だ構造を作製する。第11図は半導体基板上に形成した光
導波路の一例を示す斜視図である。第11図（ａ）は、基
板１上に、この表面と平行方向に、光導波層２とこれを
挟むクラッド層３を形成した例であり、同図（ｂ）は、
基板１の面に垂直な方向に、光導波層２とその上下を挟
むクラッド層３を積層した例であり、同図（ｃ）は基板
１の表面と平行方向及び垂直方向に、光導波層２とクラ
ッド層３及び３′を形成し、光導波層（端面を除く）を
クラッド層で包んだ例である。従って、第11図（ｃ）の
ような構造によって、半導体基板１上に、光導波層２の
領域内に光を導波することが可能である。ここで第11図
（ｃ）の構造は、第11図（ａ）及び（ｂ）の各々の構造
の組み合わせであることが容易にわかる。
通常半導体結晶を用いて光導波路を形成する場合、以
下のような条件を満たすことが必要である。
（ａ）光導波層の屈折率がクラッド層の屈折率に対し
て、光を閉じ込めるのに十分な程度大きいこと。
（ｂ）光導波層とクラッド層の双方が、半導体基板上に
単結晶として形成することが可能なこと。
（ａ）、（ｂ）の条件を満たす方法としては、例えば
III-V族ないしはII-VI族化合物半導体の混晶を用いるの
が一般的である。これは、混晶の場合、構成元素の組成
を変えることによって、格子定数、バンドギャップエネ
ルギー（Eg）を制御することができ、更にその屈折率は
バンドギャップエネルギーと相関するという性質がある
ためである（Egが大きくなると共に、屈折率は減少す
る）。
第11図（ａ）、（ｂ）のような構造を形成するプロセ
ス方法について説明する。まず第11図（ｂ）について
は、半導体のエピタキシャル成長技術によって容易に形
成することができる。即ち、半導体基板１上に、液相法
（LPE）ないしは気相法（VPE）等のエピタキシャル成長
技術によって、クラッド層３、光導波層２、クラッド層
３を順次結晶成長していく。この際、各層の厚さを数μ
ｍ以下の厚さで正確に制御する必要がある場合には、有
機金属を用いた気相成長（MOVPE）法や分子線エピタキ
シャル（MBE）法が有効である。
一方、第11図（ａ）については第12図に示すような方
法で作成する。即ち、半導体基板１上に、エピタキシャ
ル成長技術によって光導波層２を結晶成長する（第12図
（ａ））。次に光導波層２上にSiO2膜等からなるマスク
４をPEPプロセス（光蝕刻法）によってパターニング形
成し（同図（ｂ））、マスク４でおおわれた以外の光導
波層２をエッチングで除去する（同図（ｃ））。その
後、エッチングにより露出した半導体基板１上に、エピ
タキシャル成長技術によりクラッド層３を選択成長し
（同図（ｄ））、光導波層２上のマスク４を除去する
（同図（ｅ））。しかしこのような工程で第11図（ａ）
のような光導波路構造を作成する場合、次のような問題
点がある。第１に、第12図（ｃ）に示す工程において、
エッチングにより露出した光導波層２の側面が、エッチ
ングによるダメージやサイドエッチング効果を受け、或
いは材料によっては露出面が酸化される等して、純粋な
結晶面が出にくいこと、第２に、第12図（ｄ）の選択エ
ピタキシャル成長の際、光導波層２の側面への結晶成長
では通常平坦に埋め込むことは難しく、不連続面を生じ
易いことである。以上２つの問題により、光導波層２と
クラッド層３の接する界面には、不連続面や欠陥等が存
在し、光導波路の場合には、この部分で光の吸収や散乱
が起こり伝送損失を大きくする。更に第３の問題点とし
て、第12図（ｄ）に示すようなマスク部分とそれ以外の
部分の選択エピタキシャル成長は、一般には難しく特定
の条件でしかできない点がある。
以上、光導波路の例で述べたが、半導体素子において
一般的に第11図（ａ）に代表されるような基板面と平行
な方向に結晶組成の異なる半導体層を形成することは従
来のプロセス技術では非常に難しいことがわかる。
なお第11図（ｃ）に示す光導波路の構造は同図（ａ）
及び（ｂ）のプロセス方法の組み合わせによって形成さ
れる。
（発明が解決しようとする課題） 一般に半導体基板上に、機能層となる半導体層を積層
した構造の半導体素子では、第11図（ｂ）のように、結
晶組成が異なる層を、基板上に逐次積層することは容易
であるが、第11図（ａ）のように基板面と平行な方向即
ち横方向に結晶組成の異なる層を基板上に積層する場合
には工程が非常に複雑となり、ウェーハプロセスに例え
ば選択エッチング、選択エピタキシャル成長等の工程が
含まれることが多い。このような複雑な工程で積層され
た半導体層では、異なる結晶組成の領域の隣接界面に、
前述のように不連続面や結晶欠陥が存在し易く、この層
に形成される半導体素子の特性劣化の原因となり、課題
となっている。
本発明は、従来技術の上記課題にかんがみてなされた
ものであって、その目的は、半導体基板上に、結晶組成
等の異なる領域が基板面と平行な方向に隣接して成る半
導体層を、結晶欠陥の発生が少なく、より簡単な工程で
積層できる構造の半導体素子とその製造方法を提供する
ことである。
［発明の構成］ （課題を解決するための手段とその作用） 本発明は、ある種の化合物半導体材料においては、エ
ピタキシャル成長条件（例えば基板の組成或いは温度）
によってエピタキシャル層の結晶組成又は物理的性質を
異ならしめることが可能であるという性質を利用したも
ので、同一半導体基板面に組成又は電気伝導率の異なる
領域を形成し、この領域上に結晶組成又は物理的性質の
異なるエピタキシャル層を同時に成長させ、前述の課題
を解決したものである。
即ち本発明の半導体素子は、半導体基板の主表面に露
出し、互いに隣接するとともに組成又は熱伝導率の異な
る第１及び第２領域と、この第１及び第２領域のそれぞ
れの露出面上部に隣接して形成されるとともに組成又は
バンドギャップエネルギーが第１及び第２領域にそれぞ
れ対応することにより互いに異なる第１及び第２の化合
物半導体エピタキシャル層とを、具備することを特徴と
する。
又本発明の半導体素子の製造方法は、半導体基板の主
表面に露出し、互いに隣接するとともに組成又は熱伝導
率の異なる第１及び第２領域を形成する工程と、この第
１及び第２領域の露出面上部に、両領域と格子整合する
化合物半導体層をエピタキシャル成長技術により同時に
堆積する工程とを、含むことを特徴とする。
前記のように半導体基板上に、化合物半導体層をエピ
タキシャル成長させる場合、成長条件によって形成され
たエピタキシャル層の物理的性質、例えばバンドギャッ
プエネルギー（Eg）が変化する。後述の第10図は、この
バンドギャップエネルギーと成長温度との関係の一例を
示すものである。従って基板上に、温度差のある領域パ
ターンを形成した状態でエピタキシャル成長を行なえ
ば、バンドギャップエネルギーの異なるエピタキシャル
層を形成することができる。本発明は、基板の主表面
に、異なる組成又は熱伝導率と相関のある異なる電気伝
導率の領域を形成し、これによりエピタキシャル成長時
に、基板主表面に温度差のある領域を発生させ、所望の
異なるEgを持つエピタキシャル層を同時に積層すること
ができるようにしたものである。
なお半導体基板の第１及び第２の領域のそれぞれの露
出面上部に形成される第１及び第２のエピタキシャル層
は、露出面に直接又は下地膜を介して積層されるが、下
地膜の厚さは温度差をつくるのに影響を与えない例えば
0.5μｍ程度の薄膜とする。
（実施例） 化合物半導体材料の中でIII-V族の三元混晶であるInG
aP及び四元混晶であるInGaAlPは、MOVPE法等の気相成長
法によってGaAs等の半導体基板上にエピタキシャル成長
を行なった場合、成長温度、成長圧力、ドーピング条件
等の成長条件によって異なった結晶構造或いは結晶組成
の層が形成されることが知られている。
第９図にMOVPE法によって（100）GaAs基板上に結晶成
長したIn0.5Ga0.5Pにおけるバンドギャップエネルギー
（以下Egと略記）の成長温度依存性を示す。
この図から、成長温度が650〜750℃の範囲でIn0.5Ga
0.5PのEgは約50meV変化することがわかる。又第９図で
は同一組成におけるEgの変化を示したものであるが、In
GaPの結晶成長では、原料供給比一定にもかかわらず成
長温度によって混晶組成が変化するため（成長温度が高
くなるにつれIn1-xGaxPのｘの値が増加する。即ちEgが
大きくなる）、この効果によって成長温度に対するEgの
変化量は、第９図に比べて更に大きくなる。実際に減圧
MOVPE法によって作成したIn0.5Ga0.5PのEgの成長温度依
存性（成長温度による格子不整効果を含む）を第10図に
示す。なお、上記Egはホトルミネセンス法により測定し
た値である。
一方、MOVPE法等の気相成長法では、一般にGaAs等の
半導体基板を加熱する場合、サセプタと呼ばれる板の上
に基板を置き、このサセプタをRF（高周波誘導）方式や
抵抗ヒータ方式によって加熱するという間接加熱方式が
取られる。
このような加熱方式の場合、半導体基板の電気伝導率や
基板材料によって基板表面の温度が異なることがわかっ
ている。実際に（100）GaAs基板（厚さ350μｍ）上に、
減圧MOVPE法によりエピタキシャル層を成長させると、
その時の基板の表面温度差に応じて、結晶組成及びEgの
異なった領域を持つエピタキシャル層が形成される。
次に本発明の半導体素子の実施例として光導波路を取
りあげる。第１図は第１実施例の光導波路の模式的断面
図である。特許請求の範囲第１及び第２項記載の半導体
基板11はｎ形GaAs基板11a（第１領域）と基板11a上に形
成される結晶成長層14（第２領域）とより成る。光導波
層12は基板11aの露出面に形成され、クラッド層13は結
晶成長層14（第２領域）の露出面に形成され、それぞれ
InGaPから成る第１及び第２エピタキシャル層である。
なお符号15は上部クラッド層で例えばGaAlAsから構成さ
れる。結晶成長層12は、GaAs及びIn0.5Ga0.5Pに格子整
合するもの、例えばGaAlAs,InGaAlP,ZnSe等とし、又格
子整合が得られれば、絶縁体の薄い層であっても差支え
ない。
第２図は第１実施例の光導波路の製造工程を示す断面
図である。ｎ型GaAs基板11a上に、まずMOVPE法によって
層厚数10〜0.1μｍ程度の薄い例えばInGaAlPの結晶成長
層14を形成する（第２図（ａ）参照）。次に、この成長
層14の一部をPEP技術により除去し、GaAs基板11aを露出
する（同図（ｂ））。その後、MOVPE法により、原料供
給比がIn0.5/Ga0.5/Pとなるような反応ガスを用い、InG
aP層12及び13を結晶成長する（同図（ｃ））。次にMOVP
E法により、上部クラッド層となるエピタキシャルGaAlA
s層15を形成し、第１図に示す光導波路が得られる。
ここではｎ型GaAs基板11aとInGaAlP結晶成長層14との
違いにより、結晶成長層14の表面温度は、ｎ型GaAs基板
11aの表面温度より高くなる。この表面温度差により、I
nGaP層12及び13のEg及び結晶組成が異なる。即ちInGaP
層12のEgは層13のEgより小さく、層12の光の屈折率は層
13より大きくなる。
本実施例は、半導体基板上に、これと組成の異なる半
導体層を選択的に形成し、この半導体層がある領域と、
ない領域とにより、各々の上部半導体層の組成又はEgを
異ならしめる場合の例である。
第３図は第２実施例の光導波路の模式的断面図であ
る。メサ状の突出部を有するｎ型GaAs基板31a（第１領
域）と、メサ溝に埋め込まれた例えば高抵抗のGaAs結晶
成長層34（第２領域）とが設けられる。結晶成長層34
は、高抵抗ないしはＰ型GaAsのような基板31aと電気伝
導率の異なる層でも、GaAlAs,InGaAlP,ZnSe等の基板31a
と材料の異なる層でもよいが、この場合、基板面を平坦
化するために、液相成長（LPE）法によるので、これに
適合した材料が望ましい。基板31aおよび結晶成長層34
のそれぞれの露出面上部に、InGaPから成る第１及び第
２のエピタキシャル層32及び33が形成される。符号35
は、GaAlAsから成る上部クラッド層である。
第４図は第２実施例の光導波路の製造工程を示す断面
図である。ｎ型GaAs基板31a上の一部にSiO2膜等から成
るマスク30を形成する（第４図（ａ））。マスク30で被
覆されていない部分のGaAs基板31aをPEP技術により約0.
5〜１μｍ程度除去し溝36を形成する（同図（ｂ））。
次にこの溝に液相成長法の選択エピタキシャル成長によ
り、GaAsから成る高抵抗の埋め込み層34を形成する（同
図（ｃ））。次にマスク30をエッチング除去した後（同
図（ｄ））、MOVPE法により、モル比In0.5/Ga0.5/Pの反
応ガスでInGaP層32及び33を結晶成長する（同図
（ｅ））。次に、GaAlAsから成る上部クラッド層35を形
成し、第３図の素子を得る。
ここでSiドープ、キャリア濃度２〜４×1018cm-3、抵
抗率２×10-3Ωcmのｎ型GaAs基板、及びCrドープ、抵抗
率４〜７×108Ωcmの半絶縁性GaAs基板を、キャリアガ
スH2で、720程度に加熱したサセプタ上に置いた場合、
半絶縁性基板の表面温度がｎ型GaAs基板の表面温度より
約20〜30℃高いことが観測されている。
又同一条件で前記GaAs基板上にIn0.5Ga0.5P層50Åの膜
をつけた場合とつけない場合とでは、つけた場合の方が
表面温度が約10〜15℃高い。従って基板31aの露出面の
温度は、結晶成長層34の表面温度より低く、それぞれの
露出面上に堆積するエピタキシャル層32及び33は、前者
の方がEgが小さく、従って光の屈折率は大きくなる。
本実施例は、半導体基板上の一部に溝を形成し、この
溝に半導体基板とは異なる組成又は異なる電気伝導率の
材料を埋め込み、それらの露出面上に同一成長条件下で
InGaPやInGaAlP等のエピタキシャル成長を行なった場
合、基板の表面温度差に相当するエピタキシャル成長層
のEg差をつける例である。
第５図は第３実施例の光導波路の模式的断面図で、第
６図はその製造工程を示す断面図である。（100）面の
ｎ型GaAs基板51a上の一部にSiO2膜等によるマスク50を
形成する（第６図（ａ））。次にイオン注入技術等によ
りマスク50で覆われていない領域内にプロトン（H+）を
注入し高抵抗層54を形成する（第６図（ｂ））。その後
マスク50を除去し（第６図（ｃ））、MOVPE法により、
モル比がIn0.5/Ga0.5/Pの反応ガスで、InGaP層52及び53
を結晶成長する（第６図（ｄ））。次に、GaAlAsから成
る上部クラッド層55を形成し、第５図に示す光導波路が
得られる。
この場合においても、ｎ型GaAs基板51a及びこの基板
の高抵抗領域54のそれぞれの露出面では表面温度に差が
あり、その上部に成長したInGaPエピタキシャル層52及
び53のそれぞれのEgは異なる。
以上第１ないし第３の実施例ではGaAs基板上に第１及
び第２エピタキシャル層としてInxGa1-xP層を結晶成長
したが、InxGa1-xPの代わりにIn1-y(Ga1-xAlx)yP層を結
晶成長した場合にも同様な結果が得られ、またInxGa1-x
P、In1-y(Ga1-xAlx)yPの組成（x,y値）の異なる混晶を
組み合わせた多層構造の場合にも、各層について同様の
結果が得られる。
また、第１ないし第３実施例のｎ型GaAs基板（11a,31
a,51a）としては、InxGa1-xP及びIn1-y(Ga1-xAlx)yPを
エピタキシャル成長することが可能な材料、例えばGa
1-xAlxAs，GaAsxP1-x,ZnSe,ZnS1-xSex,Si,GaP,ZnS,InP
等はすべて本発明を適用することができる。
又InGaP及びInGaAlP以外の半導体材料に関しても、エ
ピタキシャル成長時の基板表面温度により、成長時のEg
や結晶組成が変化する性質を持つ材料に対して本発明が
適用できることはいうまでもない。
又基板の第１及び第２の領域の露出面とその上部に形
成されるエピタキシャル層との間に、その間の格子不整
合を緩和する等のため、半導体もしくはその他の材料か
ら成る下地層を介在させても差支えない。ただし下地層
の厚さは所望の温度差をエピタキシャル層につくるのに
影響を与えない厚さの薄膜とする。
次に本発明をレーザダイオードに適用した実施例につ
いて述べる。第７図及び第８図は、本発明の第４及び第
５実施例を示す斜視図で、いずれもInGaP,InGaAlPをダ
ブルヘテロ構造に用いた可視光レーザダイオードの例で
ある。
第７図はｎ型GaAs基板71上にｎ型In0.5(Ga0.5Al0.5)
0.5Pクラッド層72、アンドープIn0.5Ga0.5P活性層73、
ｐ型In0.5(Ga0.5Al0.5)0.5Pクラッド層75、ｎ型GaAs電
流ブロック層76、ｐ型GaAsオーミックコンタクト層77か
ら成る670nm帯の内部狭さく型（IS）レーザダイオード
を示す。同図中、黒く塗りつぶした部分がレーザ光の出
射面であり、矢印Ｆの方向へ光は出射する。ここで本発
明を用い、ｎ型GaAs基板のレーザ光の出射端面近傍に高
抵抗領域74を形成すると、ｎ型クラッド層、活性層、ｐ
型クラッド層の各層は、基板面の高抵抗領域パターンに
対応してEgの大きな層72,73,75と、Egの小さな層72′,7
3′,75′とに分かれる。Egの大きな層はレーザ光の出射
端面近傍に形成され、これはEgの小さな内部の層のレザ
ー光に対して透明になるため、出射端面での光学破壊
（COD）を抑制する窓構造を形成する。即ち本発明によ
りこのような窓構造を容易に形成することができる。
次に第８図に示す第５実施例のレーザダイオードは、
ｐ型GaAs基板81上にｐ型In0.5(Ga0.5Al0.5)0.5Pクラッ
ド層82及び82′、アンドープIn0.5Ga0.5P活性層83及び8
3′、ｎ型In0.5(Ga0.5Al0.5)0.5Pクラッド層85及び8
5′、ｎ型GaAsオーミックコンタクト層87を形成したも
のであるが、この場合はｐ型GaAs基板81に、本発明によ
り高抵抗領域84を形成する。これによりダブルヘテロ構
造の電流注入領域に相当するｐ型クラッド層82′、活性
層83′、ｎ型クラッド層85′がその周囲に比べてEgが小
さくなる。即ち電流注入領域及び活性層における発光領
域に対して、その周囲の屈折率が小さくなるため第１図
に示すような水平方向の導波構造となり、活性層で発光
した光を効果的に閉じ込めることができる。この第５実
施例の場合には、基板81に形成した高抵抗領域84が、同
時に電流ブロック層の役割も果たすため、第４実施例の
素子に比べて、構造及び製造プロセスが簡単になるとい
う利点もある。なお第４実施例と第５実施例を組み合わ
せた構造のレーザダイオードも本発明の応用として容易
に形成できることも明らかである。
［発明の効果］ 半導体基板上に機能層となる半導体層を積層した構造
の半導体素子において、積層する半導体層が基板面と平
行な方向即ち横方向に結晶組成が異なる場合、従来技術
ではこの積層工程が非常に複雑である。これまで述べた
ように本発明においては、半導体基板の露出面（エピタ
キシャル層を成長積層する面）上に表面温度の異なる領
域パターンを形成し、この温度差の状態で化合物半導体
をエピタキシャル成長させ、表面温度差に対応して組成
又はエネルギーギャップの異なるエピタキシャル層を同
時形成する。組成又はエネルギーギャップの異なるエピ
タキシャル層の形状は、基板に形成する組成又は電気導
電率の異なる領域のパターニングによって自由に選ぶこ
とができる。
本発明によれば、半導体基板上に、結晶組成等の異な
る領域が基板面と平行方向に隣接して成る半導体層を、
結晶欠陥の発生が少なく、より簡単な工程で積層できる
構造の半導体素子とその製造方法を提供することができ
る。
【図面の簡単な説明】
第１図及び第２図は本発明の第１実施例の光導波路及び
その製造工程の断面図、第３図及び第４図は本発明の第
２実施例の光導波路及びその製造工程の断面図、第５図
及び第６図は本発明の第３実施例の光導波路及びその製
造工程の断面図、第７図及び第８図は本発明の第４及び
第５実施例のレーザダイオードの斜視図、第９図及び第
10図は、InGaPのEgの成長温度依存性を示す特性図、第1
1図は従来の光導波路の斜視図、第12図は従来の光導波
路の製造工程の断面図である。11 ……半導体基板、11a,31a,51a……第１領域（ｎ型GaA
s基板）、12,32,52……第１エピタキシャル層、13,33,5
3……第２エピタキシャル層、14,34,54……第２領域、1
5,35,55……上部クラッド層。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】半導体基板の主表面に露出し、互いに隣接
    するとともに組成又は熱伝導率の異なる第１及び第２領
    域と、この第１及び第２領域のそれぞれの露出面上部に
    隣接して形成されるとともに組成又はバンドギャップエ
    ネルギーが第１及び第２領域にそれぞれ対応することに
    より互いに異なる第１及び第２の化合物半導体エピタキ
    シャル層とを、具備することを特徴とする半導体素子。
  2. 【請求項２】半導体基板の主表面に露出し、互いに隣接
    するとともに組成又は熱伝導率の異なる第１及び第２領
    域を形成する工程と、この第１及び第２領域の露出面上
    部に、両領域と格子整合する化合物半導体層をエピタキ
    シャル成長技術により同時に堆積する工程とを、含むこ
    とを特徴とする半導体素子の製造方法。
JP1257233A 1989-10-02 1989-10-02 半導体素子とその製造方法 Expired - Fee Related JPH0828498B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP1257233A JPH0828498B2 (ja) 1989-10-02 1989-10-02 半導体素子とその製造方法
US07/589,008 US5093696A (en) 1989-10-02 1990-09-27 Semiconductor heterojunction device made by an epitaxial growth technique
KR1019900015372A KR940005740B1 (ko) 1989-10-02 1990-09-27 반도체소자와 그 제조방법
EP90118867A EP0423535B1 (en) 1989-10-02 1990-10-02 Semiconductor device made by an epitaxial growth technique and method for the making of the same
DE69029453T DE69029453T2 (de) 1989-10-02 1990-10-02 Halbleiteranordnung hergestellt mittels einer epitaxialen Technik und Verfahren zur Herstellung dieser Anordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1257233A JPH0828498B2 (ja) 1989-10-02 1989-10-02 半導体素子とその製造方法

Publications (2)

Publication Number Publication Date
JPH03119760A JPH03119760A (ja) 1991-05-22
JPH0828498B2 true JPH0828498B2 (ja) 1996-03-21

Family

ID=17303530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1257233A Expired - Fee Related JPH0828498B2 (ja) 1989-10-02 1989-10-02 半導体素子とその製造方法

Country Status (5)

Country Link
US (1) US5093696A (ja)
EP (1) EP0423535B1 (ja)
JP (1) JPH0828498B2 (ja)
KR (1) KR940005740B1 (ja)
DE (1) DE69029453T2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2624881B2 (ja) * 1990-08-23 1997-06-25 株式会社東芝 半導体レーザ素子およびその製造方法
US5311055A (en) * 1991-11-22 1994-05-10 The United States Of America As Represented By The Secretary Of The Navy Trenched bipolar transistor structures
KR950007490B1 (ko) * 1991-12-28 1995-07-11 엘지전자주식회사 반도체 레이저
JPH06104533A (ja) * 1992-09-22 1994-04-15 Matsushita Electric Ind Co Ltd 青色発光素子およびその製造方法
US5608234A (en) * 1994-11-14 1997-03-04 The Whitaker Corporation Semi-insulating edge emitting light emitting diode
US5629232A (en) * 1994-11-14 1997-05-13 The Whitaker Corporation Method of fabricating semiconductor light emitting devices
JP3115775B2 (ja) * 1994-11-16 2000-12-11 三菱電機株式会社 半導体レーザの製造方法
JP3755090B2 (ja) * 1995-06-14 2006-03-15 三菱電機株式会社 半導体装置の製造方法，及び半導体装置
JPH098344A (ja) * 1995-06-14 1997-01-10 Hitachi Cable Ltd 発光ダイオード及びその製造方法
KR100374345B1 (ko) * 1995-12-30 2003-05-17 삼성전자주식회사 매립형광도파로제작방법
US6043509A (en) * 1996-12-13 2000-03-28 Hitachi Cable, Ltd. Light-emitting diode having moisture-proof characteristics and high output power
KR100265859B1 (ko) * 1996-12-21 2000-09-15 정선종 전계방출 디스플레이용 발광입자
KR101075771B1 (ko) * 2003-05-09 2011-10-24 미츠비시 가스 가가쿠 가부시키가이샤 금속박 부착형 적층체
CN203787451U (zh) * 2012-08-28 2014-08-20 璨圆光电股份有限公司 一种化合物半导体元件
US9045275B2 (en) 2013-10-30 2015-06-02 Le Papillon Bioplan Container for dispensing a combination product
DE102017108949B4 (de) 2016-05-13 2021-08-26 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip
DE102017109812A1 (de) 2016-05-13 2017-11-16 Osram Opto Semiconductors Gmbh Licht emittierender Halbleiterchip und Verfahren zur Herstellung eines Licht emittierenden Halbleiterchips
DE102017109809B4 (de) 2016-05-13 2024-01-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Halbleiterchips
KR102268708B1 (ko) * 2020-09-10 2021-06-25 (주)상아프론테크 동박적층판(ccl)용 저유전 복합필름 및 이를 포함하는 저유전 동박적층판(ccl)
KR102374542B1 (ko) * 2021-06-02 2022-03-15 (주)상아프론테크 고속통신용 저유전 복합필름, 이의 제조방법 및 이를 포함하는 동박적층판
KR102374543B1 (ko) * 2021-06-02 2022-03-17 (주)상아프론테크 고속통신용 저유전 복합필름, 이의 제조방법 및 이를 포함하는 동박적층판
KR102374540B1 (ko) * 2021-06-02 2022-03-16 (주)상아프론테크 고속통신용 저유전 복합필름, 이의 제조방법 및 이를 포함하는 동박적층판

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4786951A (en) * 1985-02-12 1988-11-22 Mitsubishi Denki Kabushiki Kaisha Semiconductor optical element and a process for producing the same
GB8516984D0 (en) * 1985-07-04 1985-08-07 British Telecomm Etching method
JPS62173792A (ja) * 1986-01-21 1987-07-30 ゼロツクス　コ−ポレ−シヨン 半導体構造体及びその半導体領域変換方法
US4818722A (en) * 1986-09-29 1989-04-04 Siemens Aktiengesellschaft Method for generating a strip waveguide
JPH073908B2 (ja) * 1987-07-16 1995-01-18 三菱電機株式会社 半導体発光装置の製造方法
CA1315865C (en) * 1988-02-09 1993-04-06 Elyahou Kapon Semiconductor super lattice heterostructure fabrication methods, structures and devices
JP2831667B2 (ja) * 1988-12-14 1998-12-02 株式会社東芝 半導体レーザ装置及びその製造方法

Also Published As

Publication number Publication date
KR940005740B1 (ko) 1994-06-23
EP0423535B1 (en) 1996-12-18
DE69029453T2 (de) 1997-05-15
JPH03119760A (ja) 1991-05-22
DE69029453D1 (de) 1997-01-30
US5093696A (en) 1992-03-03
KR910008872A (ko) 1991-05-31
EP0423535A3 (en) 1991-12-04
EP0423535A2 (en) 1991-04-24

Similar Documents

Publication Publication Date Title
KR940005740B1 (ko) 반도체소자와 그 제조방법
JP5514260B2 (ja) 半導体発光素子
US7842532B2 (en) Nitride semiconductor device and method for manufacturing the same
JP3540042B2 (ja) 半導体デバイスの作製方法
US4843031A (en) Method of fabricating compound semiconductor laser using selective irradiation
JP3332127B2 (ja) 半導体素子
US4255755A (en) Heterostructure semiconductor device having a top layer etched to form a groove to enable electrical contact with the lower layer
US5573976A (en) Method of fabricating semiconductor laser
EP0114109B1 (en) Semiconductor laser device and method for manufacturing the same
JPH0274088A (ja) 半導体レーザ装置
JP4078891B2 (ja) 化合物半導体エピタキシャルウェハの製造方法および化合物半導体エピタキシャルウェハ
JPH07202340A (ja) 可視光半導体レーザ
JP3768790B2 (ja) 量子ドット構造体及びそれを有する半導体デバイス装置
JPH021386B2 (ja)
US20040041162A1 (en) Semiconductor light-emitting device
JPS5943836B2 (ja) 半導体発光素子
JPH09232675A (ja) 半導体レーザ素子
JP2618677B2 (ja) 半導体発光装置
US5585306A (en) Methods for producing compound semiconductor devices
US5887011A (en) Semiconductor laser
JPH03268360A (ja) 半導体装置
US7615791B2 (en) Semiconductor optical device
JP4192324B2 (ja) 半導体レーザ素子およびその製造方法
JPH01293687A (ja) 半導体レーザ装置の製造方法
JPH1140892A (ja) Ｉｉｉ 族窒化物半導体素子およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees