JPH08288793A - ミラー容量回路およびこれを用いた周波数選択回路 - Google Patents
ミラー容量回路およびこれを用いた周波数選択回路Info
- Publication number
- JPH08288793A JPH08288793A JP11030495A JP11030495A JPH08288793A JP H08288793 A JPH08288793 A JP H08288793A JP 11030495 A JP11030495 A JP 11030495A JP 11030495 A JP11030495 A JP 11030495A JP H08288793 A JPH08288793 A JP H08288793A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- capacitor
- circuit
- resistor
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【目的】 単一のコンデンサと同等の特性を有しながら
ＩＣ化したときの占有面積を小さくすることができるよ
うにしたミラー容量回路、およびこのミラー容量回路を
用いてＩＣ化したときの占有面積を小さくすることがで
きるようにした周波数選択回路を実現する。 【構成】 多重帰還型アクティブ低域通過フィルタは、
抵抗器１４，１５の接続点にミラー容量回路が接続され
ている。ミラー容量回路は、増幅器２と、この増幅器２
の前段に設けられたボルテージフォロワ３と、一端がボ
ルテージフォロワ３の入力端に接続され、他端が増幅器
２の出力端に接続されたコンデンサ４とを備えている。
ＩＣ化したときの占有面積を小さくすることができるよ
うにしたミラー容量回路、およびこのミラー容量回路を
用いてＩＣ化したときの占有面積を小さくすることがで
きるようにした周波数選択回路を実現する。 【構成】 多重帰還型アクティブ低域通過フィルタは、
抵抗器１４，１５の接続点にミラー容量回路が接続され
ている。ミラー容量回路は、増幅器２と、この増幅器２
の前段に設けられたボルテージフォロワ３と、一端がボ
ルテージフォロワ３の入力端に接続され、他端が増幅器
２の出力端に接続されたコンデンサ４とを備えている。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＣ化したときの占有
面積を小さくすることができるようにしたミラー容量回
路およびこれを用いた周波数選択回路に関する。
面積を小さくすることができるようにしたミラー容量回
路およびこれを用いた周波数選択回路に関する。
【０００２】
【従来の技術】コンパクトディスクプレイヤ等の各種オ
ーディオ製品等では、電気信号のうちの特定の周波数成
分を選択する周波数選択回路（以下、フィルタともい
う。）が用いられている。図７は、このようなフィルタ
のうちの多重帰還型アクティブ低域通過フィルタを示し
たものである。このフィルタは、アナログ信号を入力す
る入力端子５１と、アナログ信号を出力する出力端子５
２と、演算増幅器５３とを備えている。入力端子５１
は、直列に接続された抵抗器５４，５５を介して演算増
幅器５３の反転入力端に接続されている。抵抗器５４，
５５の接続点はコンデンサ５６を介して接地されてい
る。演算増幅器５３の非反転入力端には基準電源５７が
接続されている。演算増幅器５３の出力端は出力端子５
２と、コンデンサ５８の一端と、抵抗器５９の一端とに
接続されている。コンデンサ５８の他端は演算増幅器５
３の反転入力端に接続され、抵抗器５９の他端は抵抗器
５４，５５の接続点に接続されている。このフィルタで
は、抵抗器５４，５５，５９の抵抗値を全てＲとし、コ
ンデンサ５６の容量をＣ51、コンデンサ５８の容量をＣ
52とすると、遮断周波数ｆc は１／｛２πＲ√（Ｃ51Ｃ
52）｝となる。
ーディオ製品等では、電気信号のうちの特定の周波数成
分を選択する周波数選択回路（以下、フィルタともい
う。）が用いられている。図７は、このようなフィルタ
のうちの多重帰還型アクティブ低域通過フィルタを示し
たものである。このフィルタは、アナログ信号を入力す
る入力端子５１と、アナログ信号を出力する出力端子５
２と、演算増幅器５３とを備えている。入力端子５１
は、直列に接続された抵抗器５４，５５を介して演算増
幅器５３の反転入力端に接続されている。抵抗器５４，
５５の接続点はコンデンサ５６を介して接地されてい
る。演算増幅器５３の非反転入力端には基準電源５７が
接続されている。演算増幅器５３の出力端は出力端子５
２と、コンデンサ５８の一端と、抵抗器５９の一端とに
接続されている。コンデンサ５８の他端は演算増幅器５
３の反転入力端に接続され、抵抗器５９の他端は抵抗器
５４，５５の接続点に接続されている。このフィルタで
は、抵抗器５４，５５，５９の抵抗値を全てＲとし、コ
ンデンサ５６の容量をＣ51、コンデンサ５８の容量をＣ
52とすると、遮断周波数ｆc は１／｛２πＲ√（Ｃ51Ｃ
52）｝となる。
【０００３】
【発明が解決しようとする課題】従来、図７に示したフ
ィルタを含む回路をＩＣ（集積回路）化する場合、図７
に示した回路をそのままＩＣ化していた。ところで、図
７に示したフィルタのクオリティファクタＱは（１／
３）√（Ｃ51／Ｃ52）である。一般にコンデンサは、Ｉ
Ｃ化したときの占有面積が他の素子に比べて大きく、ま
た、容量が大きい程占有面積が大きくなる。そのため、
従来は、図７に示したフィルタのＱが高くなるとＣ51が
大きくなり、このフィルタをＩＣに内蔵する場合、コン
デンサ５６が大きな面積を占めてしまい、ＩＣのコスト
が高くなったり、コンデンサ５６の容量Ｃ51が極端に大
きいときは、コンデンサ５６が大きくなりＩＣに内蔵す
ることができなくなるという問題点があった。また、図
７に示したフィルタをＩＣ化するために、高容量値を得
るための専用のＩＣ製造プロセスが必要になるという問
題点があった。
ィルタを含む回路をＩＣ（集積回路）化する場合、図７
に示した回路をそのままＩＣ化していた。ところで、図
７に示したフィルタのクオリティファクタＱは（１／
３）√（Ｃ51／Ｃ52）である。一般にコンデンサは、Ｉ
Ｃ化したときの占有面積が他の素子に比べて大きく、ま
た、容量が大きい程占有面積が大きくなる。そのため、
従来は、図７に示したフィルタのＱが高くなるとＣ51が
大きくなり、このフィルタをＩＣに内蔵する場合、コン
デンサ５６が大きな面積を占めてしまい、ＩＣのコスト
が高くなったり、コンデンサ５６の容量Ｃ51が極端に大
きいときは、コンデンサ５６が大きくなりＩＣに内蔵す
ることができなくなるという問題点があった。また、図
７に示したフィルタをＩＣ化するために、高容量値を得
るための専用のＩＣ製造プロセスが必要になるという問
題点があった。
【０００４】なお、図７に示したフィルタと同等の機能
をスイッチドキャパシタフィルタでも実現することがで
きるが、スイッチドキャパシタフィルタは離散系のフィ
ルタであるため、サンプリング周波数周辺の成分を除去
できず、その後段に更に連続系のフィルタが必要になる
という不具合がある。
をスイッチドキャパシタフィルタでも実現することがで
きるが、スイッチドキャパシタフィルタは離散系のフィ
ルタであるため、サンプリング周波数周辺の成分を除去
できず、その後段に更に連続系のフィルタが必要になる
という不具合がある。
【０００５】本発明はかかる問題点に鑑みてなされたも
ので、その課題は、単一のコンデンサと同等の特性を有
しながらＩＣ化したときの占有面積を小さくすることが
できるようにしたミラー容量回路、およびこのミラー容
量回路を用いてＩＣ化したときの占有面積を小さくする
ことができるようにした周波数選択回路を提供すること
にある。
ので、その課題は、単一のコンデンサと同等の特性を有
しながらＩＣ化したときの占有面積を小さくすることが
できるようにしたミラー容量回路、およびこのミラー容
量回路を用いてＩＣ化したときの占有面積を小さくする
ことができるようにした周波数選択回路を提供すること
にある。
【０００６】
【課題を解決するための手段】請求項１記載のミラー容
量回路は、増幅器と、この増幅器の前段に設けられたボ
ルテージフォロワと、一端がボルテージフォロワの入力
端に接続され、他端が増幅器の出力端に接続されたコン
デンサとを備えたものである。
量回路は、増幅器と、この増幅器の前段に設けられたボ
ルテージフォロワと、一端がボルテージフォロワの入力
端に接続され、他端が増幅器の出力端に接続されたコン
デンサとを備えたものである。
【０００７】請求項２記載の周波数選択回路は、少なく
とも抵抗器と、所定の容量を与える容量素子とを有し、
特定の周波数成分を選択する周波数選択回路において、
容量素子として、増幅器、この増幅器の前段に設けられ
たボルテージフォロワ、および一端がボルテージフォロ
ワの入力端に接続され、他端が増幅器の出力端に接続さ
れたコンデンサとを有するミラー容量回路を用いたもの
である。
とも抵抗器と、所定の容量を与える容量素子とを有し、
特定の周波数成分を選択する周波数選択回路において、
容量素子として、増幅器、この増幅器の前段に設けられ
たボルテージフォロワ、および一端がボルテージフォロ
ワの入力端に接続され、他端が増幅器の出力端に接続さ
れたコンデンサとを有するミラー容量回路を用いたもの
である。
【０００８】請求項３記載の周波数選択回路は、アナロ
グ信号を入力する入力端子と、アナログを出力する出力
端子と、出力端が出力端子に接続され、非反転入力端に
基準電源が接続された演算増幅器と、一端が入力端子に
接続された第１の抵抗器と、一端が第１の抵抗器の他端
に接続され、他端が演算増幅器の反転入力端に接続され
た第２の抵抗器と、一端が演算増幅器の反転入力端に接
続され、他端が演算増幅器の出力端に接続された第１の
コンデンサと、一端が第１の抵抗器と第２の抵抗器との
接続点に接続され、他端が演算増幅器の出力端に接続さ
れた第３の抵抗器と、増幅器、この増幅器の前段に設け
られたボルテージフォロワ、および一端がボルテージフ
ォロワの入力端に接続され、他端が増幅器の出力端に接
続された第２のコンデンサを有し、ボルテージフォロワ
の入力端が第１の抵抗器と第２の抵抗器との接続点に接
続されたミラー容量回路とを備えたものである。
グ信号を入力する入力端子と、アナログを出力する出力
端子と、出力端が出力端子に接続され、非反転入力端に
基準電源が接続された演算増幅器と、一端が入力端子に
接続された第１の抵抗器と、一端が第１の抵抗器の他端
に接続され、他端が演算増幅器の反転入力端に接続され
た第２の抵抗器と、一端が演算増幅器の反転入力端に接
続され、他端が演算増幅器の出力端に接続された第１の
コンデンサと、一端が第１の抵抗器と第２の抵抗器との
接続点に接続され、他端が演算増幅器の出力端に接続さ
れた第３の抵抗器と、増幅器、この増幅器の前段に設け
られたボルテージフォロワ、および一端がボルテージフ
ォロワの入力端に接続され、他端が増幅器の出力端に接
続された第２のコンデンサを有し、ボルテージフォロワ
の入力端が第１の抵抗器と第２の抵抗器との接続点に接
続されたミラー容量回路とを備えたものである。
【０００９】
【作用】請求項１記載のミラー容量回路では、コンデン
サの容量をＣ、増幅器の利得をＧとすると、ミラー容量
回路の容量は、ミラー効果によりＣ（１−Ｇ）となる。
また、ボルテージフォロワは、利得が１、高入力インピ
ーダンス、低出力インピーダンスの増幅器であり、この
ボルテージフォロワを増幅器の前段に設けることによ
り、ボルテージフォロワの入力端に接続される回路で
は、増幅器中の抵抗成分による影響を受けない。従っ
て、このミラー容量回路によって、容量がコンデンサの
（１−Ｇ）倍で、抵抗成分のほとんどない容量が得られ
る。ミラー容量回路中のコンデンサの容量は、ミラー容
量回路と同等の容量を実現する単一のコンデンサに比べ
て１／（１−Ｇ）となるため、ミラー容量回路は、単一
のコンデンサに比べて、ＩＣ化したときの占有面積を小
さくすることが可能となる。
サの容量をＣ、増幅器の利得をＧとすると、ミラー容量
回路の容量は、ミラー効果によりＣ（１−Ｇ）となる。
また、ボルテージフォロワは、利得が１、高入力インピ
ーダンス、低出力インピーダンスの増幅器であり、この
ボルテージフォロワを増幅器の前段に設けることによ
り、ボルテージフォロワの入力端に接続される回路で
は、増幅器中の抵抗成分による影響を受けない。従っ
て、このミラー容量回路によって、容量がコンデンサの
（１−Ｇ）倍で、抵抗成分のほとんどない容量が得られ
る。ミラー容量回路中のコンデンサの容量は、ミラー容
量回路と同等の容量を実現する単一のコンデンサに比べ
て１／（１−Ｇ）となるため、ミラー容量回路は、単一
のコンデンサに比べて、ＩＣ化したときの占有面積を小
さくすることが可能となる。
【００１０】請求項２記載の周波数選択回路では、ミラ
ー容量回路が単一のコンデンサに比べてＩＣ化したとき
の占有面積を小さくすることが可能となることから、容
量素子として単一のコンデンサを用いた場合に比べてＩ
Ｃ化したときの占有面積を小さくすることが可能とな
る。
ー容量回路が単一のコンデンサに比べてＩＣ化したとき
の占有面積を小さくすることが可能となることから、容
量素子として単一のコンデンサを用いた場合に比べてＩ
Ｃ化したときの占有面積を小さくすることが可能とな
る。
【００１１】請求項３記載の周波数選択回路は、演算増
幅器を用いた多重帰還型低域通過周波数選択回路であ
る。この周波数選択回路では、第１の抵抗器と第２の抵
抗器との接続点に接続されたミラー容量回路が単一のコ
ンデンサに比べてＩＣ化したときの占有面積を小さくす
ることが可能となることから、第１の抵抗器と第２の抵
抗器との接続点に単一のコンデンサを接続した場合に比
べてＩＣ化したときの占有面積を小さくすることが可能
となる。
幅器を用いた多重帰還型低域通過周波数選択回路であ
る。この周波数選択回路では、第１の抵抗器と第２の抵
抗器との接続点に接続されたミラー容量回路が単一のコ
ンデンサに比べてＩＣ化したときの占有面積を小さくす
ることが可能となることから、第１の抵抗器と第２の抵
抗器との接続点に単一のコンデンサを接続した場合に比
べてＩＣ化したときの占有面積を小さくすることが可能
となる。
【００１２】
【実施例】以下、本発明の実施例について図面を参照し
て詳細に説明する。
て詳細に説明する。
【００１３】図１（ａ）は本発明の一実施例に係るミラ
ー容量回路を示す回路図である。この図に示したよう
に、本実施例に係るミラー容量回路は、入力端子１ａ
と、増幅器２と、この増幅器２の前段に設けられたボル
テージフォロワ３と、一端がボルテージフォロワ３の入
力端に接続され、他端が増幅器２の出力端に接続された
コンデンサ４とを備えている。増幅器２は、演算増幅器
５と、この演算増幅器５の反転入力端に接続された抵抗
器６と、一端が演算増幅器５の反転入力端に接続され、
他端が演算増幅器５の出力端に接続された抵抗器７と、
演算増幅器５の非反転入力端に接続された基準電源８と
で構成された逆相増幅器である。ボルテージフォロワ３
は、反転入力端と出力端が直接接続された演算増幅器９
で構成され、利得が１、高入力インピーダンス、低出力
インピーダンスの増幅器である。コンデンサ４の一端
は、ボルテージフォロワ３の入力端である演算増幅器９
の非反転入力端に接続され、コンデンサ４の他端は増幅
器２の出力端である演算増幅器５の出力端に接続されて
いる。図１（ａ）に示したミラー容量回路は、電圧の基
準点を接地点とした不平衡型であり、電圧の基準点側の
入力端子１ｂは接地されているとみることができる。
ー容量回路を示す回路図である。この図に示したよう
に、本実施例に係るミラー容量回路は、入力端子１ａ
と、増幅器２と、この増幅器２の前段に設けられたボル
テージフォロワ３と、一端がボルテージフォロワ３の入
力端に接続され、他端が増幅器２の出力端に接続された
コンデンサ４とを備えている。増幅器２は、演算増幅器
５と、この演算増幅器５の反転入力端に接続された抵抗
器６と、一端が演算増幅器５の反転入力端に接続され、
他端が演算増幅器５の出力端に接続された抵抗器７と、
演算増幅器５の非反転入力端に接続された基準電源８と
で構成された逆相増幅器である。ボルテージフォロワ３
は、反転入力端と出力端が直接接続された演算増幅器９
で構成され、利得が１、高入力インピーダンス、低出力
インピーダンスの増幅器である。コンデンサ４の一端
は、ボルテージフォロワ３の入力端である演算増幅器９
の非反転入力端に接続され、コンデンサ４の他端は増幅
器２の出力端である演算増幅器５の出力端に接続されて
いる。図１（ａ）に示したミラー容量回路は、電圧の基
準点を接地点とした不平衡型であり、電圧の基準点側の
入力端子１ｂは接地されているとみることができる。
【００１４】図１（ｂ）は図１（ａ）に示したミラー容
量回路の等価回路を示す回路図である。この図に示した
ように、図１（ａ）に示したミラー容量回路は、コンデ
ンサ１０の一端が入力端子１ａに接続され、コンデンサ
１０の他端が入力端子１ｂに接続されると共に接地され
た回路と等価である。
量回路の等価回路を示す回路図である。この図に示した
ように、図１（ａ）に示したミラー容量回路は、コンデ
ンサ１０の一端が入力端子１ａに接続され、コンデンサ
１０の他端が入力端子１ｂに接続されると共に接地され
た回路と等価である。
【００１５】次に、本実施例に係るミラー容量回路の作
用について説明する。抵抗器６の抵抗値をＲ1 、抵抗器
７の抵抗値をＲ2 とすると、増幅器２の利得Ｇは、−Ｒ
2 ／Ｒ1 である。コンデンサ４の容量をＣ0 とすると、
ミラー容量回路の容量は、ミラー効果によりＣ0 （１−
Ｇ）＝Ｃ0 （１＋Ｒ2 ／Ｒ1 ）となる。また、ボルテー
ジフォロワ３を増幅器２の前段に設けているので、ボル
テージフォロワ３の入力端に接続された入力端子１ａに
おける電圧は、増幅器２中の抵抗成分Ｒ1 、Ｒ2 による
影響を受けない。従って、このミラー容量回路によっ
て、容量がコンデンサ４の（１＋Ｒ2 ／Ｒ1 ）倍で、抵
抗成分のほとんどない高精度な容量が得られる。ミラー
容量回路中のコンデンサ４の容量Ｃ0 は、図１（ｂ）に
示したようにミラー容量回路と同等の容量を実現する単
一のコンデンサ１０に比べて１／（１＋Ｒ2 ／Ｒ1 ）と
なるため、コンデンサ４はコンデンサ１０に比べてＩＣ
化したときの占有面積を小さくすることができる。一般
にコンデンサは、ＩＣ化したときの占有面積が演算増幅
器や抵抗器に比べて大きく、また、容量が大きい程占有
面積が大きくなる。従って、本実施例のミラー容量回路
によれば、演算増幅器５，９、抵抗器６，７が増えたと
しても、単一のコンデンサ１０に比べて、ＩＣ化したと
きの占有面積を小さくすることができ、その結果、ミラ
ー容量回路を含むＩＣのチップ面積を小さくして、コス
トを低減することができる。また、極端に大きい容量を
必要とし、単一のコンデンサではＩＣに内蔵できない場
合でも、本実施例に係るミラー容量回路ではＩＣに内蔵
することが可能となる。また、本実施例に係るミラー容
量回路によれば、コンデンサ４の容量は単一のコンデン
サ１０に比べて１／（１＋Ｒ2 ／Ｒ1 ）で済むため、高
容量値を得るための専用のＩＣ製造プロセスが不要にな
り、標準プロセスで製造可能となる。
用について説明する。抵抗器６の抵抗値をＲ1 、抵抗器
７の抵抗値をＲ2 とすると、増幅器２の利得Ｇは、−Ｒ
2 ／Ｒ1 である。コンデンサ４の容量をＣ0 とすると、
ミラー容量回路の容量は、ミラー効果によりＣ0 （１−
Ｇ）＝Ｃ0 （１＋Ｒ2 ／Ｒ1 ）となる。また、ボルテー
ジフォロワ３を増幅器２の前段に設けているので、ボル
テージフォロワ３の入力端に接続された入力端子１ａに
おける電圧は、増幅器２中の抵抗成分Ｒ1 、Ｒ2 による
影響を受けない。従って、このミラー容量回路によっ
て、容量がコンデンサ４の（１＋Ｒ2 ／Ｒ1 ）倍で、抵
抗成分のほとんどない高精度な容量が得られる。ミラー
容量回路中のコンデンサ４の容量Ｃ0 は、図１（ｂ）に
示したようにミラー容量回路と同等の容量を実現する単
一のコンデンサ１０に比べて１／（１＋Ｒ2 ／Ｒ1 ）と
なるため、コンデンサ４はコンデンサ１０に比べてＩＣ
化したときの占有面積を小さくすることができる。一般
にコンデンサは、ＩＣ化したときの占有面積が演算増幅
器や抵抗器に比べて大きく、また、容量が大きい程占有
面積が大きくなる。従って、本実施例のミラー容量回路
によれば、演算増幅器５，９、抵抗器６，７が増えたと
しても、単一のコンデンサ１０に比べて、ＩＣ化したと
きの占有面積を小さくすることができ、その結果、ミラ
ー容量回路を含むＩＣのチップ面積を小さくして、コス
トを低減することができる。また、極端に大きい容量を
必要とし、単一のコンデンサではＩＣに内蔵できない場
合でも、本実施例に係るミラー容量回路ではＩＣに内蔵
することが可能となる。また、本実施例に係るミラー容
量回路によれば、コンデンサ４の容量は単一のコンデン
サ１０に比べて１／（１＋Ｒ2 ／Ｒ1 ）で済むため、高
容量値を得るための専用のＩＣ製造プロセスが不要にな
り、標準プロセスで製造可能となる。
【００１６】図２は本実施例に係るミラー容量回路を用
いた多重帰還型アクティブ低域通過フィルタの構成を示
す回路図である。このフィルタは、アナログ信号を入力
する入力端子１１と、アナログを出力する出力端子１２
と、出力端が出力端子１２に接続され、非反転入力端に
基準電源１７が接続された演算増幅器１３と、一端が入
力端子１１に接続された抵抗器１４と、一端が抵抗器１
４の他端に接続され、他端が演算増幅器１３の反転入力
端に接続された抵抗器１５と、一端が演算増幅器１３の
反転入力端に接続され、他端が演算増幅器１３の出力端
に接続されたコンデンサ１８と、一端が抵抗器１４，１
５の接続点に接続され、他端が演算増幅器１３の出力端
に接続された抵抗器１９と、ボルテージフォロワ３の入
力端が抵抗器１４，１５の接続点に接続された図１
（ａ）に示したミラー容量回路とを備えている。すなわ
ち、このフィルタは、図７に示した従来のフィルタにお
いて、クオリティファクタＱが高くなると容量値が大き
くなる接地コンデンサ５６の代わりに、図１（ａ）に示
したミラー容量回路を用いたものである。
いた多重帰還型アクティブ低域通過フィルタの構成を示
す回路図である。このフィルタは、アナログ信号を入力
する入力端子１１と、アナログを出力する出力端子１２
と、出力端が出力端子１２に接続され、非反転入力端に
基準電源１７が接続された演算増幅器１３と、一端が入
力端子１１に接続された抵抗器１４と、一端が抵抗器１
４の他端に接続され、他端が演算増幅器１３の反転入力
端に接続された抵抗器１５と、一端が演算増幅器１３の
反転入力端に接続され、他端が演算増幅器１３の出力端
に接続されたコンデンサ１８と、一端が抵抗器１４，１
５の接続点に接続され、他端が演算増幅器１３の出力端
に接続された抵抗器１９と、ボルテージフォロワ３の入
力端が抵抗器１４，１５の接続点に接続された図１
（ａ）に示したミラー容量回路とを備えている。すなわ
ち、このフィルタは、図７に示した従来のフィルタにお
いて、クオリティファクタＱが高くなると容量値が大き
くなる接地コンデンサ５６の代わりに、図１（ａ）に示
したミラー容量回路を用いたものである。
【００１７】図２に示したフィルタでは、抵抗器１４，
１５，１９の抵抗値を全てＲ、コンデンサ１８の容量を
Ｃ12とすると、遮断周波数ｆc は１／［２πＲ√｛Ｃ12
Ｃ0（１＋Ｒ2 ／Ｒ1 ）｝］となる。図２に示したフィ
ルタでは、ミラー容量回路中の演算増幅器５，９の能力
によるが、１ＭＨｚ程度までは十分に、図７に示したフ
ィルタと同等のフィルタ特性を実現することができる。
また、図２に示したフィルタによれば、ミラー容量回路
が図７におけるコンデンサ５６に比べてＩＣ化したとき
の占有面積を小さくすることができるので、その結果、
連続系のフィルタをＩＣ化したときのフィルタの占有面
積を小さくして、コストを低減することができる。その
他の効果は、ミラー容量回路の効果と同様である。
１５，１９の抵抗値を全てＲ、コンデンサ１８の容量を
Ｃ12とすると、遮断周波数ｆc は１／［２πＲ√｛Ｃ12
Ｃ0（１＋Ｒ2 ／Ｒ1 ）｝］となる。図２に示したフィ
ルタでは、ミラー容量回路中の演算増幅器５，９の能力
によるが、１ＭＨｚ程度までは十分に、図７に示したフ
ィルタと同等のフィルタ特性を実現することができる。
また、図２に示したフィルタによれば、ミラー容量回路
が図７におけるコンデンサ５６に比べてＩＣ化したとき
の占有面積を小さくすることができるので、その結果、
連続系のフィルタをＩＣ化したときのフィルタの占有面
積を小さくして、コストを低減することができる。その
他の効果は、ミラー容量回路の効果と同様である。
【００１８】次に、図３ないし図６を参照して、本実施
例に係るミラー容量回路をパッシブフィルタに用いた例
について説明する。
例に係るミラー容量回路をパッシブフィルタに用いた例
について説明する。
【００１９】図３は従来の１次低域通過フィルタの一例
を示す回路図である。このフィルタは、アナログ信号を
入力する入力端子２１と、アナログ信号を出力する出力
端子２２と、一端が入力端子２１に接続され、他端が出
力端子２２に接続された抵抗器２３と、一端が出力端子
２２に接続され、他端が接地されたコンデンサ２４とを
備えている。
を示す回路図である。このフィルタは、アナログ信号を
入力する入力端子２１と、アナログ信号を出力する出力
端子２２と、一端が入力端子２１に接続され、他端が出
力端子２２に接続された抵抗器２３と、一端が出力端子
２２に接続され、他端が接地されたコンデンサ２４とを
備えている。
【００２０】図４は、図３に示したフィルタのコンデン
サ２４の代わりに、本実施例に係るミラー容量回路を用
いた１次低域通過フィルタの構成を示す回路図である。
ミラー容量回路のボルテージフォロワ３の入力端は出力
端子２２に接続されている。この図４に示したフィルタ
によれば、ミラー容量回路が図３におけるコンデンサ２
４に比べてＩＣ化したときの占有面積を小さくすること
ができるので、その結果、図３に示したフィルタに比べ
て、ＩＣ化したときのフィルタの占有面積を小さくし
て、コストを低減することができる。
サ２４の代わりに、本実施例に係るミラー容量回路を用
いた１次低域通過フィルタの構成を示す回路図である。
ミラー容量回路のボルテージフォロワ３の入力端は出力
端子２２に接続されている。この図４に示したフィルタ
によれば、ミラー容量回路が図３におけるコンデンサ２
４に比べてＩＣ化したときの占有面積を小さくすること
ができるので、その結果、図３に示したフィルタに比べ
て、ＩＣ化したときのフィルタの占有面積を小さくし
て、コストを低減することができる。
【００２１】図５は従来の１次低域通過フィルタの他の
例を示す回路図である。このフィルタは、アナログ信号
を入力する入力端子３１と、アナログ信号を出力する出
力端子３２と、一端が入力端子３１に接続された抵抗器
３３と、一端が抵抗器３３の他端に接続され、他端が接
地されたコンデンサ３４と、非反転入力端が抵抗器３
３、コンデンサ３４の接続点に接続され、出力端が出力
端子３２に接続され、反転入力端と出力端が直接接続さ
れ、ボルテージフォロワを構成する演算増幅器３５とを
備えている。
例を示す回路図である。このフィルタは、アナログ信号
を入力する入力端子３１と、アナログ信号を出力する出
力端子３２と、一端が入力端子３１に接続された抵抗器
３３と、一端が抵抗器３３の他端に接続され、他端が接
地されたコンデンサ３４と、非反転入力端が抵抗器３
３、コンデンサ３４の接続点に接続され、出力端が出力
端子３２に接続され、反転入力端と出力端が直接接続さ
れ、ボルテージフォロワを構成する演算増幅器３５とを
備えている。
【００２２】図６は、図５に示したフィルタのコンデン
サ３４の代わりに、本実施例に係るミラー容量回路を用
いた１次低域通過フィルタの構成を示す回路図である。
図６に示したフィルタでは、ミラー容量回路のボルテー
ジフォロワ３の入力端およびコンデンサ４の一端は、抵
抗器３３、コンデンサ３４の接続点に接続され、ボルテ
ージフォロワ３の出力端は出力端子３２に接続され、演
算増幅器３５は省かれている。すなわち、図６に示した
フィルタにおいて、ミラー容量回路のボルテージフォロ
ワ３は、図５において演算増幅器３５によって構成され
るボルテージフォロワを兼ねている。この図６に示した
フィルタによれば、ミラー容量回路が図５におけるコン
デンサ３４に比べてＩＣ化したときの占有面積を小さく
することができるので、その結果、図５に示したフィル
タに比べて、ＩＣ化したときのフィルタの占有面積を小
さくして、コストを低減することができる。
サ３４の代わりに、本実施例に係るミラー容量回路を用
いた１次低域通過フィルタの構成を示す回路図である。
図６に示したフィルタでは、ミラー容量回路のボルテー
ジフォロワ３の入力端およびコンデンサ４の一端は、抵
抗器３３、コンデンサ３４の接続点に接続され、ボルテ
ージフォロワ３の出力端は出力端子３２に接続され、演
算増幅器３５は省かれている。すなわち、図６に示した
フィルタにおいて、ミラー容量回路のボルテージフォロ
ワ３は、図５において演算増幅器３５によって構成され
るボルテージフォロワを兼ねている。この図６に示した
フィルタによれば、ミラー容量回路が図５におけるコン
デンサ３４に比べてＩＣ化したときの占有面積を小さく
することができるので、その結果、図５に示したフィル
タに比べて、ＩＣ化したときのフィルタの占有面積を小
さくして、コストを低減することができる。
【００２３】なお、本発明は、図２ないし図６に示した
構成のフィルタに限らず、大きな容量を必要とする他の
構成のフィルタにも適用可能である。
構成のフィルタに限らず、大きな容量を必要とする他の
構成のフィルタにも適用可能である。
【００２４】
【発明の効果】以上説明したように請求項１記載のミラ
ー容量回路によれば、接続される回路に対して増幅器中
の抵抗成分による影響を与えずに、実装するコンデンサ
よりも大きい容量を得ることができ、単一のコンデンサ
と同等の特性を有しながらＩＣ化したときの占有面積を
小さくすることができるという効果がある。
ー容量回路によれば、接続される回路に対して増幅器中
の抵抗成分による影響を与えずに、実装するコンデンサ
よりも大きい容量を得ることができ、単一のコンデンサ
と同等の特性を有しながらＩＣ化したときの占有面積を
小さくすることができるという効果がある。
【００２５】請求項２または３記載の周波数選択回路に
よれば、所定の容量を必要とする部分に、請求項１記載
のミラー容量回路を用いたので、ＩＣ化したときの占有
面積を小さくすることができるという効果がある。
よれば、所定の容量を必要とする部分に、請求項１記載
のミラー容量回路を用いたので、ＩＣ化したときの占有
面積を小さくすることができるという効果がある。
【図１】（ａ）は本発明の一実施例に係るミラー容量回
路を示す回路図、（ｂ）はその等価回路を示す回路図で
ある。
路を示す回路図、（ｂ）はその等価回路を示す回路図で
ある。
【図２】図１に示したミラー容量回路を用いた多重帰還
型アクティブ低域通過フィルタの構成を示す回路図であ
る。
型アクティブ低域通過フィルタの構成を示す回路図であ
る。
【図３】１次低域通過フィルタの一例の構成を示す回路
図である。
図である。
【図４】図１（ａ）に示したミラー容量回路を用いた１
次低域通過フィルタの一例の構成を示す回路図である。
次低域通過フィルタの一例の構成を示す回路図である。
【図５】１次低域通過フィルタの他の例の構成を示す回
路図である。
路図である。
【図６】図１（ａ）に示したミラー容量回路を用いた１
次低域通過フィルタの他の例の構成を示す回路図であ
る。
次低域通過フィルタの他の例の構成を示す回路図であ
る。
【図７】従来の多重帰還型アクティブ低域通過フィルタ
の構成を示す回路図である。
の構成を示す回路図である。
２ 増幅器 ３ ボルテージフォロワ ４ コンデンサ ５，９ 演算増幅器 ６，７ 抵抗器 ８ 基準電源 １１ 入力端子 １２ 出力端子 １３ 演算増幅器 １４，１５，１９ 抵抗器 １７ 基準電源 １８ コンデンサ
Claims (3)
- 【請求項１】 増幅器と、 この増幅器の前段に設けられたボルテージフォロワと、 一端が前記ボルテージフォロワの入力端に接続され、他
端が前記増幅器の出力端に接続されたコンデンサとを備
えたことを特徴とするミラー容量回路。 - 【請求項２】 少なくとも抵抗器と、所定の容量を与え
る容量素子とを有し、特定の周波数成分を選択する周波
数選択回路において、 前記容量素子として、増幅器、この増幅器の前段に設け
られたボルテージフォロワ、および一端が前記ボルテー
ジフォロワの入力端に接続され、他端が前記増幅器の出
力端に接続されたコンデンサとを有するミラー容量回路
を用いたことを特徴とする周波数選択回路。 - 【請求項３】 アナログ信号を入力する入力端子と、 アナログを出力する出力端子と、 出力端が前記出力端子に接続され、非反転入力端に基準
電源が接続された演算増幅器と、 一端が前記入力端子に接続された第１の抵抗器と、 一端が前記第１の抵抗器の他端に接続され、他端が前記
演算増幅器の反転入力端に接続された第２の抵抗器と、 一端が前記演算増幅器の反転入力端に接続され、他端が
前記演算増幅器の出力端に接続された第１のコンデンサ
と、 一端が前記第１の抵抗器と前記第２の抵抗器との接続点
に接続され、他端が前記演算増幅器の出力端に接続され
た第３の抵抗器と、 増幅器、この増幅器の前段に設けられたボルテージフォ
ロワ、および一端が前記ボルテージフォロワの入力端に
接続され、他端が前記増幅器の出力端に接続された第２
のコンデンサを有し、前記ボルテージフォロワの入力端
が前記第１の抵抗器と第２の抵抗器との接続点に接続さ
れたミラー容量回路とを備えたことを特徴とする周波数
選択回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11030495A JPH08288793A (ja) | 1995-04-12 | 1995-04-12 | ミラー容量回路およびこれを用いた周波数選択回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11030495A JPH08288793A (ja) | 1995-04-12 | 1995-04-12 | ミラー容量回路およびこれを用いた周波数選択回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08288793A true JPH08288793A (ja) | 1996-11-01 |
Family
ID=14532311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11030495A Pending JPH08288793A (ja) | 1995-04-12 | 1995-04-12 | ミラー容量回路およびこれを用いた周波数選択回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08288793A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107809240A (zh) * | 2016-09-08 | 2018-03-16 | 中芯国际集成电路制造(上海)有限公司 | 用于锁相环电路的环路滤波器及锁相环电路 |
-
1995
- 1995-04-12 JP JP11030495A patent/JPH08288793A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107809240A (zh) * | 2016-09-08 | 2018-03-16 | 中芯国际集成电路制造(上海)有限公司 | 用于锁相环电路的环路滤波器及锁相环电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5424675A (en) | Full differential type analog circuit having parallel oppositely connected capacitors to eliminate unbalanced parasitic capacitances | |
| US5764100A (en) | Filter | |
| JP2571811B2 (ja) | 集積能動電子フィルタ | |
| JPH04148388A (ja) | 時定数可変形の微分器 | |
| JP3072003B2 (ja) | アクティブバンドパスフィルタ | |
| JP2795656B2 (ja) | ローパスフィルタ | |
| JP3072002B2 (ja) | アクティブバンドパスフィルタ | |
| US4303889A (en) | Filter circuit | |
| US4456885A (en) | Filter circuit suitable for being fabricated into integrated circuit | |
| JP3308352B2 (ja) | 可変遅延回路 | |
| NL8602329A (nl) | Vertragingsschakeling voorzien van alles-doorlatende netwerken. | |
| US5760728A (en) | Input stage for an analog-to-digital converter and method of operation thereof | |
| US5929698A (en) | Filter circuit arrangement | |
| JPS63244922A (ja) | キヤパシタンス回路 | |
| JPH10327036A (ja) | Ｄ／ａ変換器用出力回路 | |
| JPH08256040A (ja) | 容量装置およびそれを用いたフィルタ装置 | |
| JP2666860B2 (ja) | 負性インピーダンス回路 | |
| JPS59115610A (ja) | 半導体フイルタ回路 | |
| JPH06283965A (ja) | アクティブ型ローパスフィルタ | |
| JPH0122261Y2 (ja) | ||
| JPH084206B2 (ja) | 増幅器回路 | |
| JPH06224690A (ja) | マイクロ波フィルタ回路 | |
| EP0244116B1 (en) | Analog circuit improvement in a digital integrated circuit technology | |
| JPH0362717A (ja) | フィルタ回路 | |
| JPS6221288B2 (ja) |