JPH08289332A - 波形表示装置 - Google Patents

波形表示装置

Info

Publication number
JPH08289332A
JPH08289332A JP7083877A JP8387795A JPH08289332A JP H08289332 A JPH08289332 A JP H08289332A JP 7083877 A JP7083877 A JP 7083877A JP 8387795 A JP8387795 A JP 8387795A JP H08289332 A JPH08289332 A JP H08289332A
Authority
JP
Japan
Prior art keywords
circuit
signal
cpu
output
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7083877A
Other languages
English (en)
Other versions
JP3460368B2 (ja
Inventor
Hiroki Kadota
浩樹 門田
Masahito Yamaoka
雅仁 山岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP08387795A priority Critical patent/JP3460368B2/ja
Priority to CN96104197A priority patent/CN1091332C/zh
Priority to EP96302344A priority patent/EP0738090B1/en
Priority to DE69617516T priority patent/DE69617516T2/de
Priority to KR1019960010542A priority patent/KR100199515B1/ko
Priority to US08/631,835 priority patent/US5828358A/en
Publication of JPH08289332A publication Critical patent/JPH08289332A/ja
Application granted granted Critical
Publication of JP3460368B2 publication Critical patent/JP3460368B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details
    • H04N17/04—Diagnosis, testing or measuring for television systems or their details for receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Abstract

(57)【要約】 【目的】 本発明は、ディジタルデータをＣＰＵに取り
込み演算した結果を視角化（グラフ化）した後、テレビ
映像信号に変換してテレビ画面上に表示する波形表示装
置に関するもので、ディジタルデータ処理の検証をテレ
ビ画面上で行うことができ、検証システムの簡便化を図
ることを目的としている。 【構成】ＡＤ変換回路２でディジタル化された信号を、
データ処理回路Ａ４でディジタル信号処理を行う。この
ディジタル信号処理過程のデータをＣＰＵインターフェ
ース回路１０を介しＣＰＵ１１に取込み、ＣＰＵ１１で
グラフ化演算を行い、そのビットマップデータをＲＡＭ
１２に記録する。このビットマップデータをＤＡ変換回
路６でアナログ信号に変換し、ＴＶエンコード回路５で
テレビ映像信号に変換した後、映像信号出力端子１５よ
りテレビに出力し、テレビ画面上にＣＰＵ１１で作成し
たグラフを表示する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ディジタルデータをＣ
ＰＵに取り込み演算した結果をテレビ映像信号に変換し
テレビ画面に表示できる波形表示装置に関するものであ
る。
【０００２】
【従来の技術】近年、民生機器においてはＣＰＵをコア
としたディジタル信号処理回路が導入される様になっ
た。図４に従来の基本的なＣＰＵをコアとしたディジタ
ル信号処理回路の一例を示す。以下、図４を用いてその
動作を説明する。
【０００３】図４において、１はテレビジョン信号の映
像信号を入力する映像信号入力端子、２は映像信号入力
端子１より入力された映像信号をディジタルデータに変
換するＡＤ変換回路、４はＡＤ変換回路２でディジタル
化された映像信号をディジタル信号処理するデータ処理
回路、１０はデータ処理回路４とＣＰＵ１１とのインタ
ーフェースを行うＣＰＵインターフェース回路、１１は
ソフトウエアによる演算処理を行うＣＰＵ、１２はＣＰ
Ｕ１１の演算処理を行うワークメモリ領域と映像のビッ
トマップデータをメモリするビデオメモリ領域とを有す
るＲＡＭ、１３はソフトウエアを蓄積させておくＲＯ
Ｍ、６はデータ処理回路４からのディジタルデータ出力
信号をアナログ信号に変換するＤＡ変換回路、１５はＤ
Ａ変換回路６の出力映像信号をテレビ出力する映像信号
出力端子である。
【０００４】ここで生産時にＡＤ変換回路２以降でディ
ジタル化されたデータを検証する必要が生じた場合に
は、検証対象のディジタルデータをコンピュータに取り
込んでデータ検証したり、検証対象のディジタルデータ
をＤＡ変換する回路を作成しアナログ信号に変換してオ
シロスコープで波形を検証していた。
【０００５】
【発明が解決しようとする課題】上記のディジタルデー
タ検証手法は、検証システムが整備された場所では検証
可能であるが、検証システムが整備されてない場所で検
証を行う必要が生じた場合対応が困難であると言う問題
がある。また図４でのＡＤ変換回路２とデータ処理回路
４とＣＰＵインターフェース回路１０とＤＡ変換回路が
ＬＳＩで１石化された場合は、ＬＳＩ内部の信号を検証
するのでさらに困難になり、新規検証システムを構築す
る必要が生じると言った問題がある。
【０００６】
【課題を解決するための手段】上記の問題を解決するた
めに本発明では、第１の発明としてディジタルデータ検
証において、検証ディジタルデータをＣＰＵに取り込
み、ＣＰＵでソフトウエアによる演算を行い検証を行
う。この検証結果さらにＣＰＵで視角化（グラフ化）し
ＲＡＭ内のビデオメモリ領域にビットマップデータとし
てメモリし、このビットマップデータをＤＡ変換しテレ
ビ映像信号に変換してテレビに表示する波形表示装置を
提供する。
【０００７】また第２の発明として、ディジタルデータ
検証において、検証ディジタルデータをＣＰＵに取り込
み、ＣＰＵでソフトウエアによる演算を行い検証を行
う。この検証結果さらにＣＰＵで視角化（グラフ化）し
ＲＡＭ内のビデオメモリ領域にビットマップデータとし
てメモリし、このビットマップデータをさらに色変換テ
ーブル（以下、ＬＵＴと記す）で着色し、この着色デー
タをＤＡ変換しテレビ映像信号に変換してテレビに表示
する波形表示装置を提供する。
【０００８】また第３の発明として、映像信号／音声信
号に重畳されたディジタルデータを抽出／デコードする
回路におけるディジタルデータ検証を行う場合に、その
結果をテレビ映像信号に変換してテレビに表示する波形
表示装置を提供する。
【０００９】
【作用】本発明は上記した装置によって、第１の発明で
はディジタルデータ検証において、その検証結果をテレ
ビ画面に表示できる為、特別な検証システムを必要とし
ない。
【００１０】第２の発明では、ディジタルデータ検証に
おいて、その検証結果をテレビ画面に表示できる為、特
別な検証システムを必要としない。またＬＵＴにより色
付けができる為検証結果が見やすくなるだけでなく、さ
らに詳細な検討結果を表示できる。
【００１１】第３の発明では、映像信号／音声信号に重
畳されたディジタルデータを抽出／デコードする回路に
おけるディジタルデータ検証を行う場合に、その結果を
テレビ画面に表示できる為、特別な検証システムを必要
としない。またＬＵＴにより色付けができる為検証結果
が見やすくなるだけでなく、さらに詳細な検討結果を表
示できる。
【００１２】
【実施例】
（実施例１）以下、本発明の一実施例における波形表示
装置について図面を参照しながら説明する。図１は、本
発明の第１の一実施例における字幕放送記録装置のブロ
ック図を示すものであり、図５と図６はその動作説明図
である。
【００１３】図１において、１はテレビジョン信号の映
像信号を入力する映像信号入力端子、２は映像信号入力
端子１より入力された映像信号をディジタルデータに変
換するＡＤ変換回路、４はＡＤ変換回路２でディジタル
化された映像信号をディジタル信号処理するデータ処理
回路、１０はデータ処理回路４とＡＤ変換回路２の出力
信号とスイッチ７とＣＰＵ１１とのインターフェースを
行うレジスタ回路等で構成されたＣＰＵインターフェー
ス回路である。
【００１４】１１はソフトウエアによる演算処理を行う
ＣＰＵ、１２はＣＰＵ１１の演算処理を行うワークメモ
リ領域と映像のビットマップデータをメモリするビデオ
メモリ領域とを有するＲＡＭ、１３はソフトウエアを蓄
積させておくＲＯＭ、７はデータ処理回路４からのディ
ジタルデータ出力信号とＲＡＭ１２のビデオメモリ領域
からのビットマップデータとを表示制御回路９からのス
イッチ制御信号により切り換えるスイッチ、６はスイッ
チ７の出力信号をアナログ信号に変換するＤＡ変換回
路、３は映像信号入力端子より入力された映像信号から
同期分離を行い水平・垂直同期（Ｈ・Ｖ）パルスとコン
ポジットシンク信号とを出力する同期分離回路、５はＤ
Ａ変換回路６の出力信号をテレビ映像信号にエンコード
するテレビエンコード回路である。
【００１５】１４は映像信号出力端子１５から出力され
る表示モードを外部より入力する表示モード入力端子、
９は表示モード入力端子１４から入力された表示モード
制御信号に基づき生成されたスイッチ７制御信号とスイ
ッチ８制御信号でスイッチ７とスイッチ８を制御する表
示制御回路、８はスイッチ８制御信号に基づきテレビエ
ンコード回路でエンコードされた映像信号とＤＡ変換回
路の出力信号とを切り換えるスイッチ、１５はＤＡ変換
回路６の出力映像信号をテレビ出力する映像信号出力端
子である。
【００１６】以上の様に構成された波形表示装置につい
て、以下その動作を説明する。映像信号入力端子１より
入力された映像信号はＡＤ変換回路２でディジタルデー
タに変換されデータ処理回路４でディジタル信号処理さ
れスイッチ７に入力される。ＣＰＵインターフェース回
路１０はデータ処理回路４とＡＤ変換回路２の出力信号
とスイッチとＣＰＵ１１とのインターフェースを行う。
【００１７】ここで例えばＡＤ変換回路２の検証を行う
場合には、ＡＤ変換回路２の出力信号をＣＰＵインター
フェース回路介しＣＰＵバスに出力し、ＣＰＵ１１で
は、図５に示す演算処理を行う。ＣＰＵバスは、例えば
アドレスバス、データバス、ライト／リードパルス、チ
ップセレクトパルス、ＣＰＵクロック、ＲＡＭ制御パル
ス等を通すものである。
【００１８】ここで図５と図６を用いてその動作を説明
する。図６に示す様にＲＡＭ１２はＴＶ画面に対応した
ビデオメモリ領域があり、簡単の為にビデオメモリ領域
を水平方向をＸ軸、垂直方向Ｙ軸で表現し、ビデオメモ
リ領域上に座標（Ｘ’ーＹ’座標）を設定する。ここで
原点を（ＸＧ、ＹＧ）とし、Ｘ軸のスケール関数をＦＸ
（）、Ｙ軸のスケール関数をＦＹ（）とする。次に図５
において座標を設定後にグラフを作成する為のデータ
（Ｘ（Ｎ）、Ｙ（Ｎ））を作成する。
【００１９】ＣＰＵ１１で演算されたデータを、ＲＡＭ
１２のビデオメモリ領域にビットマップデータでメモリ
する。このビットマップデータはＣＰＵインターフェー
ス回路１０を介してスイッチ７に入力する。ここで表示
モード入力端子１４より入力される表示モード制御信号
に基づきデータ処理回路の出力信号かビットマップデー
タかをスイッチ７で切り換え、スイッチ７からの出力信
号をＤＡ変換回路６でアナログ信号に変換する。またス
イッチ８では表示制御回路９からのスイッチ制御信号に
基づき、スイッチＡ７からの出力信号がビットマップデ
ータの場合にはテレビエンコード回路５の出力信号をス
イッチ８より出力し、スイッチ７からの出力信号がデー
タ処理回路の出力データの場合にはＤＡ変換回路６の出
力信号をスイッチ８より出力し、映像信号出力端子１５
から出力される。
【００２０】従って本実施例では、ＣＰＵ１１で演算処
理を行い作成したグラフをテレビ映像信号として出力す
るので、ディジタルデータ検証をテレビ画面上で行え、
特別な検証システムを必要としない。
【００２１】（実施例２）図２は、本発明の第２の発明
の一例である波形表示装置のブロック図である図２にお
いて、１はテレビジョン信号の映像信号を入力する映像
信号入力端子、２は映像信号入力端子１より入力された
映像信号をディジタルデータに変換するＡＤ変換回路、
４はＡＤ変換回路２でディジタル化された映像信号をデ
ィジタル信号処理するデータ処理回路、１０はデータ処
理回路４とＡＤ変換回路２の出力信号とスイッチとＣＰ
Ｕ１１とのインターフェースを行うレジスタ回路等で構
成されたＣＰＵインターフェース回路である。
【００２２】１１はソフトウエアによる演算処理を行う
ＣＰＵ、１２はＣＰＵ１１の演算処理を行うワークメモ
リ領域と映像のビットマップデータをメモリするビデオ
メモリ領域とを有するＲＡＭ、１３はソフトウエアを蓄
積させておくＲＯＭ、１６はＲＡＭ１２のビデオメモリ
領域からのビットマップデータを色変換するＬＵＴ、７
はＬＵＴ１６で色変換されたビットマップデータとデー
タ処理回路４からのディジタル信号処理されたディジタ
ル映像信号データとを表示制御回路９からのスイッチ７
制御信号に基づき切り換えるスイッチ、６はスイッチ７
の出力信号をアナログ信号に変換するＤＡ変換回路、３
は映像信号入力端子より入力された映像信号から同期分
離を行い水平・垂直同期（Ｈ・Ｖ）パルスとコンポジッ
トシンク信号とを出力する同期分離回路である。
【００２３】５はＤＡ変換回路６の出力信号をテレビ映
像信号にエンコードするテレビエンコード回路、１４は
映像信号出力端子１５から出力される表示モードを外部
より入力する表示モード入力端子、９は表示モード入力
端子１４から入力された表示モード制御信号に基づき生
成されたスイッチ７制御信号とスイッチ８制御信号でス
イッチ７とスイッチ８を制御する表示制御回路、８はス
イッチ８制御信号に基づきテレビエンコード回路でエン
コードされた映像信号とＤＡ変換回路の出力信号とを切
り換えるスイッチ、１５はＤＡ変換回路６の出力映像信
号をテレビ出力する映像信号出力端子である。以上の様
に構成された波形表示装置について、以下その動作を説
明する。
【００２４】映像信号入力端子１より入力された映像信
号はＡＤ変換回路２でディジタルデータに変換されデー
タ処理回路４でディジタル信号処理されスイッチＡ７に
入力される。ＣＰＵインターフェース回路１０はデータ
処理回路４とＡＤ変換回路２の出力信号とスイッチＡと
ＣＰＵ１１とのインターフェースを行う。
【００２５】ここで例えばＡＤ変換回路２の検証を行う
場合には、ＡＤ変換回路２の出力信号をＣＰＵインター
フェース回路介しＣＰＵバスに出力し、ＣＰＵ１１で
は、上記した演算処理（図５）を行う。
【００２６】ＣＰＵ１１で演算されたデータを、ＲＡＭ
１２のビデオメモリ領域にビットマップデータでメモリ
する。このビットマップデータはＣＰＵインターフェー
ス路１０を介してＬＵＴ１６に入力され色付けされた後
スイッチ７に入力される。ここで表示モード入力端子１
４より入力される表示モード制御信号に基づきデータ処
理回路の出力信号か色付けされたビットマップデータか
をスイッチ７で切り換え、スイッチ７からの出力信号を
ＤＡ変換回路６でアナログ信号に変換する。またスイッ
チ８では表示制御回路９からのスイッチＢ制御信号に基
づき、スイッチ７からの出力信号が色付けされたビット
マップデータの場合にはテレビエンコード回路５の出力
信号をスイッチ８より出力し、スイッチ７からの出力信
号がデータ処理回路の出力データの場合にはＤＡ変換回
路６の出力信号をスイッチ８より出力し、映像信号出力
端子１５から出力される。
【００２７】従って本実施例では、ＣＰＵ１１で演算処
理を行い作成したグラフをテレビ映像信号として出力す
るので、ディジタルデータ検証をテレビ画面上で行え、
特別な検証システムを必要としない。またＬＵＴにより
色付けができる為検証結果が見やすくなるだけでなく、
さらに詳細な検討結果を表示できる。
【００２８】（実施例３）図３は、本発明の第３の実施
例である波形表示装置のブロック図である。
【００２９】図３において、１はディジタルデータが重
畳された映像信号を入力する映像信号入力端子、１７は
ディジタルデータが重畳された音声信号を入力する音声
信号入力端子、１９はスイッチＣ１８の制御を行うスイ
ッチ１８制御信号入力端子、１８はスイッチ１８制御信
号に基づき映像信号入力端子１より入力された映像信号
と音声信号入力端子１７より入力された音声信号とを切
り換えるスイッチ、２はスイッチ１８の出力信号をディ
ジタルデータに変換するＡＤ変換回路、２２はＡＤ変換
回路２でディジタル化された信号から信号に重畳された
ディジタルデータを抽出／デコードするデータ処理回路
である。
【００３０】１０はデータ処理回路２２とＡＤ変換回路
２の出力信号とスイッチＡとＣＰＵ１１とのインターフ
ェースを行うレジスタ回路等で構成されたＣＰＵインタ
ーフェース回路、１１はソフトウエアによる演算処理を
行うＣＰＵ、１２はＣＰＵ１１の演算処理を行うワーク
メモリ領域と映像のビットマップデータをメモリするビ
デオメモリ領域とを有するＲＡＭ、１３はソフトウエア
を蓄積させておくＲＯＭである。
【００３１】７は表示制御回路９からのスイッチＡ制御
信号に基づきＲＡＭ１２のビデオメモリ領域からのビッ
トマップデータとデータ処理回路２２でＡＤ変換回路２
の出力信号より抽出／デコードされたディジタルデータ
とを切り換えるスイッチＡ、１６はＲＡＭ１２のビデオ
メモリ領域からのビットマップデータを色変換するＬＵ
Ｔ、６はＬＵＴ１６の出力信号をアナログ信号に変換す
るＤＡ変換回路、３は映像信号入力端子より入力された
映像信号から同期分離を行い水平・垂直同期（Ｈ・Ｖ）
パルスとコンポジットシンク信号とを出力する同期分離
回路、２１は音声信号に重畳されたディジタルデータを
デコードして映像表示する場合のＨ・Ｖパルスとコンポ
ジットシンク信号を生成する同期生成回路である。
【００３２】２０はスイッチ１８切り換え制御信号に基
づき同期分離回路３のＨ・Ｖパルスとコンポジットシン
クと同期生成回路２１のＨ・Ｖパルスとコンポジットシ
ンクとを切り換えるスイッチ、５はＤＡ変換回路の出力
信号をテレビ映像信号にエンコードするテレビエンコー
ド回路、９は表示モード入力端子１４から入力された表
示モード制御信号に基づき生成されたスイッチ１８制御
信号とスイッチ８制御信号でスイッチ７とスイッチ８を
制御する表示制御回路、８は表示制御回路９のスイッチ
８制御信号に基づきテレビエンコード回路５でエンコー
ドされた映像信号と映像信号入力端子１より入力された
映像信号とを切り換えるスイッチ、１５は映像信号を出
力する映像信号出力端子である。
【００３３】以上の様に構成された波形表示装置につい
て、以下その動作を説明する。まずスイッチ１８でスイ
ッチ１８制御信号入力端子１９より入力されたスイッチ
１８制御信号に基づき映像信号入力端子１より入力され
た映像信号と音声信号入力端子１７より入力された音声
信号の切り換えを行う。また同スイッチ１８制御信号に
基づきはスイッチＤ２０で上記の映像信号入力信号より
同期分離回路３で同期分離されたＨ・Ｖパルスとコンポ
ジットシンク出力と同期生成回路２１で生成したＨ・Ｖ
パルスとコンポジットシンク出力とを切り換えることで
音声信号入力の場合でもこの同期生成回路２１のＨ・Ｖ
パルスとコンポジットシンクを用いることで音声信号に
重畳されたディジタルデータの検証結果等をテレビ映像
信号として映像出力端子１５より出力できる。
【００３４】ここで、データ処理回路２２の動作の一例
を図５を用いて説明する。図５は、映像信号に重畳され
た文字多重放送データの抽出／デコードを行う場合のデ
ータ処理回路２２の回路構成の一例であり、以下その動
作を説明する。
【００３５】図５において、スイッチ１８の出力信号入
力端子２７から入力された信号は、ＡＤ変換回路２でデ
ィジタル化されデータ処理回路２２に入力される。デー
タ処理回路２２に入力された信号はトランスバーサルフ
ィルタ２３でゴーストを除去し、位相検出／補間回路２
４で信号の位相検出と補間処理を行い文字データの抽出
を行う。抽出された文字データは、誤り訂正回路２５で
誤り訂正された後、データデコード／表示制御回路２６
で誤り訂正後の文字データのデコード処理及びテレビ画
面に表示する為の表示制御を行うことで文字データのデ
ータ抽出／デコード処理が行われる。
【００３６】ここで例えば文字多重放送データデコード
の検証を行うには、データ処理回路２２のトランスバー
サルフィルタ処理前とトランスバーサルフィルタ処理後
のデータや誤り訂正前と誤り訂正後のデータをＣＰＵイ
ンターフェース回路１０介しＣＰＵバスに出力し、ＣＰ
Ｕ１１では、上記した演算処理（図５）を行う。ＣＰＵ
１１で演算されたデータを、ＲＡＭ１２のビデオメモリ
領域にビットマップデータでメモリする。このビットマ
ップデータはＬＵＴ１６に入力され色付けされＤＡ変換
された後、ＴＶエンコード回路５でテレビ映像信号にエ
ンコードし、テレビ映像信号として映像出力端子１５よ
り出力する。このトランスバーサルフィルタ処理前とト
ランスバーサルフィルタ処理後の波形や誤り訂正前と誤
り訂正後の波形をグラフ化してテレビ画面上に表示する
ことで、ＡＤ変換回路２、トランスバーサルフィルタ２
３、位相検出／補間回路２４、誤り訂正回路２５、デー
タデコード／表示制御回路２６の検証がテレビ画面上で
きる。
【００３７】従って本実施例では、映像信号／音声信号
に重畳されたディジタルデータを抽出／デコードする回
路におけるディジタルデータ検証を行う場合に、その結
果をテレビ画面に表示できる為、特別な検証システムを
必要としない。またＬＵＴにより色付けができる為検証
結果が見やすくなるだけでなく、さらに詳細な検討結果
を表示できる。
【００３８】
【発明の効果】本発明は上記した装置によって、第１の
発明ではディジタルデータ検証において、その検証結果
をテレビ画面に表示できる為、特別な検証システムを必
要としない。
【００３９】第２の発明では、ディジタルデータ検証に
おいて、その検証結果をテレビ画面に表示できる為、特
別な検証システムを必要としない。またＬＵＴにより色
付けができる為検証結果が見やすくなるだけでなく、さ
らに詳細な検討結果を表示できる。
【００４０】第３の発明では、映像信号／音声信号に重
畳されたディジタルデータを抽出／デコードする回路に
おけるディジタルデータ検証をテレビ画面上で行う場合
に、映像信号の場合には同期分離回路で同期信号を生成
し、音声信号の場合には同期生成回路で同期信号を生成
することで、検証結果をテレビ映像信号に変換でき、テ
レビ画面上に表示できる。
【００４１】また、本発明の回路をＣＰＵインターフェ
ース、ＡＤ変換回路、メモリ、ロジック等を有するＬＳ
Ｉに内蔵することで、ＬＳＩ内部のＡＤ変換回路やメモ
リやロック等の検証ができ、ＬＳＩの検証・テストを行
う際にも使用できると共に、特別な検証システムを構築
する必要なく検証・テストを行うことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例における波形表示装置の
ブロック図
【図２】本発明の第２の実施例における波形表示装置の
ブロック図
【図３】本発明の第１の実施例における波形表示装置の
ブロック図
【図４】従来例の波形表示装置の説明図
【図５】本発明の波形表示装置の第１の説明図
【図６】本発明の波形表示装置の第２の説明図
【図７】本発明の波形表示装置の第３の説明図
【符号の説明】
１ 映像信号入力端子 ２ ＡＤ変換回路 ３ 同期分離回路 ４、２２ データ処理回路 ５ ＴＶエンコード回路 ６ ＤＡ変換回路 ７、８、１８、２０ スイッチ ９ 表示制御回路 １０ ＣＰＵインターフェース回路 １１ ＣＰＵ １２ ＲＡＭ １３ ＲＯＭ １５ 映像信号出力端子 １６ 色変換テーブル １７ 音声信号入力端子 ２１ 同期生成回路 ２３ トランスバーサルフィルタ ２４ 位相検出／補間回路 ２５ 誤り訂正回路 ２６ データデコード／表示制御回路

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 映像信号入力端子より入力された映像信
    号をディジタルデータに変換するＡＤ変換回路と、前記
    ＡＤ変換回路から出力された映像信号をディジタル信号
    処理するデータ処理回路と、前記データ処理回路と前記
    ＡＤ変換回路とに接続されＣＰＵとのインターフェース
    を行うＣＰＵインターフェース回路と、前記ＣＰＵイン
    ターフェース回路とＣＰＵバスで接続され演算処理を行
    うＣＰＵと、前記ＣＰＵとＣＰＵバスで接続されＣＰＵ
    の演算処理を行うワークメモリ領域と映像のビットマッ
    プデータをメモリするビデオメモリ領域とを有するＲＡ
    Ｍと、前記ＣＰＵとＣＰＵバスで接続されソフトウエア
    を蓄積させておくＲＯＭと、前記映像信号入力端子より
    入力された映像信号から同期分離を行いＨ・Ｖパルスと
    コンポジットシンク信号とを出力する同期分離回路と、
    表示モード入力端子から入力された表示モード制御信号
    と前記同期分離回路から出力されたＨ・Ｖパルスに基づ
    いて制御信号を出力する表示制御回路と、前記表示制御
    回路からの制御信号に基づき、入力された前記ＣＰＵイ
    ンターフェース回路からの信号と前記データ処理回路の
    信号とを切り換えて出力する第１のスイッチと、前記第
    １のスイッチの出力信号をアナログ信号に変換するＤＡ
    変換回路と、前記同期分離回路から出力されたコンポジ
    ットシンク信号と前記ＤＡ変換回路の出力信号とをテレ
    ビ映像信号にエンコードするテレビエンコード回路と、
    前記表示制御回路の制御信号に応じて前記テレビエンコ
    ード回路でエンコードされた映像信号と前記ＤＡ変換回
    路の出力信号とを切り換えて出力する第２のスイッチと
    を備えたこと特徴とする波形表示装置。
  2. 【請求項２】 映像信号入力端子より入力された映像信
    号をディジタルデータに変換するＡＤ変換回路と、前記
    ＡＤ変換回路から出力された映像信号をディジタル信号
    処理するデータ処理回路と、前記データ処理回路と前記
    ＡＤ変換回路とに接続されＣＰＵとのインターフェース
    を行うＣＰＵインターフェース回路と、前記ＣＰＵイン
    ターフェース回路とＣＰＵバスで接続され演算処理を行
    うＣＰＵと、前記ＣＰＵとＣＰＵバスで接続されＣＰＵ
    の演算処理を行うワークメモリ領域と映像のビットマッ
    プデータをメモリするビデオメモリ領域とを有するＲＡ
    Ｍと、前記ＣＰＵとＣＰＵバスで接続されソフトウエア
    を蓄積させておくＲＯＭと、前記ＣＰＵインターフェー
    ス回路から出力された前記ビットマップデータを色変換
    する色変換テーブルと、前記映像信号入力端子より入力
    された映像信号から同期分離を行いＨ・Ｖパルスとコン
    ポジットシンク信号とを出力する同期分離回路と、表示
    モード入力端子から入力された表示モード制御信号と前
    記同期分離回路から出力されたＨ・Ｖパルスに基づいて
    制御信号を出力する表示制御回路と、前記表示制御回路
    からの制御信号に基づき、入力された前記色変換テーブ
    ルからの信号と前記データ処理回路の信号とを切り換え
    て出力する第１のスイッチと、前記第１のスイッチの出
    力信号をアナログ信号に変換するＤＡ変換回路と、前記
    同期分離回路から出力されたコンポジットシンク信号と
    前記ＤＡ変換回路の出力信号とをテレビ映像信号にエン
    コードするテレビエンコード回路と、前記表示制御回路
    の制御信号に応じて前記テレビエンコード回路でエンコ
    ードされた映像信号と前記ＤＡ変換回路の出力信号とを
    切り換えて出力する第２のスイッチとを備えたこと特徴
    とする波形表示装置。
  3. 【請求項３】 入力された制御信号に基づき入力された
    映像信号と音声信号とを切り換える第１のスイッチと、
    前記第１のスイッチから出力された出力信号をディジタ
    ルデータに変換するＡＤ変換回路と、前記ＡＤ変換回路
    から出力された信号から重畳されたディジタルデータを
    抽出／デコードするデータ処理回路と、前記データ処理
    回路と前記ＡＤ変換回路とに接続されＣＰＵとのインタ
    ーフェースを行うＣＰＵインターフェース回路と、前記
    ＣＰＵインターフェース回路とＣＰＵバスで接続され演
    算処理を行うＣＰＵと、前記ＣＰＵとＣＰＵバスで接続
    され前記ＣＰＵの演算処理を行うワークメモリ領域と映
    像のビットマップデータをメモリするビデオメモリ領域
    とを有するＲＡＭと、前記ＣＰＵとＣＰＵバスで接続さ
    れソフトウエアを蓄積させておくＲＯＭと、前記入力さ
    れた映像信号から同期分離を行いＨ・Ｖパルスとコンポ
    ジットシンク信号とを出力する同期分離回路と、前記同
    期分離回路から出力されるのＨ・Ｖパルス出力信号とコ
    ンポジットシンク出力信号と、音声信号に重畳されたデ
    ィジタルデータをデコードして映像表示する場合のＨ・
    Ｖパルスとコンポジットシンク信号を生成する同期生成
    回路と、前記同期生成回路から出力されるＨ・Ｖパルス
    とコンポジットシンクとを、入力される前記制御信号に
    応じて切り換える第２のスイッチと、前記ＣＰＵインタ
    ーフェース回路からの信号と前記データ処理回路の出力
    信号とを入力し、前記表示制御回路からの制御信号に応
    じて出力信号を切り換える第３のスイッチと、前記第３
    のスイッチの出力信号を色変換する色変換テーブルと、
    前記色変換テーブルの出力信号をアナログ信号に変換す
    るＤＡ変換回路と、前記第２のスイッチから出力された
    コンポジット出力信号と前記ＤＡ変換回路の出力信号と
    を入力し、前記ＤＡ変換回路の出力信号をテレビ映像信
    号にエンコードするテレビエンコード回路と、前記表示
    制御回路からの制御信号に応じて、前記テレビエンコー
    ド回路の出力信号と入力された映像信号とを切り換える
    第４のスイッチとを備えたこと特徴とする波形表示装
    置。
JP08387795A 1995-04-10 1995-04-10 波形表示装置 Expired - Fee Related JP3460368B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP08387795A JP3460368B2 (ja) 1995-04-10 1995-04-10 波形表示装置
CN96104197A CN1091332C (zh) 1995-04-10 1996-03-29 波形显示信号发生设备
EP96302344A EP0738090B1 (en) 1995-04-10 1996-04-02 Waveform display signal generating apparatus
DE69617516T DE69617516T2 (de) 1995-04-10 1996-04-02 Gerät zur Erzeugung von Wellenformanzeigesignalen
KR1019960010542A KR100199515B1 (ko) 1995-04-10 1996-04-09 파형표시 신호발생장치
US08/631,835 US5828358A (en) 1995-04-10 1996-04-10 Waveform display signal generating apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08387795A JP3460368B2 (ja) 1995-04-10 1995-04-10 波形表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003115577A Division JP2003315368A (ja) 2003-04-21 2003-04-21 波形表示装置

Publications (2)

Publication Number Publication Date
JPH08289332A true JPH08289332A (ja) 1996-11-01
JP3460368B2 JP3460368B2 (ja) 2003-10-27

Family

ID=13814896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08387795A Expired - Fee Related JP3460368B2 (ja) 1995-04-10 1995-04-10 波形表示装置

Country Status (6)

Country Link
US (1) US5828358A (ja)
EP (1) EP0738090B1 (ja)
JP (1) JP3460368B2 (ja)
KR (1) KR100199515B1 (ja)
CN (1) CN1091332C (ja)
DE (1) DE69617516T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150133290A (ko) * 2014-03-07 2015-11-27 미쓰비시덴키 가부시키가이샤 아날로그 유닛, 변환 특성 테이블 작성 장치 및 프로그래머블 컨트롤러 시스템

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3436005B2 (ja) * 1996-07-25 2003-08-11 松下電器産業株式会社 波形発生装置
JPH1155569A (ja) * 1997-08-05 1999-02-26 Sharp Corp 表示制御回路
US6052600A (en) * 1998-11-23 2000-04-18 Motorola, Inc. Software programmable radio and method for configuring
US6518744B1 (en) * 2000-03-23 2003-02-11 Tektronix, Inc. General purpose oscilloscope having digital television signal display capability
WO2005029874A1 (en) * 2003-09-22 2005-03-31 Koninklijke Philips Electronics N.V. Method and apparatus for generating a presentation image
CN105763895A (zh) * 2016-04-15 2016-07-13 无锡天脉聚源传媒科技有限公司 一种多频道监控界面的声音处理方法及装置、系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4394650A (en) * 1981-02-19 1983-07-19 Honeywell Information Systems Inc. Graphic and data character video display system
US4591897A (en) * 1984-03-08 1986-05-27 Edelson Steven D System for generating a display of graphic objects over a video camera picture
JPS6417579A (en) * 1987-07-13 1989-01-20 Pioneer Electronic Corp Image memory device
US5172216A (en) * 1989-08-30 1992-12-15 Matsushita Electric Industrial Co., Ltd. Signal waveform display device
US5027212A (en) * 1989-12-06 1991-06-25 Videologic Limited Computer based video/graphics display system
JPH04305161A (ja) * 1990-12-28 1992-10-28 Yokogawa Electric Corp 波形観測装置
JPH0528230A (ja) * 1991-07-23 1993-02-05 Hitachi Denshi Ltd 画像処理装置のリアルタイム診断方法及び装置
JPH05346953A (ja) * 1992-06-15 1993-12-27 Matsushita Electric Ind Co Ltd 画像データ処理装置
JPH07128372A (ja) * 1993-10-29 1995-05-19 Sony Tektronix Corp 信号測定方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150133290A (ko) * 2014-03-07 2015-11-27 미쓰비시덴키 가부시키가이샤 아날로그 유닛, 변환 특성 테이블 작성 장치 및 프로그래머블 컨트롤러 시스템

Also Published As

Publication number Publication date
EP0738090A3 (en) 1998-04-15
EP0738090A2 (en) 1996-10-16
DE69617516D1 (de) 2002-01-17
KR100199515B1 (ko) 1999-06-15
US5828358A (en) 1998-10-27
CN1135139A (zh) 1996-11-06
CN1091332C (zh) 2002-09-18
JP3460368B2 (ja) 2003-10-27
KR960039903A (ko) 1996-11-25
DE69617516T2 (de) 2002-05-02
EP0738090B1 (en) 2001-12-05

Similar Documents

Publication Publication Date Title
EP0918313A1 (en) Signal processing method for an analogue picture signal
JPH01171372A (ja) テレビジョン信号方式変換装置
JP3460368B2 (ja) 波形表示装置
US5812212A (en) Image displaying apparatus
JP2003315368A (ja) 波形表示装置
KR20060009597A (ko) 영상신호 합성방법, 영상신호 합성장치, 디스플레이시스템, 디스플레이장치 및 디스플레이장치의 제어방법
JP2898084B2 (ja) 画像圧縮処理装置
JP3013362B2 (ja) 映像信号処理装置
JP2774286B2 (ja) ディジタル画像信号処理における同期信号の多重方法
JPH10271462A (ja) テレビジョン信号処理装置用のバスシステム
JPH11133936A (ja) 画像合成装置
JPH03101575A (ja) テレビジョン受信機
JP2017037321A (ja) 画像処理装置、その制御方法、および画像表示装置
KR100229625B1 (ko) 선택적 방송정보신호 표시장치 및 표시방법
US4929937A (en) Circuit for generating image signal
JP2605006B2 (ja) 色調制御装置
KR0150965B1 (ko) 와이드 텔레비젼의 신호처리회로
JP2023073916A (ja) 情報処理装置、情報処理プログラム及び情報処理方法
JP2013205759A (ja) 画像処理装置、その制御方法、および画像表示装置
JPS596685A (ja) 文字放送受信装置
JPH01174077A (ja) 映像信号処理装置
JPH0678233A (ja) 文字・音信号発生装置
JPH01162088A (ja) スーパーインポーズ装置
JPH04246977A (ja) 画像処理装置
JP2002112280A (ja) 表示装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees