JPH0828982B2 - インバータ装置 - Google Patents

Description

【発明の詳細な説明】 ［技術分野］ 本発明はインバータ装置に関するものである。

［背景技術］ 第３図は従来のフルブリッジ型のインバータ装置の回
路を示し、この従来例装置は負荷に電力供給するインバ
ータ用主スイッチング要素としてトランジスタからなる
半導体スイッチング素子を用いており、直流電源V₁には
トランジスタQ₁と、ダイオードD₆と、トランジスタQ₄と
の直列回路を接続するとともに、トランジスタQ₂と、ダ
イオードD₅と、トランジスタQ₃との直列回路を接続し、
トランジスタQ₁のエミッタと、トランジスタQ₂のエミッ
タとの間にインダクタンス素子L₁と、負荷R₀、コンデン
サC₁の並列回路との直列回路を接続してある。更にトラ
ンジスタQ₁、Q₂にはダイオードD₁、D₂を夫々並列接続
し、また同様にダイオードD₅とトランジスタQ₃との直列
回路、ダイオードD₆とトランジスタQ₄との直列回路にも
ダイオードD₃、D₄を夫々並列に接続してある。

ドライバ回路ＡはトランジスタQ₃、Q₄を交互に低周波
でオンオフさせ、第４図（ｃ）に示すようにトランジス
タQ₃をオンさせているときにはトランジスタQ₁を第４図
（ａ）に示すように高周波でオンオフさせ、又第４図
（ｄ）に示すようにトランジスタQ₄をオンさせていると
きにはトランジスタQ₂を第４図（ｂ）に示すように高周
波数でオンオフさせるようになっている。

而してトランジスタQ₃がオンしている状態でトランジ
スタQ₁が高周波でオンオフ動作している場合、トランジ
スタQ₁のオン時には直流電源V₁、トランジスタQ₁、イン
ダクタンス素子L₁、負荷R₀とコンデンサC₁の並列回路、
ダイオードD₅、トランジスタQ₃からなる主回路に漸増電
流が流れる。トランジシタQ₁がオフすると、トランジス
タQ₁のオン時にインダクタンス素子L₁に蓄積されたエネ
ルギがインダクタンス素子L₁、負荷R₀とコンデンサC₁の
並列回路、ダイオードD₅、トランジスタQ₃、ダイオード
D₄の閉回路で放出されるので、インダクタンス素子L₁に
は漸減電流が流れる。このような動作がトランジスタQ₃
がオンしている状態の間繰り返される。

一方トランジスタQ₄がオンしている状態においては上
述の場合と逆の極性でインダクタンス素子L₁に電流が流
れる。

従ってインダクタンス素子L₁に流れる電流は第５図
（ａ）に示すような波形を呈する。このインダクタンス
素子L₁に流れる電流はコンデンサC₁及び負荷R₀に分流し
ているが、コンデンサC₁は所謂ハイパスフィルタ的役割
を担うので、コンデンサC₁には第５図（ａ）で示す電流
波形の内、高周波成分が分流され、その波形は第５図
（ｂ）で示すような波形となる。

一方負荷R₀にはインダクタンス素子L₁に流れる電流の
低周波成分が流れるので、第５図（ｃ）に示す電流が流
れる。

即ち第３図回路は負荷R₀に矩形波状電流を供給する為
の回路を構成し、負荷R₀として例えば高圧放電灯を用い
るとちらつきが少なく、且つ高周波点灯時の音響共鳴現
象の生じない点灯を可能にするものである。

ところで第３図回路を詳細に検討すると、次のような
問題点が有る。次にこの問題点について第６図の波形を
参照しながら説明する。

まずトラジスタQ₁がオンしている状態にあってはトラ
ンジスタQ₄とダイオードD₆の直列回路の両端には直流電
源V₁の電圧が直接印加され、またトランジスタQ₁がオフ
状態に維持されている状態にあっては前述のようにダイ
オードD₄に電流が流れているため、トランジスタQ₄とダ
イオードD₆との直列回路の両端電圧V₄₆は略零となる。
この状態を示すのが第６図（ｂ）である。尚第６図
（ａ）は第５図（ａ）の波形を拡大したものである。

ここでトランジスタQ₄とダイオードD₆との直列回路の
概念図を示すと、第７図（イ）のようになり、同図中C
₆₁、C₄₁、C₄₂は夫々ダイオードD₆、トランジスタQ₄のコ
レクタ・エミッタ間、トランジスタQ₄のベース・エミッ
タ間の接合容量を示し、D₆₁、D₄₁、D₄₂は夫々ダイオー
ドD₆、トランジスタQ₄のPN接合を示す。

而してトランジスタQ₁のオン時にはダイオードD₆とト
ランジスタQ₄の直列回路には第６図（ｂ）で示すように
直流電源V₁の電圧が印加されるので、トランジスタQ₄の
コレクタ・エミッタ間の接合容量C₄₁は第７図（ロ）に
示すように充電される。またトランジスタQ₁のオフ時に
はトランジスタQ₄とダイオードD₆の直列回路の両端はダ
イオードD₄に電流が流れているため実質的に短絡されて
おり、トランジスタQ₁のオン時に充電された接合容量C
₄₁の電圧はダイオードD₆の接合容量C₆₁と、トランジス
タQ₄のコレクタ・エミッタ間の接合容量C₄₁とで第７図
（ハ）のように分圧される。

この状態を示すのが第６図（ｃ）であって、この図に
おいて、V₄₁は上記分圧前の接合容量C₄₁の電圧を示し、
この電圧V₄₁は直流電源V₁の電圧となる。また電圧V₄₂は
分圧後の接合容量C₄₁の電圧を示す。

さてトランジスタQ₄のコレクタ・エミッタ間の電圧V
_Q4が上記第６図（ｃ）のような電圧波形を呈する場合、
トランジスタQ₁のオン時の接合容量C₄₁の充電電流、ト
ランジスタQ₁のオフ時の接合容量C₄₁の放電電流は第６
図（ｄ）のようにパルス状の波形となる。

従ってこのトランジスタQ₄の接合容量C₄₁へのパルス
状の充放電電流に起因する問題点が従来例にはあった。
例えばトランジスタQ₄の周囲温度が高く、トランジスタ
Q₄の電流増幅率が高い場合において、トランジスタQ₄が
第６図（ｄ）に示す電流により自己バイアスされ、トラ
ンジスタQ₄が本来オフ期間であるべき期間において、コ
レクタ・エミッタ間に電流が流れる。そしてこの電流が
流れる状態はトランジスタQ₄としてはある程度の電圧を
持った状態（活性領域）であるのが一般的であり、この
場合トランジスタQ₄の温度が更に上昇してついにはオン
状態のトランジスタQ₁とともに直流電源V₁を短絡するに
至り、トランジスタQ₄又はトランジスタQ₁等が破壊して
しまうのである。

尚従来例として第３図に示すフルブリッジ型のインバ
ータ装置を挙げたが、接合容量を持つスイッチング素子
を用い、該スイッチング素子の本来オフ期間の電圧に変
化がある如き回路構成を取ると上述のようにな問題点が
存在することが明らかである。例えば第８図に示すよう
な所謂ハーフブリッジ型のインバータ装置においても上
述の問題点が存在する。

この回路ではトランジスタQ₁にインダクタンス素子L₁
と負荷R₀との直列回路を介してコンデンサC₂を並列接続
し、ダイオードD₆とトランジスタQ₄の直列回路にインダ
クタンス素子L₁と負荷R₀との直列回路を介してコンデン
サC₃を並列に接続してある。

而してトランジスタQ₁、Q₄はドライブ回路Ａにより、
第９図（ａ）（ｂ）に示すように交互にオンオフされ、
このオンオフにより負荷R₀に第９図（ｃ）に示すような
電流が流れる。

この第９図（ｃ）において斜線で示す部分はダイオー
ドD₁又はD₄を流れる電流を示しており、残りの部分がト
ランジスタQ₁又はQ₄に流れる電流となる。

この結果例えばトランジスタQ₄とダイオードD₆との直
列回路には第９図（ｄ）に示すような電圧が印加され、
トランジスタQ₄のコレクタ・エミッタ間の接合容量C₄₁
に対する充放電電流は第９図（ｅ）のような波形を呈す
る。

一方トランジスタQ₄のオンオフ状態は第９図（ｂ）に
示す通りであり、この図において本来オフ状態に切替わ
るべきt₁時点において、極めて短時間であるがトランジ
スタQ₄の接合容量C₄₁への流れ込み電流が存在し、この
接合容量C₄₁への電流が第３図回路と同様な誤動作の原
因となるという問題があった。

［発明の目的］ 本発明は上述の問題点に鑑みて為されたもので、その
目的とするとことはスイッチング素子の接合容量への充
放電電流を低減して誤動作するのを防止し、誤動作によ
る素子破壊を防いだインバータ装置を提供するにある。

［発明の開示］ 本発明は負荷へ電力を供給すべきインバータ用の主ス
イッチング要素の一部又は全部を構成する２つの半導体
スイッチング素子を直列接続した直列回路を少なくとも
１組電源に並列接続し、一方の半導体スイッチング素子
複数回スイッチング駆動している間は他方の半導体スイ
ッチング素子をオフ状態に維持するものであって、一方
の半導体スイッチング素子と他方の半導体スイッチング
素子との間に電源に対して順方向の第１のダイオードを
挿入するとともに、第１のダイオードと他方の半導体ス
イッチング素子との直列回路に第２のダイオードを逆方
向に並列接続し且つ他方の半導体スイッチング素子に並
列にコンデンサを接続したことを特徴とし、半導体スイ
ッチング素子の両端電圧を安定化することにより、半導
体スイッチング素子の接合容量の充放電電流を低減して
誤動作をオフ状態に維持されるべき半導体スイッチング
素子が誤動作するのを防止することができるものであ
る。以下本発明を実施例により説明する。

実施例 第１図は本発明をフリブリッジ型インバータ装置に用
いた本実施例を示しており、第３図と同一記号のものは
同一要素である。そして第３図回路と相違する点は低周
波数でオンオフさせるトランジスタQ₃、Q₄に夫々比較的
小容量で且つ同等のコンデンサC₃₀、C₄₀を並列に接続し
てある点である。

而してインバータ装置としての動作は第３図回路と同
様となるが、トランジスタQ₃、Q₄の接合容量への充放電
電流を低減できるのである。

つまり例えばトランジスタQ₁のオン時にコンデンサC
₄₀が一旦直流電源V₁電圧まで充電されると、トランジス
タQ₁のオフ時においては、ダイオードD₆の接合容量C₆₁
への放電電荷はコンデンサC₄₀の電圧低下を殆ど来すこ
となく行なわれ、従って次のトランジスタQ₁のオン時に
おいてトランジスタQ₄のエミッタ・コレクタ間の接合容
量C₄₁への充電はコンデンサC₄₀の電圧が直流電源V₁の電
圧と殆ど変わらないので、コンデンサC₄₀及び接合容量C
₄₁への充電電流も第２図（ｄ）に示すように極めて小さ
い値に抑えられることができる。

トランジスタQ₂の動作と、ダイオードD₅及びトランジ
スタQ₃の接合容量への充放電と、コンデンサC₃₀の充放
電との間にも上述と同様な関係が得られる。

かくしてトランジスタQ₄（又はQ₃）のコレクタ電圧V
_Q4（又はV_Q3）の電圧変化が第２図（ｃ）のように極め
て小さくなって、自己バイアスという現象が無くなり、
従来の問題点を解消できるのである。

ちなみにトランジスタQ₄として松下電子工業社製2SD1
446を使用した場合、コンデンサC₄₀としては50PF程度の
容量のコンデンサでも効果が充分得られ、第９図（ｅ）
に示したトランジスタQ₄のコレクタ・エミッタ間の接合
容量C₄₁の充放電電流に比べて1/5〜1/10程度に低減する
ことができた。

尚第２図（ａ）はインダクタンスL₁に流れる電流波形
を、また同図（ｂ）はトランジスタQ₄とダイオードD₆と
の直列回路の両端電圧V₄₆を示す。

ところで上記実施例はフルブリッジ型のインバータ装
置であるが、特にこのインバータ装置に限定されるもの
では無く、２個の半導体スイッチング素子を直列接続し
て用いる所謂ハーフブリッジ型のインバータ装置や、そ
の他のインバータ装置においても適用できるのは言うま
でもない。また定電圧手段として上記実施例ではコンデ
ンサC₄₀、C₃₀を用いているが、他の定電圧手段を用いて
もよい。

［発明の効果］ 本発明は、一方の半導体スイッチング素子と他方の半
導体スイッチング素子との間に電源に対して順方向の第
１のダイオードを挿入するとともに、第１のダイオード
と他方の半導体スイッチング素子との直列回路に第２の
ダイオードを逆方向に並列接続し且つ他方の半導体スイ
ッチング素子に並列にコンデンサを接続したので、一方
の半導体スイッチング素子のオン時にコンデンサが電源
電圧まで充電されると、一方の半導体スイッチング素子
のオフ時における第１のダイオードの接合容量への放電
はコンデンサの電圧低下を殆ど来すことなく行なわれ、
従って一方の半導体スイッチング素子の次のオン時にお
ける他方の半導体スイッチング素子の接合容量への充電
は、コンデンサの電圧が電源電圧と殆ど変わらないの
で、コンデンサ及び他方の半導体スイッチング素子の接
合容量への充電電流を極めて小さい値に抑えられること
ができ、誤動作による素子破壊を防げるという効果があ
る。

【図面の簡単な説明】

第１図は本発明の実施例の回路図、第２図は同上の動作
説明用波形図、第３図は従来例の回路図、第４図、第５
図、第６図は同上の動作説明用波形図、第７図は同上の
動作説明用概念的な回路図、第８図は別の従来例の回路
図、第９図は同上の動作説明用波形図である。 Q₁〜Q₄……トランジスタ、C₃₀,C₄₀……コンデンサ、R₀
……負荷、V₁……直流電源である。

Claims (1)

【特許請求の範囲】
1. 【請求項１】負荷へ電力を供給すべきインバータ用の主
   スイッチング要素の一部又は全部を構成する２つの半導
   体スイッチング素子を直列接続した直列回路を少なくと
   も１組電源に並列接続し、一方の半導体スイッチング素
   子を複数回路スイッチング駆動している間は他方の半導
   体スイッチング素子をオフ状態に維持するものであっ
   て、一方の半導体スイッチング素子と他方の半導体スイ
   ッチング素子との間に電源に対して順方向の第１のダイ
   オードを挿入するとともに、第１のダイオードと他方の
   半導体スイッチング素子との直列回路に第２のダイオー
   ドを逆方向に並列接続し且つ他方の半導体スイッチング
   素子に並列にコンデンサを接続したことを特徴とするイ
   ンバータ装置。