JPH01129775A - インバータ装置 - Google Patents
インバータ装置Info
- Publication number
- JPH01129775A JPH01129775A JP62288031A JP28803187A JPH01129775A JP H01129775 A JPH01129775 A JP H01129775A JP 62288031 A JP62288031 A JP 62288031A JP 28803187 A JP28803187 A JP 28803187A JP H01129775 A JPH01129775 A JP H01129775A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- switching element
- voltage
- semiconductor switching
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
【技術分野１
本発明はインバータ装置に関するものである。
【背景Ｉ支術１
ｆＪＳａ図は従来のフルプリツノ型のインバータ装置の
回路を示し、この従来例装置は負荷に電力供給するイン
バータ用主スイッチング要素としてトランジスタからな
る半導体スイッチング素子を用いており、直流電源ｖ１
にはトランジスタＱ１と、ダイオードＤ６と、トランジ
スタＱ、との直列回路を接続するとともに、トランジス
タＱ２と、ダイオードＤ、と、トランジスタＱ、との直
列回路を接続し、トランジスタＱ、のエミッタと、トラ
ンジスタＱ２のエミッタとの間にインダクタンス素子り
、と、負荷Ｒ−、コンデンサＣ３の並列回路との直列回
路を接続しである。更にトランジスタＱ５、Ｑ、にはダ
イオードＤ１、Ｄ２を夫々並列接続し、また同様にダイ
オードＤ５とトランジスタＱ、との直列回路、ダイオー
ドＤ６とトランジスタＱ、との直列回路にもダイオード
Ｄ、、Ｄ４を夫々並列に接続しである。 ドライバ回路ＡはトランジスタＱ３、Ｑ、を交互に低周
波でオンオフさせ、第４図（ｅ）に示すようにトランジ
スタＱ、をオンさせているときにはトランジスタＱ１を
第４図（ａ）に示すように高周波でオンオフさせ、又第
４図（ｄ）に示すようにトランジスタＱ４をオンさせて
いるときにはトランジスタＱ２を第４図（ｂ）に示すよ
うに高周波数でオンオフさせるようになっている。 而してトランジスタＱ、がオンしている状態でトランジ
スタＱ１が高周波でオンオフ動作している場合、トラン
ジスタＱ、のオン時には直流電源■１、トランジスタＱ
１、インダクタンス素子り３、負荷Ｒ０とコンデンサＣ
１の並列回路、ダイオードＤ５、トランジスタＱ、から
なる主回路に漸増電流が流れる。トランジスタＱ、がオ
フすると、トランジスタＱ、のオン時にインダクタンス
素子り、に蓄積されたエネルギがイングクタンス素子Ｌ
Ｉ％負荷Ｒ０とコンデンサＣ１の並列回路、ダイオード
Ｄ９、トランジスタＱ ３、ダイオードＤ４の閉回路で
放出されるので、インダクタンス素子り、には漸減電流
が流れる。このような動作がトランジスタＱ、がオンし
ている状態の間繰り返される。 一方トランジスタＱ、がオンしている状態においては上
述の場合と逆の極性でインダクタンス素子り、に電流が
流れる。 従ってインダクタンス素子Ｌ１に流れる電流は第５図（
ａ）に示すような波形を呈する。このインダクタンス素
子Ｌ１に流れる電流はコンデンサＣ１及び負荷Ｒ０に電
流しているが、コンデンサＣ０は所謂バイパスフィルタ
的役割を担うので、コンデンサＣ０には第５図（ａ）で
示す電流波形の内、高周波成分が電流され、その波形は
第５図（ｂ）で示すような波形となる。 一方負荷Ｒ０にはインダクタンス素子り、に流れる電流
の低周波成分が流れるので、第５図（ｃ）に示す電流が
流れる。 即ち第３図回路は負荷Ｒ０に矩形波状電流を供給する為
の回路を構成し、負荷Ｒ０として例えば高圧放電灯を用
いるとちらつきが少なく、且つ高周波点灯時の音響共鳴
現象の生じない点灯を可能にするものである。 ところで第３図回路を詳細に検討すると、大のような問
題点が有る。次にこの問題点について第６図の波形を参
照しながら説明する。 まずトランジスタＱ１がオンしている状態にあってはト
ランジスタＱ４とダイオードＤ６の直列回路の両端には
直流電源■１の電圧が直接印加され、またトランジスタ
Ｑ１がオフ状態に維持されている状態にあっては前述の
ようにダイオードＤ４に電流が流れているため、トラン
ジスタＱ、とダイオードＤ６との直列回路の両端電圧ｖ
ｎｓは略零となる。この状態を示すのが第６図（ｂ）で
ある。尚第６図（ａ）は第５図（ａ）の波形を拡大した
ものである。 ここでトランジスタＱ、とダイオードＤ＠との直列回路
の概念図を示すと、第７図（イ）のようになり、同図中
Ｃ６３、Ｃ４いＣ４□は夫々ダイオードＤ８、トランジ
スタＱ、のコレクタ・エミッタ間、トランジスタＱ４の
ベース・エミッタ間の接合容量を示し、［）ａ＋、Ｄ４
１、Ｄ４２は夫々ダイオードＤ６、トランジスタＱ、の
ＰＮＮ接合示す。 而してトランジスタＱ１のオン時にはダイオードＤＧと
トランジスタＱ４の直列回路には第６図（ｂ）で示すよ
うに直流電源■１の電圧が印加されるので、トランクス
′りＱ、のコレクタ・エミッタ間の接合室ｆｉＣ，，は
第７図（ロ）に示すように充電される。またトランジス
タＱ、のオフ時にはトランジスタＱ、とダイオードＤ、
の直列回路の両端はダイオードＤ、に電流が流れている
ため実質的に短絡されており、トランジスタＱ、のオン
時に充電された接合￥Ｆ１ｃ４．の電圧はダイオードＤ
６の接合容量Ｃａ＋と、トランジスタＱ４のコレクタ・
エミッタ間の接合容量Ｃ４１とで１７図（ハ）のように
分圧される。 この状態を示すのがｔＪＳ６図（ｃ）であって、この図
において、■、１は上記分圧前の接合容量Ｃ１，の電圧
を示し、この電圧Ｖ ４１は直流電源ｖ１の電圧となる
。また電圧Ｖ４２は分圧後の接合ｇ量Ｃ４１の電圧を示
す。 さてトランジスタＱ４のコレクタ・エミッタ間の電圧Ｖ
Ｑ４が上記第６図（ｃ）のような電圧波形を呈する場合
、トランジスタＱ１のオン時の接合容量Ｃ４１の充電電
流、トランジスタＱ１のオフ時の接合容量Ｃ４１の放電
電流は第６図（ｄ）のようにパルス状の波形となる。 従ってこのトランジスタＱ４の接合容量Ｃ１，へのパル
ス状の充放電電流に起因する問題点が従来例にはあった
１例えばトランジスタＱ、の周囲温度が高く、トランジ
スタＱ、の電流増幅率が高い場合において、トランジス
タＱ４が第６図（ｄ）に示す電流により自己バイアスさ
れ、トランジスタＱ４が本来オフｗｉ間であるべき期間
において、コレクタ・エミッタ間に電流が流れる。そし
てこの電流が流れる状態はトランジスタＱ４としてはあ
る程度の電圧を持った状！！（活性領域）であるのが−
数的であり、この場合トランジスタＱ、の温度が更に上
昇してついにはオン状態のトランジスタＱ、とともに直
流電源Ｖ＋を短絡するに至り、トラン。 ジスタＱ４又はトランジスタＱ、等が破壊してしまうの
である。 尚従来例として第３図に示すフルプリツノ型のインバー
タ装置を挙げたが、接合容量を持つスイッチング索子を
用い、該スイッチング素子の本来オフ期間の電圧に変化
がある如き回路構成を取ると上述のようにな問題点が存
在することが明らかである。例えば第８図に示すような
所謂ハーフブリッジ型のインバータ装置においても上述
の問題点が存在する。 この回路ではトランジスタＱ、にイングクタンス素子Ｌ
１と負荷Ｒ０との直列回路を介してコンデンサＣ２を並
列接続し、ダイオードＤ６とトランジスタＱ４の直列回
路にイングクタンス索子Ｌ１と負荷Ｒ０との直列回路を
介してコンデンサＣ１を並列に接続しである。 而してトランジスタＱ、、Ｑ、はドライブ回路へにより
、第９図（ａ）（ｂ）に示すように交互にオンオフされ
、このオンオフにより負荷Ｒ０に第９図（ｅ）に示すよ
うな電流が流れる。 この第９図（ｃ）において斜線で示す部分はダイオード
Ｄ１又はり、を流れる電流を示しており、残りの部分が
トランジスタＱ、又はＱ、に流れる電流となる。 この結果例えばトランジスタＱ４とダイオードＤ６との
直列回路には第９図（ｄ）に示すような電圧が印加され
、トランジスタＱ、のフレクン・エミッタ間の接合容量
Ｃ４１に対する充放？に電流は第９図（ｅ）のような波
形を呈する。 一方トランジスタＱ４のオンオフ状態は第９図（ｂ）に
示す通りであり、この図において本来オフ状態に切替わ
るべき１１時点において、極めて短時間であるがトラン
ジスタＱ４の接介容ｊｉ ｃ ４＋への流れ込み電流が
存在し、この接合容ｆｉｃ、、への電流が第３図回路と
同様な誤動作の原因となるという問題があった。 ［発明の目的］ 本発明は上述の問題点に鑑みて為されたもので、その目
的とするとことはスイッチング素子の接合￥￥量への充
放電電流を低減して誤動作するのを防止し、誤動作によ
る素子破壊を防いだインバータ装置を提供するにある。 ［発明の開示］ 本発明は負荷へ電力を供給すべきインバータ用の主スイ
ッチング要素の一部又は全部を構成する２つの半導体ス
イッチング素子を直列接続した直列回路を少なくとも１
ｍ’ＮＬＨに並列接続し、一方の半導体スイッチング素
子の駆動時には他方の半導体スイッチング素子をオフ状
態に維持するインバータ装置において、オフ時に接合′
８量に対して放電ループが形成される上記オフ状態に維
持される半導体スイッチング素子の両端電圧を安定させ
る定電圧化手段を設けたことを特徴とし、定電圧化手段
により半導体スイッチング素子の両端電圧を安定化する
ことにより、半導体スイッチング素子の接合容量の充放
電電流を低減して誤動作をオフ状態に維持されるべき半
導体スイッチング素子が誤動作するの、を防止すること
ができるものである。以下本発明を実施例により説明す
る。 及１九 第１図は本発明をフルブリッジ型インバータ装置に用い
た本実施例を示しでおり、第３図と同一記号のものは同
一要素である。そして第３図向路と相違する点は低周波
数でオンオフさせるトランジスタＱ１、Ｑ４に夫々比較
的小！ｌ！Ｆ量で且つ同等のコンデンサＣ３゜、Ｃ４６
を並列に接続しである点である。 而してインバータ装置としての動作は第３図回路と同様
となるが、トランジスタＱ１、Ｑ４の接合容量への充放
電電流を低減できるのである。 つまり例えばトランジスタＱ、のオン時にコンデンサＣ
１゜が−旦直流電源Ｖ、電圧まで充電されると、トラン
ジスタＱ、のオフ時においては、ダイオードＤ６の接合
容１１ Ｃａ ＋への放電電荷はコンデンサＣ４０の電
圧低下を殆ど米すことなく行なわれ、従って次のトラン
ジスタＱ１のオン時においてトランジスタＱ４のエミッ
タ・コレクタ間の接合容量Ｃ４１への充電はコンデンサ
Ｃ４゜の電圧が直流電源■、の電圧と殆ど変わらない、
ので、コンデンサＣ１゜及び接合容量Ｃ４１への充電電
流も第２図（ｄ）に示すように極めて小さい値に抑えら
れることができる。 トランジスタＱ２の動作と、ダイオードＤ、及びトラン
ジスタＱ、の接合￥’Ｆｆｆｉへの充放電と、コンデン
サＣ３Ｇの充放電との間にも上述と同様な関係が得られ
る。 かくしてトランジスタＱ、（又はＱ、）のコレクタ電圧
ＶＯ４（又はＶＯ３）の電圧変化が第２図（ｅ）のよう
に極めて小さくなって、自己バイアスという現象が無く
なり、従来の問題点を解消できるのである。 ちなみにトランジスタＱ４として投下電子工業社製２Ｓ
Ｄ１４４６を使用した場合、コンデンサＣ４゜としては
５ｏｐｐ程度の容量のコンデンサでも効果が充分得られ
、第９図（ｅ）に示したトランジスタＱ４のコレクタ・
エミッタ間の接合容量Ｃ４１の充放電電流に比べて１７
５〜１７１０程度に低減することができた。 尚第２図（ａ）はインダクタンスＬ、に流れる電流波形
を、また同図（ｂ）はトランジスタＱ４とダイオードＤ
６との直列回路の両端電圧ｖ４６を示す。 ところで上記実施例はフルブリッジ型のインバータ装置
であるが、特にこのインバータ装置に限定されるもので
は無く、２個の半導体スイッチング素子を直列接続して
用いる所謂バー７プリツノ型のインバータ装置や、その
他のインバータ装置においても適用できるのは言うまで
もない、また定電圧手段として上記実施例ではコンデン
サＣ１゜、Ｃ１゜を用いているが、他の定電圧手段を用
いてもよい。 【発明の効果】 本発明は上述のように構成し、オフ時に接合容量に対し
て放電ループが形成されるオフ状態の半導体スイッチン
グ素子の両端電圧を安定させる定電圧化手段を設けたの
で、半導体スイッチング素子の接合″ｆｆ４１の充放電
電流を低減することができ、その結果誤動作をオフ状態
に維持されるべき半導体スイッチング素子が誤動作する
のを防止することができ、誤動作による素子破壊を防げ
るという効果を奏する。
回路を示し、この従来例装置は負荷に電力供給するイン
バータ用主スイッチング要素としてトランジスタからな
る半導体スイッチング素子を用いており、直流電源ｖ１
にはトランジスタＱ１と、ダイオードＤ６と、トランジ
スタＱ、との直列回路を接続するとともに、トランジス
タＱ２と、ダイオードＤ、と、トランジスタＱ、との直
列回路を接続し、トランジスタＱ、のエミッタと、トラ
ンジスタＱ２のエミッタとの間にインダクタンス素子り
、と、負荷Ｒ−、コンデンサＣ３の並列回路との直列回
路を接続しである。更にトランジスタＱ５、Ｑ、にはダ
イオードＤ１、Ｄ２を夫々並列接続し、また同様にダイ
オードＤ５とトランジスタＱ、との直列回路、ダイオー
ドＤ６とトランジスタＱ、との直列回路にもダイオード
Ｄ、、Ｄ４を夫々並列に接続しである。 ドライバ回路ＡはトランジスタＱ３、Ｑ、を交互に低周
波でオンオフさせ、第４図（ｅ）に示すようにトランジ
スタＱ、をオンさせているときにはトランジスタＱ１を
第４図（ａ）に示すように高周波でオンオフさせ、又第
４図（ｄ）に示すようにトランジスタＱ４をオンさせて
いるときにはトランジスタＱ２を第４図（ｂ）に示すよ
うに高周波数でオンオフさせるようになっている。 而してトランジスタＱ、がオンしている状態でトランジ
スタＱ１が高周波でオンオフ動作している場合、トラン
ジスタＱ、のオン時には直流電源■１、トランジスタＱ
１、インダクタンス素子り３、負荷Ｒ０とコンデンサＣ
１の並列回路、ダイオードＤ５、トランジスタＱ、から
なる主回路に漸増電流が流れる。トランジスタＱ、がオ
フすると、トランジスタＱ、のオン時にインダクタンス
素子り、に蓄積されたエネルギがイングクタンス素子Ｌ
Ｉ％負荷Ｒ０とコンデンサＣ１の並列回路、ダイオード
Ｄ９、トランジスタＱ ３、ダイオードＤ４の閉回路で
放出されるので、インダクタンス素子り、には漸減電流
が流れる。このような動作がトランジスタＱ、がオンし
ている状態の間繰り返される。 一方トランジスタＱ、がオンしている状態においては上
述の場合と逆の極性でインダクタンス素子り、に電流が
流れる。 従ってインダクタンス素子Ｌ１に流れる電流は第５図（
ａ）に示すような波形を呈する。このインダクタンス素
子Ｌ１に流れる電流はコンデンサＣ１及び負荷Ｒ０に電
流しているが、コンデンサＣ０は所謂バイパスフィルタ
的役割を担うので、コンデンサＣ０には第５図（ａ）で
示す電流波形の内、高周波成分が電流され、その波形は
第５図（ｂ）で示すような波形となる。 一方負荷Ｒ０にはインダクタンス素子り、に流れる電流
の低周波成分が流れるので、第５図（ｃ）に示す電流が
流れる。 即ち第３図回路は負荷Ｒ０に矩形波状電流を供給する為
の回路を構成し、負荷Ｒ０として例えば高圧放電灯を用
いるとちらつきが少なく、且つ高周波点灯時の音響共鳴
現象の生じない点灯を可能にするものである。 ところで第３図回路を詳細に検討すると、大のような問
題点が有る。次にこの問題点について第６図の波形を参
照しながら説明する。 まずトランジスタＱ１がオンしている状態にあってはト
ランジスタＱ４とダイオードＤ６の直列回路の両端には
直流電源■１の電圧が直接印加され、またトランジスタ
Ｑ１がオフ状態に維持されている状態にあっては前述の
ようにダイオードＤ４に電流が流れているため、トラン
ジスタＱ、とダイオードＤ６との直列回路の両端電圧ｖ
ｎｓは略零となる。この状態を示すのが第６図（ｂ）で
ある。尚第６図（ａ）は第５図（ａ）の波形を拡大した
ものである。 ここでトランジスタＱ、とダイオードＤ＠との直列回路
の概念図を示すと、第７図（イ）のようになり、同図中
Ｃ６３、Ｃ４いＣ４□は夫々ダイオードＤ８、トランジ
スタＱ、のコレクタ・エミッタ間、トランジスタＱ４の
ベース・エミッタ間の接合容量を示し、［）ａ＋、Ｄ４
１、Ｄ４２は夫々ダイオードＤ６、トランジスタＱ、の
ＰＮＮ接合示す。 而してトランジスタＱ１のオン時にはダイオードＤＧと
トランジスタＱ４の直列回路には第６図（ｂ）で示すよ
うに直流電源■１の電圧が印加されるので、トランクス
′りＱ、のコレクタ・エミッタ間の接合室ｆｉＣ，，は
第７図（ロ）に示すように充電される。またトランジス
タＱ、のオフ時にはトランジスタＱ、とダイオードＤ、
の直列回路の両端はダイオードＤ、に電流が流れている
ため実質的に短絡されており、トランジスタＱ、のオン
時に充電された接合￥Ｆ１ｃ４．の電圧はダイオードＤ
６の接合容量Ｃａ＋と、トランジスタＱ４のコレクタ・
エミッタ間の接合容量Ｃ４１とで１７図（ハ）のように
分圧される。 この状態を示すのがｔＪＳ６図（ｃ）であって、この図
において、■、１は上記分圧前の接合容量Ｃ１，の電圧
を示し、この電圧Ｖ ４１は直流電源ｖ１の電圧となる
。また電圧Ｖ４２は分圧後の接合ｇ量Ｃ４１の電圧を示
す。 さてトランジスタＱ４のコレクタ・エミッタ間の電圧Ｖ
Ｑ４が上記第６図（ｃ）のような電圧波形を呈する場合
、トランジスタＱ１のオン時の接合容量Ｃ４１の充電電
流、トランジスタＱ１のオフ時の接合容量Ｃ４１の放電
電流は第６図（ｄ）のようにパルス状の波形となる。 従ってこのトランジスタＱ４の接合容量Ｃ１，へのパル
ス状の充放電電流に起因する問題点が従来例にはあった
１例えばトランジスタＱ、の周囲温度が高く、トランジ
スタＱ、の電流増幅率が高い場合において、トランジス
タＱ４が第６図（ｄ）に示す電流により自己バイアスさ
れ、トランジスタＱ４が本来オフｗｉ間であるべき期間
において、コレクタ・エミッタ間に電流が流れる。そし
てこの電流が流れる状態はトランジスタＱ４としてはあ
る程度の電圧を持った状！！（活性領域）であるのが−
数的であり、この場合トランジスタＱ、の温度が更に上
昇してついにはオン状態のトランジスタＱ、とともに直
流電源Ｖ＋を短絡するに至り、トラン。 ジスタＱ４又はトランジスタＱ、等が破壊してしまうの
である。 尚従来例として第３図に示すフルプリツノ型のインバー
タ装置を挙げたが、接合容量を持つスイッチング索子を
用い、該スイッチング素子の本来オフ期間の電圧に変化
がある如き回路構成を取ると上述のようにな問題点が存
在することが明らかである。例えば第８図に示すような
所謂ハーフブリッジ型のインバータ装置においても上述
の問題点が存在する。 この回路ではトランジスタＱ、にイングクタンス素子Ｌ
１と負荷Ｒ０との直列回路を介してコンデンサＣ２を並
列接続し、ダイオードＤ６とトランジスタＱ４の直列回
路にイングクタンス索子Ｌ１と負荷Ｒ０との直列回路を
介してコンデンサＣ１を並列に接続しである。 而してトランジスタＱ、、Ｑ、はドライブ回路へにより
、第９図（ａ）（ｂ）に示すように交互にオンオフされ
、このオンオフにより負荷Ｒ０に第９図（ｅ）に示すよ
うな電流が流れる。 この第９図（ｃ）において斜線で示す部分はダイオード
Ｄ１又はり、を流れる電流を示しており、残りの部分が
トランジスタＱ、又はＱ、に流れる電流となる。 この結果例えばトランジスタＱ４とダイオードＤ６との
直列回路には第９図（ｄ）に示すような電圧が印加され
、トランジスタＱ、のフレクン・エミッタ間の接合容量
Ｃ４１に対する充放？に電流は第９図（ｅ）のような波
形を呈する。 一方トランジスタＱ４のオンオフ状態は第９図（ｂ）に
示す通りであり、この図において本来オフ状態に切替わ
るべき１１時点において、極めて短時間であるがトラン
ジスタＱ４の接介容ｊｉ ｃ ４＋への流れ込み電流が
存在し、この接合容ｆｉｃ、、への電流が第３図回路と
同様な誤動作の原因となるという問題があった。 ［発明の目的］ 本発明は上述の問題点に鑑みて為されたもので、その目
的とするとことはスイッチング素子の接合￥￥量への充
放電電流を低減して誤動作するのを防止し、誤動作によ
る素子破壊を防いだインバータ装置を提供するにある。 ［発明の開示］ 本発明は負荷へ電力を供給すべきインバータ用の主スイ
ッチング要素の一部又は全部を構成する２つの半導体ス
イッチング素子を直列接続した直列回路を少なくとも１
ｍ’ＮＬＨに並列接続し、一方の半導体スイッチング素
子の駆動時には他方の半導体スイッチング素子をオフ状
態に維持するインバータ装置において、オフ時に接合′
８量に対して放電ループが形成される上記オフ状態に維
持される半導体スイッチング素子の両端電圧を安定させ
る定電圧化手段を設けたことを特徴とし、定電圧化手段
により半導体スイッチング素子の両端電圧を安定化する
ことにより、半導体スイッチング素子の接合容量の充放
電電流を低減して誤動作をオフ状態に維持されるべき半
導体スイッチング素子が誤動作するの、を防止すること
ができるものである。以下本発明を実施例により説明す
る。 及１九 第１図は本発明をフルブリッジ型インバータ装置に用い
た本実施例を示しでおり、第３図と同一記号のものは同
一要素である。そして第３図向路と相違する点は低周波
数でオンオフさせるトランジスタＱ１、Ｑ４に夫々比較
的小！ｌ！Ｆ量で且つ同等のコンデンサＣ３゜、Ｃ４６
を並列に接続しである点である。 而してインバータ装置としての動作は第３図回路と同様
となるが、トランジスタＱ１、Ｑ４の接合容量への充放
電電流を低減できるのである。 つまり例えばトランジスタＱ、のオン時にコンデンサＣ
１゜が−旦直流電源Ｖ、電圧まで充電されると、トラン
ジスタＱ、のオフ時においては、ダイオードＤ６の接合
容１１ Ｃａ ＋への放電電荷はコンデンサＣ４０の電
圧低下を殆ど米すことなく行なわれ、従って次のトラン
ジスタＱ１のオン時においてトランジスタＱ４のエミッ
タ・コレクタ間の接合容量Ｃ４１への充電はコンデンサ
Ｃ４゜の電圧が直流電源■、の電圧と殆ど変わらない、
ので、コンデンサＣ１゜及び接合容量Ｃ４１への充電電
流も第２図（ｄ）に示すように極めて小さい値に抑えら
れることができる。 トランジスタＱ２の動作と、ダイオードＤ、及びトラン
ジスタＱ、の接合￥’Ｆｆｆｉへの充放電と、コンデン
サＣ３Ｇの充放電との間にも上述と同様な関係が得られ
る。 かくしてトランジスタＱ、（又はＱ、）のコレクタ電圧
ＶＯ４（又はＶＯ３）の電圧変化が第２図（ｅ）のよう
に極めて小さくなって、自己バイアスという現象が無く
なり、従来の問題点を解消できるのである。 ちなみにトランジスタＱ４として投下電子工業社製２Ｓ
Ｄ１４４６を使用した場合、コンデンサＣ４゜としては
５ｏｐｐ程度の容量のコンデンサでも効果が充分得られ
、第９図（ｅ）に示したトランジスタＱ４のコレクタ・
エミッタ間の接合容量Ｃ４１の充放電電流に比べて１７
５〜１７１０程度に低減することができた。 尚第２図（ａ）はインダクタンスＬ、に流れる電流波形
を、また同図（ｂ）はトランジスタＱ４とダイオードＤ
６との直列回路の両端電圧ｖ４６を示す。 ところで上記実施例はフルブリッジ型のインバータ装置
であるが、特にこのインバータ装置に限定されるもので
は無く、２個の半導体スイッチング素子を直列接続して
用いる所謂バー７プリツノ型のインバータ装置や、その
他のインバータ装置においても適用できるのは言うまで
もない、また定電圧手段として上記実施例ではコンデン
サＣ１゜、Ｃ１゜を用いているが、他の定電圧手段を用
いてもよい。 【発明の効果】 本発明は上述のように構成し、オフ時に接合容量に対し
て放電ループが形成されるオフ状態の半導体スイッチン
グ素子の両端電圧を安定させる定電圧化手段を設けたの
で、半導体スイッチング素子の接合″ｆｆ４１の充放電
電流を低減することができ、その結果誤動作をオフ状態
に維持されるべき半導体スイッチング素子が誤動作する
のを防止することができ、誤動作による素子破壊を防げ
るという効果を奏する。
１１図は本発明の実施例の回路図、ｔＪＳ２図は同上の
動作説明用波形図、第３図は従来例の回路図、第４図、
第５１７１．第６図は同上の動作説明用波形図、第７図
は同上の動作説明用概念的な回路図、第８図は別の従来
例の回路図、ｔＩＳ９図は同上の動作説明用波形図であ
る。 Ｑ、〜Ｑ、・・・トランジスタ、Ｃ３゜ｔｃ４゜・・・
コンデンサ、Ｒｏ・・・負荷、■、・・・直流電源であ
る。 代理人 弁理士 石 １）長 七 Ｑ、〜Ｑ、・・・トランジスタ Ｃ１゜ｅｃｎ。・・・コンデンサ Ｒｏ・・・負荷 ｖｌ・・・直流電源 第１１１ 第２！ｉ！１ｌ （Ｃ） （ｄ） 第３図 第４図 第５― 第６図 第９Ｉｉｌ 〜 −１ 手続補正書く自発） １．事件の表示 昭和６２年特許願第２８８０３１号 ２、発明の名称 インバータ装置 ３、補正をする者 事件との関係 特許出願人 住 所 大阪府門真市大字門真１０４８番地名称（５８
３）松下電工株式会社 代表者 三 好 俊 夫 ４゜代理人 郵便番号 ５３０ 住 所 大阪市北区梅田１丁目１２番１７号５、補正命
令の日付 自 発 ６、補正により増加する発明の数 なし７、補正の対象
明細書
動作説明用波形図、第３図は従来例の回路図、第４図、
第５１７１．第６図は同上の動作説明用波形図、第７図
は同上の動作説明用概念的な回路図、第８図は別の従来
例の回路図、ｔＩＳ９図は同上の動作説明用波形図であ
る。 Ｑ、〜Ｑ、・・・トランジスタ、Ｃ３゜ｔｃ４゜・・・
コンデンサ、Ｒｏ・・・負荷、■、・・・直流電源であ
る。 代理人 弁理士 石 １）長 七 Ｑ、〜Ｑ、・・・トランジスタ Ｃ１゜ｅｃｎ。・・・コンデンサ Ｒｏ・・・負荷 ｖｌ・・・直流電源 第１１１ 第２！ｉ！１ｌ （Ｃ） （ｄ） 第３図 第４図 第５― 第６図 第９Ｉｉｌ 〜 −１ 手続補正書く自発） １．事件の表示 昭和６２年特許願第２８８０３１号 ２、発明の名称 インバータ装置 ３、補正をする者 事件との関係 特許出願人 住 所 大阪府門真市大字門真１０４８番地名称（５８
３）松下電工株式会社 代表者 三 好 俊 夫 ４゜代理人 郵便番号 ５３０ 住 所 大阪市北区梅田１丁目１２番１７号５、補正命
令の日付 自 発 ６、補正により増加する発明の数 なし７、補正の対象
明細書
Claims (2)
- （１）負荷へ電力を供給すべきインバータ用の主スイッ
チング要素の一部又は全部を構成する２つの半導体スイ
ッチング素子を直列接続した直列回路を少なくとも１組
電源に並列接続し、一方の半導体スイッチング素子の駆
動時には他方の半導体スイッチング素子をオフ状態に維
持するインバータ装置において、オフ時に接合容量に対
して放電ループが形成される上記オフ状態の半導体スイ
ッチング素子の両端電圧を安定させる定電圧化手段を設
けたことを特徴とするインバータ装置。 - （２）上記定電圧化手段をコンデンサとして成ることを
特徴とする特許請求の範囲第１項記載のインバータ装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62288031A JPH0828982B2 (ja) | 1987-11-14 | 1987-11-14 | インバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62288031A JPH0828982B2 (ja) | 1987-11-14 | 1987-11-14 | インバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01129775A true JPH01129775A (ja) | 1989-05-23 |
| JPH0828982B2 JPH0828982B2 (ja) | 1996-03-21 |
Family
ID=17724926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62288031A Expired - Fee Related JPH0828982B2 (ja) | 1987-11-14 | 1987-11-14 | インバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0828982B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008251205A (ja) * | 2007-03-29 | 2008-10-16 | Kel Corp | ツーピースコネクタ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56112878A (en) * | 1980-02-12 | 1981-09-05 | Toshiba Corp | Half-bridge type high-frequency switching circuit |
-
1987
- 1987-11-14 JP JP62288031A patent/JPH0828982B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56112878A (en) * | 1980-02-12 | 1981-09-05 | Toshiba Corp | Half-bridge type high-frequency switching circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008251205A (ja) * | 2007-03-29 | 2008-10-16 | Kel Corp | ツーピースコネクタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0828982B2 (ja) | 1996-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3031265B2 (ja) | 圧電トランスの駆動回路および駆動方法 | |
| TWI317200B (en) | Dc/ac conversion device and controller ic thereof | |
| TWI238593B (en) | DC-AC converter, method for supplying AC power, and controller IC | |
| US6160724A (en) | Boost doubler circuit wherein an AC bridge rectifier is not required | |
| CN100383840C (zh) | 用于真空荧光显示器的电源电路 | |
| US20030030632A1 (en) | Energy recovery circuit of display device | |
| US5838113A (en) | Power supply circuit employing a differential amplifier connected to an AND gate that is in turn connected to flip-flop | |
| JPH01129775A (ja) | インバータ装置 | |
| CN100568329C (zh) | 用于真空荧光显示器的电源电路 | |
| JP2690363B2 (ja) | 直流電源装置及びその直流電源装置を使用した放電灯点灯装置 | |
| JPS58163271A (ja) | 空気調和装置の力率改善回路 | |
| JP2895946B2 (ja) | 蛍光表示管のフィラメント駆動回路 | |
| JPH01217887A (ja) | 放電灯点灯装置 | |
| JPS61295875A (ja) | インバ−タ装置 | |
| JPH1066351A (ja) | 電源装置 | |
| JP3418646B2 (ja) | 電源回路 | |
| JPH06276724A (ja) | ゲート駆動回路 | |
| JP3177240B2 (ja) | 電源回路 | |
| JP3410611B2 (ja) | 電源装置 | |
| JPH0684798U (ja) | ブリッジインバータ回路 | |
| JPH06311755A (ja) | インバータ装置 | |
| JPS599464Y2 (ja) | スイツチング回路における保護回路 | |
| JP2889303B2 (ja) | インバータ装置 | |
| JPS5892286A (ja) | ガス放電レ−ザの電源装置 | |
| JPH0488887A (ja) | インバータ回路のトランジスタ駆動用負電圧発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |