JPH08293377A - Serge absorber and its manufacture - Google Patents
Serge absorber and its manufactureInfo
- Publication number
- JPH08293377A JPH08293377A JP12059895A JP12059895A JPH08293377A JP H08293377 A JPH08293377 A JP H08293377A JP 12059895 A JP12059895 A JP 12059895A JP 12059895 A JP12059895 A JP 12059895A JP H08293377 A JPH08293377 A JP H08293377A
- Authority
- JP
- Japan
- Prior art keywords
- gap
- discharge
- resistor layer
- surge absorber
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000006096 absorbing agent Substances 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000000463 material Substances 0.000 claims abstract description 46
- 238000007789 sealing Methods 0.000 claims abstract description 14
- 229910003481 amorphous carbon Inorganic materials 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims description 19
- 238000004544 sputter deposition Methods 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 17
- 239000000203 mixture Substances 0.000 claims description 16
- 238000007740 vapor deposition Methods 0.000 claims description 9
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 229910019974 CrSi Inorganic materials 0.000 claims 1
- 239000011521 glass Substances 0.000 abstract description 17
- 239000011261 inert gas Substances 0.000 abstract description 12
- 238000002844 melting Methods 0.000 abstract description 10
- 230000008018 melting Effects 0.000 abstract description 10
- 239000006185 dispersion Substances 0.000 abstract 1
- 230000008020 evaporation Effects 0.000 abstract 1
- 238000001704 evaporation Methods 0.000 abstract 1
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 12
- 239000010408 film Substances 0.000 description 11
- 238000000034 method Methods 0.000 description 11
- 238000012545 processing Methods 0.000 description 8
- 229910052786 argon Inorganic materials 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- 239000011651 chromium Substances 0.000 description 6
- 239000010936 titanium Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 229910052754 neon Inorganic materials 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 1
- 239000005751 Copper oxide Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000002194 amorphous carbon material Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- 210000003298 dental enamel Anatomy 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Landscapes
- Thermistors And Varistors (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は電子回路や電子部品をサ
ージから保護するためのサージアブソーバに係り、特に
抵抗体膜を蒸着やスパッタにて形成でき且つギャップを
エッチングにて形成できるようにしたサージアブソーバ
およびその製造方法、さらに抵抗体層の損傷の少ないサ
ージアブソーバまたは封入される不活性ガス等のイオン
によるスパッタリングに対する耐性の高い抵抗体層を有
するサージアブソーバに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surge absorber for protecting electronic circuits and electronic parts from surges, and in particular, a resistor film can be formed by vapor deposition or sputtering and a gap can be formed by etching. The present invention relates to a surge absorber and a method for manufacturing the same, and further to a surge absorber having less damage to the resistor layer or a surge absorber having a resistor layer having high resistance to sputtering by ions such as an inert gas to be enclosed.
【０００２】[0002]
【従来の技術】図５は、従来のギャップ方式のサージア
ブソーバの構造を示す斜視図、図６はサージアブソーバ
のギャップ部分を拡大して示す拡大断面図である。この
サージアブソーバ１は、ガラス封止体２の内部に、アル
ミナ（酸化アルミニウム；Ａｌ2Ｏ3）などにより形成さ
れた丸棒状の基体３が設けられ、この基体３の表面に、
ギャップ７を介して対向する抵抗体層４ａ，４ｂが形成
されている。この抵抗体層４ａ，４ｂは酸化スズ（Ｓｎ
Ｏ2）などの高抵抗材料により形成されている。ギャッ
プ７は基体３の円周方向全周に沿って形成されており、
図６ではギャップ７の間隔（ギャップ長）をＧで示して
いる。2. Description of the Related Art FIG. 5 is a perspective view showing the structure of a conventional gap type surge absorber, and FIG. 6 is an enlarged sectional view showing the gap portion of the surge absorber in an enlarged manner. This surge absorber 1 is provided with a round bar-shaped base body 3 formed of alumina (aluminum oxide; Al 2 O 3 ) or the like inside a glass sealing body 2, and the surface of the base body 3 is
Resistor layers 4a and 4b facing each other through the gap 7 are formed. The resistor layers 4a and 4b are made of tin oxide (Sn
It is made of a high resistance material such as O 2 ). The gap 7 is formed along the entire circumference of the base body 3,
In FIG. 6, the gap (gap length) of the gap 7 is indicated by G.
【０００３】基体３の両端部には、それぞれの抵抗体層
４ａ，４ｂに導通する主電極５ａ，５ｂが設けられてい
る。この主電極５ａ，５ｂは抵抗値の低い金属材料によ
りキャップ状に形成されて、抵抗体層４ａ，４ｂの上か
ら基体３の両端部に嵌着されたものである。両主電極５
ａ，５ｂにはリード線６ａ，６ｂが接続され、このリー
ド線６ａ，６ｂがガラス封止体２の外部に延びている。
ガラス封止体２の内部は１００〜５００ｍｍＨｇ程度に
設定され、この内部にはアルゴン（Ａｒ）、ヘリウム
（Ｈｅ）、ネオン（Ｎｅ）などの不活性ガスが充填され
ている。Main electrodes 5a and 5b, which are electrically connected to the respective resistor layers 4a and 4b, are provided at both ends of the substrate 3. The main electrodes 5a and 5b are formed in a cap shape from a metal material having a low resistance value, and are fitted to both ends of the base 3 from above the resistor layers 4a and 4b. Both main electrodes 5
Lead wires 6a and 6b are connected to a and 5b, and the lead wires 6a and 6b extend to the outside of the glass sealing body 2.
The inside of the glass sealing body 2 is set to about 100 to 500 mmHg, and the inside is filled with an inert gas such as argon (Ar), helium (He), or neon (Ne).
【０００４】この従来のサージアブソーバでは、丸棒状
の基体３の外周全面に、厚さ２０μｍ程度の抵抗体層を
形成し、レーザ加工を用いて基体３の中央部にて円周に
沿って抵抗体層を削除することにより、ギャップ７が形
成される。レーザ加工の加工精度の限界から、ギャップ
間隔Ｇは数１０μｍ程度であり、実際のものは最小のギ
ャップ間隔で３０μｍ程度である。In this conventional surge absorber, a resistor layer having a thickness of about 20 μm is formed on the entire outer surface of the round rod-shaped base body 3, and a resistance is applied along the circumference at the central portion of the base body 3 by laser processing. The gap 7 is formed by removing the body layer. Due to the limitation of the laser processing accuracy, the gap distance G is about several tens of μm, and the actual one is about 30 μm at the minimum gap distance.
【０００５】上記サージアブソーバの動作を説明するた
めの等価回路は例えば図８のように表わすことができ
る。図８においてＲ0，Ｒ0は、それぞれの抵抗体層４
ａ，４ｂの抵抗値、Ｒａはギャップ７での抵抗体層間の
絶縁抵抗、Ｒｂは抵抗体層４ａ，４ｂの間に放電が開始
されたときの放電抵抗であり、例えば１０〜１００Ω程
度である。またＣは、ギャップ７での静電容量である。
主電極５ａ，５ｂ間にサージが印加されていない状態で
は、ギャップ７にて放電が行われず、よって等価回路に
て表現されているスイッチＳ2は絶縁抵抗Ｒａ側に接続
され、サージアブソーバは非常に高い電気抵抗を有する
ものとなっている。An equivalent circuit for explaining the operation of the surge absorber can be represented as shown in FIG. In FIG. 8, R0 and R0 are the resistor layers 4 respectively.
The resistance values of a and 4b, Ra is the insulation resistance between the resistor layers in the gap 7, and Rb is the discharge resistance when the discharge is started between the resistor layers 4a and 4b, for example, about 10 to 100Ω. . C is the capacitance at the gap 7.
In the state where the surge is not applied between the main electrodes 5a and 5b, the discharge is not performed in the gap 7, therefore the switch S2 represented by the equivalent circuit is connected to the insulation resistance Ra side, and the surge absorber is very It has a high electric resistance.
【０００６】主電極５ａ，５ｂ間にサージが印加された
時点で、等価回路にて表現されるスイッチＳ1が閉じた
ことになり、抵抗体層の抵抗Ｒ0を通してギャップ７に
充電され始める。ギャップ７（容量Ｃ）での放電開始電
圧は、ギャップ長Ｇやガラス封止体２内のガス圧などに
より決められる。容量Ｃでの充電電圧が放電開始電圧
（パッシェン最低電圧）に至ると、抵抗体層４ａ，４ｂ
間で放電が開始される。図８の等価回路では、ギャップ
７の充電電圧が放電開始電圧に至ったときに、情報αに
よりスイッチＳ2が放電抵抗Ｒｂに切換えられるものと
して表現されている。ギャップ７での放電は正放電また
は負放電であり、この放電は抵抗体層４ａ，４ｂの表面
を移動し、最終的には主電極５ａ，５ｂ間がアークで橋
絡される。主電極５ａと５ｂ間が放電によるアークで橋
絡された最終状態では、等価回路は、主電極５ａ，５ｂ
間が放電抵抗のみ（抵抗体層４ａ，４ｂの抵抗値Ｒ0よ
りも低い抵抗）で接続されたものとして表現できる。When a surge is applied between the main electrodes 5a and 5b, the switch S1 represented by the equivalent circuit is closed, and the gap 7 starts to be charged through the resistor R0 of the resistor layer. The discharge starting voltage in the gap 7 (capacity C) is determined by the gap length G, the gas pressure in the glass sealing body 2, and the like. When the charging voltage at the capacity C reaches the discharge starting voltage (Paschen's minimum voltage), the resistor layers 4a and 4b.
The discharge is started in the meantime. In the equivalent circuit of FIG. 8, the switch S2 is switched to the discharge resistor Rb by the information α when the charge voltage of the gap 7 reaches the discharge start voltage. The discharge in the gap 7 is a positive discharge or a negative discharge, the discharge moves on the surfaces of the resistor layers 4a and 4b, and finally the main electrodes 5a and 5b are bridged by an arc. In the final state where the main electrodes 5a and 5b are bridged by an arc due to discharge, the equivalent circuit is the main electrodes 5a and 5b.
It can be expressed that the space is connected only by the discharge resistance (the resistance lower than the resistance value R0 of the resistor layers 4a and 4b).
【０００７】[0007]
【発明が解決しようとする課題】上記従来の構造のサー
ジアブソーバ１では、以下に列記する問題点がある。 （１）従来のサージアブソーバの製造方法は、アルミナ
などにより形成された丸棒状の基体３の周囲にディップ
工程などによりＳｎＯ2の高抵抗材料を付着させて抵抗
体層を形成し、この抵抗体層をレーザ加工して、ギャッ
プ７を形成している。したがって、ギャップ７の間隔Ｇ
は数１０μｍ程度が限界でありこれ以上間隔Ｇを狭くす
ることが不可能である。実際のサージアブソーバでのギ
ャップ７の間隔は最小でも３０μｍ程度である。The surge absorber 1 having the above-mentioned conventional structure has the following problems. (1) In the conventional method of manufacturing a surge absorber, a high resistance material of SnO 2 is adhered to the periphery of a round rod-shaped base body 3 made of alumina or the like by a dipping process or the like to form a resistance layer, and this resistance body is formed. The layer is laser machined to form the gap 7. Therefore, the gap G of the gap 7
Has a limit of about several tens of μm, and it is impossible to further reduce the interval G. In the actual surge absorber, the distance between the gaps 7 is at least about 30 μm.
【０００８】抵抗体層４ａと４ｂの間隔Ｇは、応答速度
（放電が開始されるまでの応答時間）および放電開始電
圧に影響を与える。ギャップ７の間隔Ｇが短いとサージ
が印加してから放電が開始されるまでの応答時間が短く
なり、また間隔Ｇが長いと応答時間が長くなる。またギ
ャップ７の間隔Ｇが短いと放電開始電圧が低くなり、間
隔Ｇが長いと放電開始電圧が高くなる。したがって、例
えば放電開始電圧が高くしかも応答速度の速いサージア
ブソーバを構成する場合には、サージアブソーバの基体
３の軸方向へギャップ７を所定のピッチにて多重に設
け、しかもそれぞれのギャップ７の間隔Ｇを可能な限り
短く形成する必要がある。しかし、前述のように従来の
サージアブソーバの製造方法では、ギャップ７の間隔Ｇ
を数１０μｍよりも小さくすることは困難であり、よっ
て今以上に応答速度の速い（応答時間の短い）サージア
ブソーバを構成することができない。The interval G between the resistor layers 4a and 4b affects the response speed (response time until the start of discharge) and the discharge start voltage. If the gap G of the gap 7 is short, the response time from the application of surge to the start of discharge is short, and if the gap G is long, the response time is long. When the gap G of the gap 7 is short, the discharge start voltage is low, and when the gap G is long, the discharge start voltage is high. Therefore, for example, when constructing a surge absorber having a high discharge start voltage and a high response speed, multiple gaps 7 are provided at a predetermined pitch in the axial direction of the base 3 of the surge absorber, and the gaps between the gaps 7 are arranged. It is necessary to form G as short as possible. However, as described above, in the conventional method of manufacturing a surge absorber, the gap G of the gap 7 is
Is difficult to make smaller than several tens of μm, so that a surge absorber having a faster response speed (shorter response time) cannot be constructed.
【０００９】（２）図７は、従来のサージアブソーバ１
のギャップ７の部分を拡大して示したものである。従来
のサージアブソーバ１では、抵抗体層をレーザ加工して
ギャップを形成しているが、レーザ加工での加工精度は
あまり高いものではなく、ギャップ７を介して対向する
抵抗体層４ａと４ｂの対向縁部は高精度に直線状になら
ず、微細な凹凸形状となってしまう。実際のサージアブ
ソーバでは、抵抗体層４ａ，４ｂのギャップ対向部分で
の凹凸の大きさが３〜５μｍ程度の非常に大きなものと
なっている。したがって、ギャップ７の間隔Ｇは設計値
通りに製造されることがなく、図７にて（イ）で示すよ
うに、抵抗体層に突起が形成されてギャップの間隔が狭
くなっている部分と、（ロ）で示すように抵抗体層の間
隔が広くなっている部分とが生じ、この間隔に最大で１
０μｍ程度の寸法差が生じることもあり得る。(2) FIG. 7 shows a conventional surge absorber 1
3 is an enlarged view of the portion of the gap 7 of FIG. In the conventional surge absorber 1, the resistor layers are laser-processed to form the gaps, but the processing precision in the laser processing is not very high, and the resistor layers 4a and 4b facing each other via the gap 7 are formed. The opposing edge portion is not precisely linear and has a fine uneven shape. In an actual surge absorber, the size of the concavities and convexities in the gap facing portions of the resistor layers 4a and 4b is very large, about 3 to 5 μm. Therefore, the gap G of the gap 7 is not manufactured according to the design value, and as shown in FIG. 7A, the gap G is narrowed due to the protrusion formed on the resistor layer. , And (b), there is a portion where the gap between the resistor layers is wide, and the gap is 1 at maximum.
A dimensional difference of about 0 μm may occur.
【００１０】サージアブソーバでの応答時間と放電開始
電圧は、抵抗体層間の間隔の最小寸法により決められ
る。よって、上記のように抵抗体層間の間隔にばらつき
があると、応答時間と放電開始電圧とのばらつきが大き
くなる。またギャップが多重に形成されているもので
は、個々のギャップでの対向間隔の部分的な寸法のばら
つきが大きいため、多重のギャップのそれぞれにおいて
間隔のばらつきが累積され、よって、ギャップの数に比
例した計算通りの放電開始電圧を得ることができず、サ
ージアブソーバ全体として放電開始電圧のばらつきの大
きなものとなる。The response time and the discharge start voltage of the surge absorber are determined by the minimum size of the space between the resistor layers. Therefore, if there is a variation in the spacing between the resistor layers as described above, the variation in the response time and the discharge start voltage increases. Further, in the case where the gaps are formed in multiples, since the variation in the partial size of the facing distance in each gap is large, the variation in the distances is accumulated in each of the multiple gaps. Therefore, it is proportional to the number of gaps. As a result, the discharge start voltage as calculated cannot be obtained, and the discharge start voltage varies greatly as a whole of the surge absorber.
【００１１】（３）図８に示す等価回路にて説明したよ
うに、リード線６ａと６ｂの間にサージが印加される
と、抵抗体層間の最も間隔の短い位置（例えば図７の
（イ）の位置）で最初に放電が開始される。抵抗体層の
材料の融点が低いと、このときの放電の熱により放電開
始部分において抵抗体層が損傷を生じやすく、よって寿
命の短いものとなる。(3) As described with reference to the equivalent circuit shown in FIG. 8, when a surge is applied between the lead wires 6a and 6b, the shortest distance between the resistor layers (eg, (a) in FIG. 7). The discharge is first started at the position a). If the melting point of the material of the resistor layer is low, the heat of the discharge at this time tends to damage the resistor layer at the discharge start portion, resulting in a short life.
【００１２】（４）さらに、主電極５ａと５ｂ間にて放
電が開始されると、ガラス封止体２内に封入されている
例えばアルゴンガスのイオンが抵抗体層４ａと４ｂの表
面をたたき、抵抗体層４ａと４ｂの表面がターゲットと
なったスパッタ現象が生じる。抵抗体層４ａと４ｂの表
面からスパッタされた抵抗物質がギャップ７の部分にて
基体３の表面に再付着され、この再付着物によりギャッ
プ７が短絡されると、サージアブソーバとして機能でき
なくなる。この点からの従来のサージアブソーバでは、
抵抗体層４ａ，４ｂの寿命が短く、サージ印加回数に制
限が与えられるものとなる。(4) Further, when discharge is started between the main electrodes 5a and 5b, ions of, for example, argon gas enclosed in the glass sealing body 2 strike the surfaces of the resistor layers 4a and 4b. , A sputtering phenomenon occurs in which the surfaces of the resistor layers 4a and 4b are targeted. If the resistance material sputtered from the surfaces of the resistor layers 4a and 4b is redeposited on the surface of the substrate 3 at the gap 7, and the redeposition causes the gap 7 to be short-circuited, it cannot function as a surge absorber. From this point, in the conventional surge absorber,
The life of the resistor layers 4a and 4b is short and the number of times of surge application is limited.
【００１３】本発明は、上記従来の課題を解決するもの
であり、抵抗体層を蒸着またはスパッタにより成膜で
き、この抵抗体層をエッチングしてギャップを形成でき
るものとし、ギャップの間隔寸法を従来よりも短くして
応答速度を速めることができ、また抵抗体層のギャップ
に対向する部分の凹凸を小さくできるようにして、応答
速度や放電開始電圧のばらつきを小さくした高性能なサ
ージアブソーバおよびその製造方法を提供することを目
的としている。The present invention has been made to solve the above-mentioned conventional problems. A resistor layer can be formed by vapor deposition or sputtering, and a gap can be formed by etching the resistor layer. It is possible to shorten the response speed by making it shorter than before, and to reduce the unevenness of the part facing the gap of the resistor layer to reduce the variation in response speed and discharge start voltage. It is intended to provide a manufacturing method thereof.
【００１４】さらに本発明は、融点の高い材料により抵
抗体層を形成して、抵抗体層間の放電開始により抵抗体
層の損傷を生じにくくし、または、放電時にアルゴンガ
スなどの不活性ガスによるスパッタ現象による抵抗体層
の劣化を抑制できるようにしたサージアブソーバを提供
することを目的としている。Further, according to the present invention, the resistor layer is formed of a material having a high melting point so that the resistor layer is less likely to be damaged due to the initiation of discharge between the resistor layers, or an inert gas such as argon gas is used during discharge. It is an object of the present invention to provide a surge absorber capable of suppressing deterioration of a resistor layer due to a sputtering phenomenon.
【００１５】[0015]
【課題を解決するための手段】本発明は、基体の表面に
形成された抵抗体層と、抵抗体層の両側に配置された主
電極とを有し、前記抵抗体層に１つ以上のギャップが形
成されているサージアブソーバであって、前記抵抗体層
が蒸着またはスパッタ等により成膜可能な高抵抗材料に
より形成されていることを特徴とするものである。上記
基体は、平板状チップあるいは従来と同様の丸棒状（円
柱状）である。The present invention has a resistor layer formed on the surface of a substrate and main electrodes arranged on both sides of the resistor layer, and one or more resistor layers are provided in the resistor layer. A surge absorber having a gap, characterized in that the resistor layer is made of a high resistance material that can be formed by vapor deposition or sputtering. The base is a flat chip or a round bar (cylindrical) similar to the conventional one.
【００１６】上記高抵抗材料は高融点材料の、ＴａＳｉ
Ｏ2、ＣｒＳｉＯ2、ＳｉＣとＴａ2Ｏ5との混合物、Ｔｉ
ＮとＳｉＯ2との混合物、ＨｆＮとＳｉＯ2との混合物、
ＴａとＨｆＯ2との混合物、ＣｒとＨｆＯ2との混合物の
いずれかであることが好ましい。The high resistance material is TaSi which is a high melting point material.
O 2 , CrSiO 2 , mixture of SiC and Ta 2 O 5 , Ti
A mixture of N and SiO 2 , a mixture of HfN and SiO 2 ,
It is preferably either a mixture of Ta and HfO 2 or a mixture of Cr and HfO 2 .
【００１７】または、抵抗体層の材料としては、不活性
ガス等のイオンによるスパッタリングに対する耐性の高
い材料である、非晶質カーボンまたは、金属を含む非晶
質カーボンが好ましい。Alternatively, the material for the resistor layer is preferably amorphous carbon or a metal-containing amorphous carbon, which is a material having high resistance to sputtering by ions such as an inert gas.
【００１８】また、本発明のサージアブソーバの製造方
法は、平板チップ状または丸棒状（円柱状）の基体の表
面に高抵抗材料を蒸着またはスパッタ等の薄膜形成技術
により成膜して抵抗体層を形成する工程と、抵抗体層を
エッチングして１つ以上のギャップを形成する工程と、
基体の両側にて抵抗体層と電気的に導通する主電極を形
成する工程と、基体および主電極を封止する工程とから
成ることを特徴とするものである。Further, in the method of manufacturing the surge absorber of the present invention, the resistor layer is formed by depositing a high resistance material on the surface of a flat plate chip-shaped or round bar-shaped (cylindrical) substrate by a thin film forming technique such as vapor deposition or sputtering. Forming a resistor layer and etching the resistor layer to form one or more gaps;
It is characterized by comprising a step of forming a main electrode electrically connected to the resistor layer on both sides of the base body and a step of sealing the base body and the main electrode.
【００１９】[0019]
【作用】本発明のサージアブソーバおよびその製造方法
では、平板チップ状または丸棒状の基体の表面に蒸着ま
たはスパッタにて高抵抗材料の膜が形成されて抵抗体層
が形成される。抵抗体層の膜厚は５０〜１０００ｎｍま
たは２００〜５００ｎｍ程度である。抵抗体層を成膜し
た後に、エッチング工程により抵抗体層が除去されてギ
ャップが形成される。抵抗体層をエッチングにより除去
する工程は従来のレーザ加工による工程よりも加工精度
が高く、ギャップの間隔が短いものであっても、その間
隔Ｇを高精度に設定できる。したがって、ギャップの間
隔Ｇを、５μｍ以下または１μｍ以下あるいはさらに短
くすることが可能である。ギャップの間隔Ｇを短くする
ことによりサージが印加されてから放電が開始されるま
での応答速度を速める（応答時間を短縮する）ことが可
能である。またギャップの間隔を短くすると放電開始電
圧が低くなる。よって応答速度が速く且つ放電開始電圧
の高いサージアブソーバを構成する場合には、５μｍま
たは１μｍ以下の間隔のギャップを、主電極が並ぶ方向
へ多重に形成することにより可能になる。よって本発明
でのギャップの間隔は５μｍ以下または１μｍ以下とす
ることが好ましい。In the surge absorber and the manufacturing method thereof according to the present invention, a film of a high resistance material is formed by vapor deposition or sputtering on the surface of a flat plate chip-shaped or round bar-shaped substrate to form a resistor layer. The film thickness of the resistor layer is about 50 to 1000 nm or 200 to 500 nm. After forming the resistor layer, the resistor layer is removed by an etching process to form a gap. The process of removing the resistor layer by etching has higher processing accuracy than the process of conventional laser processing, and even if the gap interval is short, the interval G can be set with high accuracy. Therefore, it is possible to make the gap interval G 5 μm or less, 1 μm or less, or even shorter. By shortening the gap interval G, it is possible to increase the response speed from the application of the surge to the start of the discharge (shorten the response time). Further, when the gap interval is shortened, the discharge starting voltage becomes low. Therefore, in the case of configuring a surge absorber having a high response speed and a high discharge starting voltage, it is possible to form multiple gaps with an interval of 5 μm or 1 μm or less in the direction in which the main electrodes are arranged. Therefore, in the present invention, the gap interval is preferably 5 μm or less or 1 μm or less.
【００２０】またエッチングによる加工では、ギャップ
部分にて対向する抵抗体層の縁部の粗さを低く抑えるこ
とができ、この縁部の凹凸を最大値で０．５μｍ以下と
することが可能である。ギャップにて対向する抵抗体層
の縁部の凹凸の粗さを上記の０．５μｍ以下とすると、
応答速度（応答時間）と放電開始電圧のばらつきの小さ
いサージアブソーバを構成できる。すなわち放電は抵抗
体層の間隔の最も短い部分で開始されるが、図７に示す
ように、従来のサージアブソーバでは抵抗体層の縁部の
凹凸が３〜５μｍ程度の粗さであるため、応答速度と放
電開始電圧のばらつきが大きかった。一方本発明ではギ
ャップに対向する抵抗体層の縁部の凹凸が小さいために
上記ばらつきが非常に小さくなる。よって多重ギャップ
を構成した場合に、ギャップ数に比例した放電開始電圧
を設定でき、この放電開始電圧のばらつきも小さくな
る。よって本発明では、ギャップにて対向する抵抗体層
の縁部の凹凸の大きさが、最大で０．５μｍ以下である
ことが好ましい。Further, in the processing by etching, the roughness of the edge portion of the resistor layer facing each other in the gap portion can be suppressed to be low, and the unevenness of this edge portion can be set to 0.5 μm or less at the maximum value. is there. When the roughness of the unevenness of the edge portion of the resistor layer facing each other at the gap is 0.5 μm or less,
A surge absorber with a small variation in response speed (response time) and discharge start voltage can be configured. That is, the discharge is started at the shortest distance between the resistor layers, but as shown in FIG. 7, in the conventional surge absorber, the unevenness at the edge of the resistor layer has a roughness of about 3 to 5 μm. There was a large variation in response speed and discharge start voltage. On the other hand, in the present invention, the unevenness is extremely small because the unevenness of the edge portion of the resistor layer facing the gap is small. Therefore, when a multiple gap is formed, the discharge start voltage can be set in proportion to the number of gaps, and the variation in the discharge start voltage can be reduced. Therefore, in the present invention, it is preferable that the size of the unevenness of the edge portion of the resistor layer that faces the gap is 0.5 μm or less at the maximum.
【００２１】上記のようにエッチングによりギャップが
形成された基体は、その両端に主電極が取り付けられ、
さらにガラスなどの封止体に封入される。The main electrodes having the gaps formed by etching as described above have the main electrodes attached to both ends thereof,
Further, it is enclosed in a sealing body such as glass.
【００２２】また抵抗体層として高抵抗材料で且つ高融
点材料の、ＴａＳｉＯ2、ＣｒＳｉＯ2、ＳｉＣとＴａ2
Ｏ5との混合物、ＴｉＮとＳｉＯ2との混合物、ＨｆＮと
ＳｉＯ2との混合物、ＴａとＨｆＯ2との混合物、Ｃｒと
ＨｆＯ2との混合物のいずれかを使用することが好まし
い。この融点の高い材料は放電時の熱により損傷が少な
いものとなり、よって放電の繰返しによる抵抗体層の損
傷を防止でき寿命を改善できる。As the resistor layer, TaSiO 2 , CrSiO 2 , SiC and Ta 2 which are high resistance materials and high melting point materials are used.
It is preferable to use any of a mixture with O 5 , a mixture of TiN and SiO 2 , a mixture of HfN and SiO 2 , a mixture of Ta and HfO 2, and a mixture of Cr and HfO 2 . The material having a high melting point is less damaged by heat during discharge, and therefore damage to the resistor layer due to repeated discharge can be prevented and the life can be improved.
【００２３】さらに抵抗体層として、不活性ガス等のイ
オンによるスパッタリングに対する耐性の高い材料、す
なわちスパッタ耐性の高い材料である、非晶質カーボン
または、金属を含む非晶質カーボンが使用できる。サー
ジアブソーバでは、主電極間に放電が発生したときに封
止体内のアルゴンガスなどの不活性ガスのイオンが抵抗
体層の表面をたたき、抵抗体がスパッタされる現象が生
じるが、非晶質カーボンを主体とした抵抗体層はこの不
活性ガスによるスパッタ現象に対する耐性が高い。よっ
て抵抗体層の表面から材料がスパッタされにくく、この
材料がギャップ内に付着してギャップを短絡させるよう
な現象が生じにくくなる。Further, as the resistor layer, a material having a high resistance to sputtering by ions such as an inert gas, that is, an amorphous carbon or a metal-containing amorphous carbon which is a material having a high sputtering resistance can be used. In a surge absorber, when a discharge occurs between the main electrodes, ions of an inert gas such as argon gas in the sealed body hit the surface of the resistor layer, causing a phenomenon in which the resistor is sputtered. The carbon-based resistor layer has a high resistance to the sputtering phenomenon caused by the inert gas. Therefore, the material is less likely to be sputtered from the surface of the resistor layer, and the phenomenon that the material adheres to the gap and short-circuits the gap is less likely to occur.
【００２４】[0024]
【実施例】以下、本発明の実施例を説明する。図１は、
本発明のサージアブソーバの全体構造を示す斜視図、図
２はその断面図である。このサージアブソーバ１０は、
平板状チップの基体１１を有している。この基体１１
は、比較的融点の高いガラスやＡｌ2Ｏ3などのセラミッ
ク材料などにより形成されている。基体１１の表面に
は、抵抗体層１２ａ，１２ｂが形成され、抵抗体層１２
ａと１２ｂとの間に間隔Ｇのギャップ１３が形成されて
いる。基体１１の両端部には、抵抗体層１２ａ，１２ｂ
のそれぞれに導通する導電層１４ａ，１４ｂが設けら
れ、この導電層１４ａ，１４ｂが主電極１５ａ，１５ｂ
に接合されている。Embodiments of the present invention will be described below. Figure 1
FIG. 2 is a perspective view showing the overall structure of the surge absorber of the present invention, and FIG. 2 is a sectional view thereof. This surge absorber 10
It has a substrate 11 of a flat chip. This base 11
Is made of glass having a relatively high melting point or a ceramic material such as Al 2 O 3 . Resistor layers 12 a and 12 b are formed on the surface of the base body 11.
A gap 13 having a gap G is formed between a and 12b. Resistor layers 12a and 12b are provided on both ends of the base body 11.
Conductive layers 14a and 14b that are electrically connected to the respective electrodes are provided, and the conductive layers 14a and 14b are connected to the main electrodes 15a and 15b.
Is joined to.
【００２５】主電極１５ａ，１５ｂは、例えばジュメッ
ト（銅の表面に酸化銅膜が形成されているもの）により
形成されている。この主電極１５ａ，１５ｂにはリード
線１６ａ，１６ｂが接続されている。基体１１および主
電極１５ａ，１５ｂはガラス封止体１７の内部に収納さ
れ、リード線１６ａ，１６ｂは、ガラス封止体１７の外
部に突出している。ガラス封止体１７の内部は１００〜
５００ｍｍＨｇであり、ガラス封止体１７の内部にはア
ルゴン（Ａｒ）、ネオン（Ｎｅ）、ヘリウム（Ｈｅ）な
どの不活性ガスが充填されている。The main electrodes 15a and 15b are formed of, for example, dumet (a copper oxide film is formed on the surface of copper). Lead wires 16a and 16b are connected to the main electrodes 15a and 15b. The base 11 and the main electrodes 15a and 15b are housed inside the glass sealing body 17, and the lead wires 16a and 16b project outside the glass sealing body 17. The inside of the glass sealing body 17 is 100-
It is 500 mmHg, and the inside of the glass sealing body 17 is filled with an inert gas such as argon (Ar), neon (Ne), or helium (He).
【００２６】上記抵抗体層１２ａ，１２ｂは高抵抗材料
により形成されている。この抵抗材料は、基体１１の表
面に蒸着またはスパッタなどの工程で成膜できるものが
使用される。抵抗体層１２ａ，１２ｂを形成する高抵抗
材料としては、金属と酸化物とから成る例えばＴａＳｉ
Ｏ2、ＣｒＳｉＯ2、金属と酸化物の混合物であるＴａ−
ＨｆＯ2、Ｃｒ−ＨｆＯ2、炭化物または窒化物と酸化物
との混合物であるＳｉＣ−Ｔａ2Ｏ5、ＴｉＮ−Ｓｉ
Ｏ2、ＨｆＮ−ＳｉＯ2などが例示できる。これらの材料
はいずれも融点が高く、また比抵抗は１０-3〜１０2Ω
・ｃｍの範囲で変えることができる。The resistor layers 12a and 12b are made of a high resistance material. As this resistance material, a material that can be formed into a film on the surface of the substrate 11 by a process such as vapor deposition or sputtering is used. As the high resistance material forming the resistor layers 12a and 12b, for example, TaSi made of metal and oxide is used.
O 2, CrSiO 2, a mixture of metal and oxide Ta-
HfO 2, Cr-HfO 2, SiC-Ta 2 O 5 is a mixture of oxide and carbide or nitride, TiN-Si
Such as O 2, HfN-SiO 2 can be exemplified. Each of these materials has a high melting point and has a specific resistance of 10 −3 to 10 2 Ω.
・ Can be changed in the range of cm.
【００２７】また、高抵抗材料としてＤＬＣ（ダイヤモ
ンドライクカーボン）などの非晶質カーボン、またはア
ルミニウム（Ａｌ）、タンタル（Ｔａ）、ニオブ（Ｎ
ｂ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、クロム
（Ｃｒ）等が５〜４０ａｔ％含まれた非晶質カーボンを
使用することが好ましい。非晶質カーボンは比較的抵抗
が高く、またガラス封止体に充填されているアルゴンや
ネオンなどの不活性ガス等によるプラズマに対する耐性
が高いため、高抵抗の抵抗体層１２ａ，１２ｂの材料と
して好適である。サージが印加され抵抗体層１２ａと１
２ｂ間で放電が開始されると、不活性ガスのイオンによ
り抵抗体層１２ａ，１２ｂの表面がスパッタされる現象
が生じるが、非晶質カーボンを主体とした材料は、この
不活性ガス等のイオンによるスパッタリングに対する耐
性が高いため、スパッタにて放出された物質がギャップ
１３にて抵抗体層１２ａと１２ｂの間に直接付着するこ
とがなく、抵抗体層１２ａと１２ｂが短絡する現象を防
止できる。Further, as a high resistance material, amorphous carbon such as DLC (diamond-like carbon), aluminum (Al), tantalum (Ta), niobium (N) is used.
It is preferable to use amorphous carbon containing b), zirconium (Zr), titanium (Ti), chromium (Cr) and the like in an amount of 5 to 40 at%. Amorphous carbon has a relatively high resistance and also has a high resistance to plasma due to an inert gas such as argon or neon filled in the glass sealing body, so that it is used as a material for the high resistance resistor layers 12a and 12b. It is suitable. Surge is applied to the resistor layers 12a and 1
When the discharge is started between 2b, the phenomenon that the surfaces of the resistor layers 12a and 12b are sputtered by the ions of the inert gas occurs. However, the material mainly composed of amorphous carbon is Since the resistance to sputtering by ions is high, the substance released by sputtering does not directly adhere between the resistor layers 12a and 12b in the gap 13, and the phenomenon that the resistor layers 12a and 12b are short-circuited can be prevented. .
【００２８】抵抗体層１２ａ，１２ｂの膜厚は５０〜１
０００ｎｍまたは２００〜５００ｎｍの範囲とすること
が好ましい。ギャップ１３は、基体１１の表面に上記高
抵抗材料の膜を形成した後に、この膜を間隔Ｇとなるよ
うに除去することにより形成できる。この工程はウエッ
トエッチングまたはドライエッチングにより行われる。
高抵抗材料が非晶質カーボンの場合には、ＣＦ4＋Ｏ2の
混合ガス等を用いたドライエッチングなどによりギャッ
プ１３を加工することが可能である。The thickness of the resistor layers 12a and 12b is 50 to 1
It is preferably in the range of 000 nm or 200 to 500 nm. The gap 13 can be formed by forming a film of the high resistance material on the surface of the base 11 and then removing the film so that the gap G is formed. This step is performed by wet etching or dry etching.
When the high resistance material is amorphous carbon, the gap 13 can be processed by dry etching using a mixed gas of CF4 + O2 or the like.
【００２９】このエッチング工程では、ギャップ１３の
間隔Ｇを高精度に加工できる。また抵抗体層の膜厚を上
記の５０〜１０００ｎｍまたは２００〜５００ｎｍ程度
の従来よりも薄いものとし、またエッチング工程により
ギャップを形成すると、ギャップ間隔Ｇを短くでき、５
μｍまたは１μｍ以下あるいはそれ以下のものとするこ
とが可能である。図４は横軸にギャップ間隔Ｇ（μｍ）
を対数軸にとり、縦軸は応答時間（ｎｓ：ナノ秒）をと
っている。この応答時間は、リード線１６ａと１６ｂに
サージが印加されたときを始点とし、抵抗体層間に放電
が発生し、さらに主電極間１５ａと１５ｂ間で放電が開
始されるまでの時間である。従来のレーザ加工によるギ
ャップ間隔は最短で３０μｍ程度であったが、この実施
例では５μｍ以下または１μｍ以下とすることができ、
図４に示すように応答時間をきわめて短縮でき応答速度
を速めることが可能となる。In this etching process, the gap G of the gap 13 can be processed with high precision. Further, if the thickness of the resistor layer is made thinner than the above-mentioned thickness of about 50 to 1000 nm or 200 to 500 nm and a gap is formed by an etching process, the gap distance G can be shortened.
It can be μm or less than 1 μm or less. In FIG. 4, the horizontal axis indicates the gap distance G (μm).
Is taken on the logarithmic axis, and the vertical axis is the response time (ns: nanosecond). The response time is the time from when the surge is applied to the lead wires 16a and 16b to when the discharge is generated between the resistor layers and further between the main electrodes 15a and 15b. The gap distance by the conventional laser processing was about 30 μm at the shortest, but in this embodiment, it can be 5 μm or less or 1 μm or less,
As shown in FIG. 4, the response time can be extremely shortened and the response speed can be increased.
【００３０】またエッチングにより形成されたギャップ
１３はその間隔Ｇの寸法誤差が小さく、間隔Ｇを高精度
に設定できるのみならず、ギャップ部分で対向する抵抗
体層１２ａ，１２ｂの縁部の凹凸を微細にできる。この
凹凸は最大で０．５μｍ以下にでき、抵抗体層間で放電
が開始されるまでの応答速度および放電開始電圧を安定
して設定でき、ばらつきが小さいものとなる。よって主
電極１５ａと１５ｂの並び方向へ縞状に多重のギャップ
を形成することにより、ギャップ数にほぼ比例した放電
開始電圧を設定でき、そのばらつきも小さくなる。以上
から、応答速度が速く（応答時間が短く）且つ放電開始
電圧のばらつきの小さいサージアブソーバを構成でき
る。また、前記導電層１４ａ，１４ｂは、クロム（Ｃ
ｒ）やチタン（Ｔｉ）を下地膜として銅（Ｃｕ）やニッ
ケル（Ｎｉ）が形成されたものである。Further, the gap 13 formed by etching has a small dimensional error in the gap G, so that the gap G can be set with high accuracy, and unevenness on the edges of the resistor layers 12a and 12b facing each other in the gap portion is not formed. Can be fine. This unevenness can be set to 0.5 μm or less at the maximum, the response speed until the discharge is started between the resistor layers and the discharge start voltage can be stably set, and the variation is small. Therefore, by forming a plurality of stripe-shaped gaps in the direction in which the main electrodes 15a and 15b are arranged, a discharge start voltage can be set that is approximately proportional to the number of gaps, and its variation is reduced. From the above, it is possible to configure a surge absorber having a high response speed (short response time) and a small variation in discharge starting voltage. The conductive layers 14a and 14b are made of chromium (C
r) or titanium (Ti) is used as a base film to form copper (Cu) or nickel (Ni).
【００３１】図３（Ａ）から（Ｆ）は、図１と図２に示
すサージアブソーバ１０の製造方法を工程順に示してい
る。図３（Ａ）に示す基板１１Ａは、基体１１を複数個
取りできる面積のものであり、例えば「＃７０５９」な
どの比較的融点の高いガラス基板である。また基板１１
Ａはアルミナ基板であってもよい。またサージアブソー
バとしての使用電力容量が高いものである場合には、表
面がホーロー仕上げされた鉄基板を用いることも可能で
ある。この基板１１Ａの表面に、前記において例示した
いずれかの高抵抗材料による抵抗体層１２Ａが形成され
る。抵抗体層１２Ａの膜厚は、５０〜１０００ｎｍ、好
ましくは２００〜５００ｎｍである。FIGS. 3A to 3F show a method of manufacturing the surge absorber 10 shown in FIGS. 1 and 2 in the order of steps. The substrate 11A shown in FIG. 3 (A) has an area capable of taking a plurality of bases 11, and is a glass substrate having a relatively high melting point such as "# 7059". Also the substrate 11
A may be an alumina substrate. Further, when the power capacity used as the surge absorber is high, it is possible to use an iron substrate having a enamel finished surface. On the surface of the substrate 11A, a resistor layer 12A made of any of the high resistance materials exemplified above is formed. The film thickness of the resistor layer 12A is 50 to 1000 nm, preferably 200 to 500 nm.
【００３２】次に、抵抗体層１２Ａの上に感光性ポリイ
ミドなどのフォトレジスト材料を塗布し、プリベーク
し、フォトマスクを用いて紫外線光による露光を行う。
この露光、さらには現像、リンス、乾燥およびポストベ
ークにより、ギャップ形成部分のレジスト材料が除去さ
れる。ギャップ間隔Ｇが５μｍ程度までは、フォトマス
クを用いた密着露光により、ギャップ間隔Ｇの寸法に合
わせて高精度にレジスト材料を除去することが可能であ
る。ただし、ギャップ間隔Ｇが５μｍよりも短く、１μ
ｍ程度あるいはそれ以下まで短くする場合には、ステッ
パーを用いて縮小投影露光を行うことにより、短ギャッ
プ寸法に相当するレジスト材料除去を高精度に行うこと
ができる。Next, a photoresist material such as photosensitive polyimide is applied on the resistor layer 12A, prebaked, and exposed to ultraviolet light using a photomask.
By this exposure, and further development, rinsing, drying and post-baking, the resist material in the gap forming portion is removed. When the gap distance G is up to about 5 μm, it is possible to remove the resist material with high precision according to the dimension of the gap distance G by contact exposure using a photomask. However, the gap distance G is shorter than 5 μm and 1 μm
When shortening to about m or less, reduction projection exposure is performed using a stepper, so that the resist material corresponding to the short gap size can be removed with high accuracy.
【００３３】次に、エッチングによりギャップの部分に
て抵抗体層１２Ａを除去する。ギャップ間隔はエッチン
グにより１μｍまたはそれ以下の寸法とすることが可能
である。上記間隔Ｇのエッチング工程はウエットエッチ
ングまたはドライエッチングが可能であるが、抵抗体層
１２Ａが、ＤＬＣなどの非晶質カーボン材料などにより
形成されている場合には、ＣＦ4＋Ｏ2ガス等を用いたド
ライエッチングにより、除去することが可能である。こ
のエッチング終了後に、アセトンなどを用いてギャップ
形成用のレジスト材料を除去する。図３（Ｂ）では、レ
ジスト材料が除去された後の間隔Ｇのギャップ形成部分
を符号１３Ａで示している。Next, the resistor layer 12A is removed at the gap by etching. The gap distance can be set to 1 μm or less by etching. The etching process of the interval G can be wet etching or dry etching. However, when the resistor layer 12A is formed of an amorphous carbon material such as DLC, CF 4 + O 2 gas or the like is used. It can be removed by dry etching. After this etching is completed, the resist material for forming the gap is removed using acetone or the like. In FIG. 3B, the gap forming portion having the gap G after the resist material is removed is indicated by reference numeral 13A.
【００３４】次に、ダイサーを用いて個々のチップごと
に切断する。チップ形状の個々の基体１１の大きさは、
１．２×２．０ｍｍ2〜４．５×７ｍｍ2である。図３
（Ｃ）は切断された後の基体１１を示している。そして
図３（Ｄ）に示すように、導電層１４ａ，１４ｂを形成
する。導電層１４ａ，１４ｂは、Ｃｒ，Ｔｉを下地膜と
し、Ｃｕ，Ｎｉ等を連続して成膜したものであり、膜厚
は５０〜３００ｎｍ程度である。Next, the individual chips are cut using a dicer. The size of each chip-shaped base 11 is
It is 1.2 × 2.0 mm 2 to 4.5 × 7 mm 2 . FIG.
(C) shows the substrate 11 after being cut. Then, as shown in FIG. 3D, conductive layers 14a and 14b are formed. The conductive layers 14a and 14b are formed by continuously forming Cu, Ni, etc. using Cr and Ti as a base film, and have a film thickness of about 50 to 300 nm.
【００３５】次に、図３（Ｅ）（Ｆ）に示すように、基
体１１の両側に主電極１５ａ，１５ｂおよびリード線１
６ａ，１６ｂを取り付けてガラスにより封止する。ジュ
メットによる主電極１５ａ，１５ｂは直径１〜３ｍｍ
で、厚さ２〜５ｍｍ程度の円板である。主電極１５ａ，
１５ｂにはリード線１６ａ，１６ｂを溶接により接続し
ておく。切断した個々の基体１１を主電極１５ａ，１５
ｂで挟み、ガラス筒に挿入し、カーボンヒータに装填す
る。約４５０℃で加熱し、真空ポンプで１０-5ｔｏｒｒ
程度の低圧に設定し、Ａｒ、Ｈｅ、Ｎｅなどのガスを１
〜５００ｔｏｒｒで充填する、約６００℃まで急激に加
熱すると、ガラスが溶け、図２に示すように封止され
る。室温まで冷却してサージアブソーバが完成する。Next, as shown in FIGS. 3E and 3F, the main electrodes 15a and 15b and the lead wire 1 are provided on both sides of the base 11.
Attach 6a and 16b and seal with glass. The main electrodes 15a and 15b made by Dumet have a diameter of 1 to 3 mm.
Then, it is a disk having a thickness of about 2 to 5 mm. Main electrode 15a,
Lead wires 16a and 16b are connected to 15b by welding. The cut individual substrate 11 is connected to the main electrodes 15a, 15
It is sandwiched by b, inserted into a glass tube, and loaded into a carbon heater. Heated at about 450 ° C and vacuum pump 10 -5 torr
Set to a low pressure of about 1 and 1 gas of Ar, He, Ne, etc.
Filling with ~ 500 torr, heating rapidly to about 600 ° C. melts the glass and seals as shown in FIG. The surge absorber is completed by cooling to room temperature.
【００３６】なお、本発明では基体が丸棒状のものであ
っても構成できる。ただし、抵抗体層の成膜とギャップ
のエッチング工程に適する点で、平板状の基体を用いる
ことが好ましい。It should be noted that the present invention can be constructed even if the substrate has a round bar shape. However, it is preferable to use a plate-shaped substrate because it is suitable for the step of forming the resistor layer and the step of etching the gap.
【００３７】[0037]
【発明の効果】以上のように本発明では、抵抗体層を蒸
着またはスパッタリング等により形成し、エッチング工
程によりギャップが形成されているため、ギャップ間隔
を従来のものよりも短くして応答速度を速めることがで
きる。またギャップ間隔が高精度となり放電開始電圧の
ばらつきが小さいものとなる。As described above, in the present invention, since the resistor layer is formed by vapor deposition or sputtering and the gap is formed by the etching process, the gap interval is made shorter than that of the conventional one, and the response speed is improved. You can speed it up. Further, the gap interval becomes highly accurate and the variation in the discharge starting voltage becomes small.
【００３８】また抵抗体層を高融点材料で形成すること
により、放電による抵抗体層の損傷が少なくなる。また
抵抗体層を非晶質カーボンを主体とした材料で形成する
ことにより、封止された不活性ガス等によるプラズマに
対する耐性を高くでき、長寿命のサージアブソーバを構
成できる。By forming the resistor layer with a high melting point material, damage to the resistor layer due to discharge is reduced. Further, by forming the resistor layer with a material mainly composed of amorphous carbon, it is possible to increase the resistance to the plasma due to the sealed inert gas or the like, and it is possible to configure a long-life surge absorber.
【図１】本発明のサージアブソーバの全体構造を示す斜
視図、FIG. 1 is a perspective view showing the overall structure of a surge absorber of the present invention,
【図２】図１に示すサージアブソーバの断面図、FIG. 2 is a sectional view of the surge absorber shown in FIG.
【図３】（Ａ）〜（Ｆ）は図１に示したサージアブソー
バの製造方法を工程順に示す説明図、3 (A) to (F) are explanatory views showing a method of manufacturing the surge absorber shown in FIG.
【図４】本発明のサージアブソーバのギャップ間隔と応
答時間との関係を示す線図、FIG. 4 is a diagram showing the relationship between the gap interval and response time of the surge absorber of the present invention,
【図５】従来のサージアブソーバの構造を示す斜視図、FIG. 5 is a perspective view showing a structure of a conventional surge absorber,
【図６】図５に示すサージアブソーバのギャップ部分を
示す拡大断面図、FIG. 6 is an enlarged sectional view showing a gap portion of the surge absorber shown in FIG.
【図７】図５に示すサージアブソーバのギャップ部分の
拡大平面図、FIG. 7 is an enlarged plan view of a gap portion of the surge absorber shown in FIG.
【図８】サージアブソーバの動作を説明する等価回路
図、FIG. 8 is an equivalent circuit diagram for explaining the operation of the surge absorber,
１１ 基体 １２ａ，１２ｂ 抵抗体層 １３ ギャップ １４ａ，１４ｂ 導電層 １５ａ，１５ｂ 主電極 １６ａ，１６ｂ リード線 １７ ガラス封止体 Ｇ ギャップ間隔 11 Base 12a, 12b Resistor Layer 13 Gap 14a, 14b Conductive Layer 15a, 15b Main Electrode 16a, 16b Lead Wire 17 Glass Seal G G Gap Interval
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 功 東京都大田区雪谷大塚町１番７号 アルプ ス電気株式会社内 (72)発明者 中村 祗温 神奈川県平塚市黒部ヶ丘21の６ ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Isao Nakamura 1-7 No. 7 Otsuka-cho, Yukiya, Ota-ku, Tokyo Alps Electric Co., Ltd.
Claims (4)
抗体層の両側に配置された主電極とを有し、前記抵抗体
層に１つ以上のギャップが形成されているサージアブソ
ーバであって、前記抵抗体層が蒸着またはスパッタ等に
より成膜可能な高抵抗材料により形成されていることを
特徴とするサージアブソーバ。1. A surge absorber having a resistor layer formed on a surface of a substrate and main electrodes arranged on both sides of the resistor layer, wherein one or more gaps are formed in the resistor layer. The surge absorber, wherein the resistor layer is formed of a high resistance material that can be formed by vapor deposition, sputtering, or the like.
Ｏ2、ＳｉＣとＴａ2Ｏ5との混合物、ＴｉＮとＳｉＯ2と
の混合物、ＨｆＮとＳｉＯ2との混合物、ＴａとＨｆＯ2
との混合物、ＣｒとＨｆＯ2との混合物のいずれかであ
る請求項１記載のサージアブソーバ。2. The high resistance material is TaSiO 2 , CrSi
O 2 , a mixture of SiC and Ta 2 O 5 , a mixture of TiN and SiO 2 , a mixture of HfN and SiO 2 , Ta and HfO 2.
The surge absorber according to claim 1, wherein the surge absorber is a mixture of Cr and HfO 2 .
金属を含む非晶質カーボンである請求項１記載のサージ
アブソーバ。3. The high resistance material is amorphous carbon or
The surge absorber according to claim 1, which is amorphous carbon containing a metal.
パッタにより成膜して抵抗体層を形成する工程と、抵抗
体層をエッチングして１つ以上のギャップを形成する工
程と、基体の両側にて抵抗体層と電気的に導通する主電
極を形成する工程と、基体および主電極を封止する工程
とから成ることを特徴とするサージアブソーバの製造方
法。4. A step of forming a resistor layer by depositing a high resistance material on the surface of a substrate by vapor deposition or sputtering; a step of etching the resistor layer to form one or more gaps; A method of manufacturing a surge absorber, comprising: a step of forming a main electrode electrically connected to the resistor layer on both sides; and a step of sealing the base and the main electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12059895A JPH08293377A (en) | 1995-04-21 | 1995-04-21 | Serge absorber and its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12059895A JPH08293377A (en) | 1995-04-21 | 1995-04-21 | Serge absorber and its manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08293377A true JPH08293377A (en) | 1996-11-05 |
Family
ID=14790229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12059895A Withdrawn JPH08293377A (en) | 1995-04-21 | 1995-04-21 | Serge absorber and its manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08293377A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020076754A (en) * | 2001-03-30 | 2002-10-11 | 문장윤 | Metal chip for serge absorber and Method for manufacturing the metal chips |
| WO2008053717A1 (en) * | 2006-10-31 | 2008-05-08 | Panasonic Corporation | Anti-static part and its manufacturing method |
| JP2008220146A (en) * | 2007-03-02 | 2008-09-18 | Giga-Byte Technology Co Ltd | Surge protection circuit, connector and electronic equipment using the same |
-
1995
- 1995-04-21 JP JP12059895A patent/JPH08293377A/en not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020076754A (en) * | 2001-03-30 | 2002-10-11 | 문장윤 | Metal chip for serge absorber and Method for manufacturing the metal chips |
| WO2008053717A1 (en) * | 2006-10-31 | 2008-05-08 | Panasonic Corporation | Anti-static part and its manufacturing method |
| JPWO2008053717A1 (en) * | 2006-10-31 | 2010-02-25 | パナソニック株式会社 | Static electricity countermeasure parts and manufacturing method |
| JP4844631B2 (en) * | 2006-10-31 | 2011-12-28 | パナソニック株式会社 | Manufacturing method of anti-static parts |
| US8345404B2 (en) | 2006-10-31 | 2013-01-01 | Panasonic Corporation | Anti-static part and its manufacturing method |
| JP2008220146A (en) * | 2007-03-02 | 2008-09-18 | Giga-Byte Technology Co Ltd | Surge protection circuit, connector and electronic equipment using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3617373A (en) | Methods of making thin film patterns | |
| KR101499716B1 (en) | The array type chip resister and method for manufacture thereof | |
| JP2017168750A (en) | Chip resistor and manufacturing method thereof | |
| JPH06290989A (en) | Chip shape circuit component | |
| JPH08293377A (en) | Serge absorber and its manufacture | |
| JP3935687B2 (en) | Thin film resistance element and manufacturing method thereof | |
| CN101523721B (en) | Piezoelectric resonator with short circuit prevention tool | |
| JPH09148044A (en) | Surge absorber | |
| JP2003234057A (en) | Fuse resistor and its manufacturing method | |
| JPH0992430A (en) | Surge absorbing element | |
| JP3455011B2 (en) | Surge absorber and method of manufacturing the same | |
| JPH09199258A (en) | Surge absorber | |
| JPH08288049A (en) | Surge absorber | |
| JPH09306712A (en) | Chip electronic component and manufacture thereof | |
| JPH09199259A (en) | Surge absorber and manufacture thereof | |
| JP4513166B2 (en) | Inductance element manufacturing method | |
| JPH0636675A (en) | Fuse resistor and manufacture thereof | |
| JPH09190868A (en) | Surge absorber | |
| JP3899979B2 (en) | Surge absorber and manufacturing method thereof | |
| JP2798088B2 (en) | Surge absorbing element | |
| JPH0992428A (en) | Surge absorbing element | |
| KR101474133B1 (en) | Method for manufacture of the array type chip resister and the array chip resistor fabricating by the method | |
| JPH11111513A (en) | Manufacturing method of chip resistor | |
| JPH08236004A (en) | Chip fuse and manufacturing method thereof | |
| JP2004200506A (en) | Fuse resistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020702 |