JPH08293377A - サージアブソーバおよびその製造方法 - Google Patents

サージアブソーバおよびその製造方法

Info

Publication number
JPH08293377A
JPH08293377A JP12059895A JP12059895A JPH08293377A JP H08293377 A JPH08293377 A JP H08293377A JP 12059895 A JP12059895 A JP 12059895A JP 12059895 A JP12059895 A JP 12059895A JP H08293377 A JPH08293377 A JP H08293377A
Authority
JP
Japan
Prior art keywords
gap
discharge
resistor layer
surge absorber
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP12059895A
Other languages
English (en)
Inventor
Taiichi Ono
泰一 小野
Takehiro Takojima
武広 蛸島
Yoshinobu Kakihara
良亘 柿原
Isao Nakamura
功 中村
Tadaatsu Nakamura
祗温 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP12059895A priority Critical patent/JPH08293377A/ja
Publication of JPH08293377A publication Critical patent/JPH08293377A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 サージアブソーバにおいて、抵抗体層を隔て
るギャップを高精度に形成し、応答速度や放電開始電圧
を安定させる。 【構成】 平板チップ状の基体11の表面に高抵抗材料
の抵抗体層12a,12bが蒸着またはスパッタにて形
成され、これをエッチングにて除去することによりギャ
ップ13が形成される。ギャップ13はその間隔を5μ
mまたは1μm以下の微細寸法にでき、放電が開始され
るまでの応答時間を短縮できる。またギャップ13の間
隔が高精度に設定されるため、放電開始電圧もばらつき
の少ない安定したものとなる。抵抗体層12a,12b
を高融点材料かつ耐スパッタ性の高い材料で形成するこ
とにより、放電による抵抗体層の損傷を防止でき、また
抵抗体層12a、12bを非晶質カーボンを主体とした
材料で形成することにより、ガラス封止体17内に封入
された不活性ガス等によるプラズマに対する耐性の高い
ものとなる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は電子回路や電子部品をサ
ージから保護するためのサージアブソーバに係り、特に
抵抗体膜を蒸着やスパッタにて形成でき且つギャップを
エッチングにて形成できるようにしたサージアブソーバ
およびその製造方法、さらに抵抗体層の損傷の少ないサ
ージアブソーバまたは封入される不活性ガス等のイオン
によるスパッタリングに対する耐性の高い抵抗体層を有
するサージアブソーバに関する。
【0002】
【従来の技術】図5は、従来のギャップ方式のサージア
ブソーバの構造を示す斜視図、図6はサージアブソーバ
のギャップ部分を拡大して示す拡大断面図である。この
サージアブソーバ1は、ガラス封止体2の内部に、アル
ミナ(酸化アルミニウム;Al23)などにより形成さ
れた丸棒状の基体3が設けられ、この基体3の表面に、
ギャップ7を介して対向する抵抗体層4a,4bが形成
されている。この抵抗体層4a,4bは酸化スズ(Sn
2)などの高抵抗材料により形成されている。ギャッ
プ7は基体3の円周方向全周に沿って形成されており、
図6ではギャップ7の間隔(ギャップ長)をGで示して
いる。
【0003】基体3の両端部には、それぞれの抵抗体層
4a,4bに導通する主電極5a,5bが設けられてい
る。この主電極5a,5bは抵抗値の低い金属材料によ
りキャップ状に形成されて、抵抗体層4a,4bの上か
ら基体3の両端部に嵌着されたものである。両主電極5
a,5bにはリード線6a,6bが接続され、このリー
ド線6a,6bがガラス封止体2の外部に延びている。
ガラス封止体2の内部は100〜500mmHg程度に
設定され、この内部にはアルゴン(Ar)、ヘリウム
(He)、ネオン(Ne)などの不活性ガスが充填され
ている。
【0004】この従来のサージアブソーバでは、丸棒状
の基体3の外周全面に、厚さ20μm程度の抵抗体層を
形成し、レーザ加工を用いて基体3の中央部にて円周に
沿って抵抗体層を削除することにより、ギャップ7が形
成される。レーザ加工の加工精度の限界から、ギャップ
間隔Gは数10μm程度であり、実際のものは最小のギ
ャップ間隔で30μm程度である。
【0005】上記サージアブソーバの動作を説明するた
めの等価回路は例えば図8のように表わすことができ
る。図8においてR0,R0は、それぞれの抵抗体層4
a,4bの抵抗値、Raはギャップ7での抵抗体層間の
絶縁抵抗、Rbは抵抗体層4a,4bの間に放電が開始
されたときの放電抵抗であり、例えば10〜100Ω程
度である。またCは、ギャップ7での静電容量である。
主電極5a,5b間にサージが印加されていない状態で
は、ギャップ7にて放電が行われず、よって等価回路に
て表現されているスイッチS2は絶縁抵抗Ra側に接続
され、サージアブソーバは非常に高い電気抵抗を有する
ものとなっている。
【0006】主電極5a,5b間にサージが印加された
時点で、等価回路にて表現されるスイッチS1が閉じた
ことになり、抵抗体層の抵抗R0を通してギャップ7に
充電され始める。ギャップ7(容量C)での放電開始電
圧は、ギャップ長Gやガラス封止体2内のガス圧などに
より決められる。容量Cでの充電電圧が放電開始電圧
(パッシェン最低電圧)に至ると、抵抗体層4a,4b
間で放電が開始される。図8の等価回路では、ギャップ
7の充電電圧が放電開始電圧に至ったときに、情報αに
よりスイッチS2が放電抵抗Rbに切換えられるものと
して表現されている。ギャップ7での放電は正放電また
は負放電であり、この放電は抵抗体層4a,4bの表面
を移動し、最終的には主電極5a,5b間がアークで橋
絡される。主電極5aと5b間が放電によるアークで橋
絡された最終状態では、等価回路は、主電極5a,5b
間が放電抵抗のみ(抵抗体層4a,4bの抵抗値R0よ
りも低い抵抗)で接続されたものとして表現できる。
【0007】
【発明が解決しようとする課題】上記従来の構造のサー
ジアブソーバ1では、以下に列記する問題点がある。 (1)従来のサージアブソーバの製造方法は、アルミナ
などにより形成された丸棒状の基体3の周囲にディップ
工程などによりSnO2の高抵抗材料を付着させて抵抗
体層を形成し、この抵抗体層をレーザ加工して、ギャッ
プ7を形成している。したがって、ギャップ7の間隔G
は数10μm程度が限界でありこれ以上間隔Gを狭くす
ることが不可能である。実際のサージアブソーバでのギ
ャップ7の間隔は最小でも30μm程度である。
【0008】抵抗体層4aと4bの間隔Gは、応答速度
(放電が開始されるまでの応答時間)および放電開始電
圧に影響を与える。ギャップ7の間隔Gが短いとサージ
が印加してから放電が開始されるまでの応答時間が短く
なり、また間隔Gが長いと応答時間が長くなる。またギ
ャップ7の間隔Gが短いと放電開始電圧が低くなり、間
隔Gが長いと放電開始電圧が高くなる。したがって、例
えば放電開始電圧が高くしかも応答速度の速いサージア
ブソーバを構成する場合には、サージアブソーバの基体
3の軸方向へギャップ7を所定のピッチにて多重に設
け、しかもそれぞれのギャップ7の間隔Gを可能な限り
短く形成する必要がある。しかし、前述のように従来の
サージアブソーバの製造方法では、ギャップ7の間隔G
を数10μmよりも小さくすることは困難であり、よっ
て今以上に応答速度の速い(応答時間の短い)サージア
ブソーバを構成することができない。
【0009】(2)図7は、従来のサージアブソーバ1
のギャップ7の部分を拡大して示したものである。従来
のサージアブソーバ1では、抵抗体層をレーザ加工して
ギャップを形成しているが、レーザ加工での加工精度は
あまり高いものではなく、ギャップ7を介して対向する
抵抗体層4aと4bの対向縁部は高精度に直線状になら
ず、微細な凹凸形状となってしまう。実際のサージアブ
ソーバでは、抵抗体層4a,4bのギャップ対向部分で
の凹凸の大きさが3〜5μm程度の非常に大きなものと
なっている。したがって、ギャップ7の間隔Gは設計値
通りに製造されることがなく、図7にて(イ)で示すよ
うに、抵抗体層に突起が形成されてギャップの間隔が狭
くなっている部分と、(ロ)で示すように抵抗体層の間
隔が広くなっている部分とが生じ、この間隔に最大で1
0μm程度の寸法差が生じることもあり得る。
【0010】サージアブソーバでの応答時間と放電開始
電圧は、抵抗体層間の間隔の最小寸法により決められ
る。よって、上記のように抵抗体層間の間隔にばらつき
があると、応答時間と放電開始電圧とのばらつきが大き
くなる。またギャップが多重に形成されているもので
は、個々のギャップでの対向間隔の部分的な寸法のばら
つきが大きいため、多重のギャップのそれぞれにおいて
間隔のばらつきが累積され、よって、ギャップの数に比
例した計算通りの放電開始電圧を得ることができず、サ
ージアブソーバ全体として放電開始電圧のばらつきの大
きなものとなる。
【0011】(3)図8に示す等価回路にて説明したよ
うに、リード線6aと6bの間にサージが印加される
と、抵抗体層間の最も間隔の短い位置(例えば図7の
(イ)の位置)で最初に放電が開始される。抵抗体層の
材料の融点が低いと、このときの放電の熱により放電開
始部分において抵抗体層が損傷を生じやすく、よって寿
命の短いものとなる。
【0012】(4)さらに、主電極5aと5b間にて放
電が開始されると、ガラス封止体2内に封入されている
例えばアルゴンガスのイオンが抵抗体層4aと4bの表
面をたたき、抵抗体層4aと4bの表面がターゲットと
なったスパッタ現象が生じる。抵抗体層4aと4bの表
面からスパッタされた抵抗物質がギャップ7の部分にて
基体3の表面に再付着され、この再付着物によりギャッ
プ7が短絡されると、サージアブソーバとして機能でき
なくなる。この点からの従来のサージアブソーバでは、
抵抗体層4a,4bの寿命が短く、サージ印加回数に制
限が与えられるものとなる。
【0013】本発明は、上記従来の課題を解決するもの
であり、抵抗体層を蒸着またはスパッタにより成膜で
き、この抵抗体層をエッチングしてギャップを形成でき
るものとし、ギャップの間隔寸法を従来よりも短くして
応答速度を速めることができ、また抵抗体層のギャップ
に対向する部分の凹凸を小さくできるようにして、応答
速度や放電開始電圧のばらつきを小さくした高性能なサ
ージアブソーバおよびその製造方法を提供することを目
的としている。
【0014】さらに本発明は、融点の高い材料により抵
抗体層を形成して、抵抗体層間の放電開始により抵抗体
層の損傷を生じにくくし、または、放電時にアルゴンガ
スなどの不活性ガスによるスパッタ現象による抵抗体層
の劣化を抑制できるようにしたサージアブソーバを提供
することを目的としている。
【0015】
【課題を解決するための手段】本発明は、基体の表面に
形成された抵抗体層と、抵抗体層の両側に配置された主
電極とを有し、前記抵抗体層に1つ以上のギャップが形
成されているサージアブソーバであって、前記抵抗体層
が蒸着またはスパッタ等により成膜可能な高抵抗材料に
より形成されていることを特徴とするものである。上記
基体は、平板状チップあるいは従来と同様の丸棒状(円
柱状)である。
【0016】上記高抵抗材料は高融点材料の、TaSi
2、CrSiO2、SiCとTa25との混合物、Ti
NとSiO2との混合物、HfNとSiO2との混合物、
TaとHfO2との混合物、CrとHfO2との混合物の
いずれかであることが好ましい。
【0017】または、抵抗体層の材料としては、不活性
ガス等のイオンによるスパッタリングに対する耐性の高
い材料である、非晶質カーボンまたは、金属を含む非晶
質カーボンが好ましい。
【0018】また、本発明のサージアブソーバの製造方
法は、平板チップ状または丸棒状(円柱状)の基体の表
面に高抵抗材料を蒸着またはスパッタ等の薄膜形成技術
により成膜して抵抗体層を形成する工程と、抵抗体層を
エッチングして1つ以上のギャップを形成する工程と、
基体の両側にて抵抗体層と電気的に導通する主電極を形
成する工程と、基体および主電極を封止する工程とから
成ることを特徴とするものである。
【0019】
【作用】本発明のサージアブソーバおよびその製造方法
では、平板チップ状または丸棒状の基体の表面に蒸着ま
たはスパッタにて高抵抗材料の膜が形成されて抵抗体層
が形成される。抵抗体層の膜厚は50〜1000nmま
たは200〜500nm程度である。抵抗体層を成膜し
た後に、エッチング工程により抵抗体層が除去されてギ
ャップが形成される。抵抗体層をエッチングにより除去
する工程は従来のレーザ加工による工程よりも加工精度
が高く、ギャップの間隔が短いものであっても、その間
隔Gを高精度に設定できる。したがって、ギャップの間
隔Gを、5μm以下または1μm以下あるいはさらに短
くすることが可能である。ギャップの間隔Gを短くする
ことによりサージが印加されてから放電が開始されるま
での応答速度を速める(応答時間を短縮する)ことが可
能である。またギャップの間隔を短くすると放電開始電
圧が低くなる。よって応答速度が速く且つ放電開始電圧
の高いサージアブソーバを構成する場合には、5μmま
たは1μm以下の間隔のギャップを、主電極が並ぶ方向
へ多重に形成することにより可能になる。よって本発明
でのギャップの間隔は5μm以下または1μm以下とす
ることが好ましい。
【0020】またエッチングによる加工では、ギャップ
部分にて対向する抵抗体層の縁部の粗さを低く抑えるこ
とができ、この縁部の凹凸を最大値で0.5μm以下と
することが可能である。ギャップにて対向する抵抗体層
の縁部の凹凸の粗さを上記の0.5μm以下とすると、
応答速度(応答時間)と放電開始電圧のばらつきの小さ
いサージアブソーバを構成できる。すなわち放電は抵抗
体層の間隔の最も短い部分で開始されるが、図7に示す
ように、従来のサージアブソーバでは抵抗体層の縁部の
凹凸が3〜5μm程度の粗さであるため、応答速度と放
電開始電圧のばらつきが大きかった。一方本発明ではギ
ャップに対向する抵抗体層の縁部の凹凸が小さいために
上記ばらつきが非常に小さくなる。よって多重ギャップ
を構成した場合に、ギャップ数に比例した放電開始電圧
を設定でき、この放電開始電圧のばらつきも小さくな
る。よって本発明では、ギャップにて対向する抵抗体層
の縁部の凹凸の大きさが、最大で0.5μm以下である
ことが好ましい。
【0021】上記のようにエッチングによりギャップが
形成された基体は、その両端に主電極が取り付けられ、
さらにガラスなどの封止体に封入される。
【0022】また抵抗体層として高抵抗材料で且つ高融
点材料の、TaSiO2、CrSiO2、SiCとTa2
5との混合物、TiNとSiO2との混合物、HfNと
SiO2との混合物、TaとHfO2との混合物、Crと
HfO2との混合物のいずれかを使用することが好まし
い。この融点の高い材料は放電時の熱により損傷が少な
いものとなり、よって放電の繰返しによる抵抗体層の損
傷を防止でき寿命を改善できる。
【0023】さらに抵抗体層として、不活性ガス等のイ
オンによるスパッタリングに対する耐性の高い材料、す
なわちスパッタ耐性の高い材料である、非晶質カーボン
または、金属を含む非晶質カーボンが使用できる。サー
ジアブソーバでは、主電極間に放電が発生したときに封
止体内のアルゴンガスなどの不活性ガスのイオンが抵抗
体層の表面をたたき、抵抗体がスパッタされる現象が生
じるが、非晶質カーボンを主体とした抵抗体層はこの不
活性ガスによるスパッタ現象に対する耐性が高い。よっ
て抵抗体層の表面から材料がスパッタされにくく、この
材料がギャップ内に付着してギャップを短絡させるよう
な現象が生じにくくなる。
【0024】
【実施例】以下、本発明の実施例を説明する。図1は、
本発明のサージアブソーバの全体構造を示す斜視図、図
2はその断面図である。このサージアブソーバ10は、
平板状チップの基体11を有している。この基体11
は、比較的融点の高いガラスやAl23などのセラミッ
ク材料などにより形成されている。基体11の表面に
は、抵抗体層12a,12bが形成され、抵抗体層12
aと12bとの間に間隔Gのギャップ13が形成されて
いる。基体11の両端部には、抵抗体層12a,12b
のそれぞれに導通する導電層14a,14bが設けら
れ、この導電層14a,14bが主電極15a,15b
に接合されている。
【0025】主電極15a,15bは、例えばジュメッ
ト(銅の表面に酸化銅膜が形成されているもの)により
形成されている。この主電極15a,15bにはリード
線16a,16bが接続されている。基体11および主
電極15a,15bはガラス封止体17の内部に収納さ
れ、リード線16a,16bは、ガラス封止体17の外
部に突出している。ガラス封止体17の内部は100〜
500mmHgであり、ガラス封止体17の内部にはア
ルゴン(Ar)、ネオン(Ne)、ヘリウム(He)な
どの不活性ガスが充填されている。
【0026】上記抵抗体層12a,12bは高抵抗材料
により形成されている。この抵抗材料は、基体11の表
面に蒸着またはスパッタなどの工程で成膜できるものが
使用される。抵抗体層12a,12bを形成する高抵抗
材料としては、金属と酸化物とから成る例えばTaSi
2、CrSiO2、金属と酸化物の混合物であるTa−
HfO2、Cr−HfO2、炭化物または窒化物と酸化物
との混合物であるSiC−Ta25、TiN−Si
2、HfN−SiO2などが例示できる。これらの材料
はいずれも融点が高く、また比抵抗は10-3〜102Ω
・cmの範囲で変えることができる。
【0027】また、高抵抗材料としてDLC(ダイヤモ
ンドライクカーボン)などの非晶質カーボン、またはア
ルミニウム(Al)、タンタル(Ta)、ニオブ(N
b)、ジルコニウム(Zr)、チタン(Ti)、クロム
(Cr)等が5〜40at%含まれた非晶質カーボンを
使用することが好ましい。非晶質カーボンは比較的抵抗
が高く、またガラス封止体に充填されているアルゴンや
ネオンなどの不活性ガス等によるプラズマに対する耐性
が高いため、高抵抗の抵抗体層12a,12bの材料と
して好適である。サージが印加され抵抗体層12aと1
2b間で放電が開始されると、不活性ガスのイオンによ
り抵抗体層12a,12bの表面がスパッタされる現象
が生じるが、非晶質カーボンを主体とした材料は、この
不活性ガス等のイオンによるスパッタリングに対する耐
性が高いため、スパッタにて放出された物質がギャップ
13にて抵抗体層12aと12bの間に直接付着するこ
とがなく、抵抗体層12aと12bが短絡する現象を防
止できる。
【0028】抵抗体層12a,12bの膜厚は50〜1
000nmまたは200〜500nmの範囲とすること
が好ましい。ギャップ13は、基体11の表面に上記高
抵抗材料の膜を形成した後に、この膜を間隔Gとなるよ
うに除去することにより形成できる。この工程はウエッ
トエッチングまたはドライエッチングにより行われる。
高抵抗材料が非晶質カーボンの場合には、CF4+O2の
混合ガス等を用いたドライエッチングなどによりギャッ
プ13を加工することが可能である。
【0029】このエッチング工程では、ギャップ13の
間隔Gを高精度に加工できる。また抵抗体層の膜厚を上
記の50〜1000nmまたは200〜500nm程度
の従来よりも薄いものとし、またエッチング工程により
ギャップを形成すると、ギャップ間隔Gを短くでき、5
μmまたは1μm以下あるいはそれ以下のものとするこ
とが可能である。図4は横軸にギャップ間隔G(μm)
を対数軸にとり、縦軸は応答時間(ns:ナノ秒)をと
っている。この応答時間は、リード線16aと16bに
サージが印加されたときを始点とし、抵抗体層間に放電
が発生し、さらに主電極間15aと15b間で放電が開
始されるまでの時間である。従来のレーザ加工によるギ
ャップ間隔は最短で30μm程度であったが、この実施
例では5μm以下または1μm以下とすることができ、
図4に示すように応答時間をきわめて短縮でき応答速度
を速めることが可能となる。
【0030】またエッチングにより形成されたギャップ
13はその間隔Gの寸法誤差が小さく、間隔Gを高精度
に設定できるのみならず、ギャップ部分で対向する抵抗
体層12a,12bの縁部の凹凸を微細にできる。この
凹凸は最大で0.5μm以下にでき、抵抗体層間で放電
が開始されるまでの応答速度および放電開始電圧を安定
して設定でき、ばらつきが小さいものとなる。よって主
電極15aと15bの並び方向へ縞状に多重のギャップ
を形成することにより、ギャップ数にほぼ比例した放電
開始電圧を設定でき、そのばらつきも小さくなる。以上
から、応答速度が速く(応答時間が短く)且つ放電開始
電圧のばらつきの小さいサージアブソーバを構成でき
る。また、前記導電層14a,14bは、クロム(C
r)やチタン(Ti)を下地膜として銅(Cu)やニッ
ケル(Ni)が形成されたものである。
【0031】図3(A)から(F)は、図1と図2に示
すサージアブソーバ10の製造方法を工程順に示してい
る。図3(A)に示す基板11Aは、基体11を複数個
取りできる面積のものであり、例えば「#7059」な
どの比較的融点の高いガラス基板である。また基板11
Aはアルミナ基板であってもよい。またサージアブソー
バとしての使用電力容量が高いものである場合には、表
面がホーロー仕上げされた鉄基板を用いることも可能で
ある。この基板11Aの表面に、前記において例示した
いずれかの高抵抗材料による抵抗体層12Aが形成され
る。抵抗体層12Aの膜厚は、50〜1000nm、好
ましくは200〜500nmである。
【0032】次に、抵抗体層12Aの上に感光性ポリイ
ミドなどのフォトレジスト材料を塗布し、プリベーク
し、フォトマスクを用いて紫外線光による露光を行う。
この露光、さらには現像、リンス、乾燥およびポストベ
ークにより、ギャップ形成部分のレジスト材料が除去さ
れる。ギャップ間隔Gが5μm程度までは、フォトマス
クを用いた密着露光により、ギャップ間隔Gの寸法に合
わせて高精度にレジスト材料を除去することが可能であ
る。ただし、ギャップ間隔Gが5μmよりも短く、1μ
m程度あるいはそれ以下まで短くする場合には、ステッ
パーを用いて縮小投影露光を行うことにより、短ギャッ
プ寸法に相当するレジスト材料除去を高精度に行うこと
ができる。
【0033】次に、エッチングによりギャップの部分に
て抵抗体層12Aを除去する。ギャップ間隔はエッチン
グにより1μmまたはそれ以下の寸法とすることが可能
である。上記間隔Gのエッチング工程はウエットエッチ
ングまたはドライエッチングが可能であるが、抵抗体層
12Aが、DLCなどの非晶質カーボン材料などにより
形成されている場合には、CF4+O2ガス等を用いたド
ライエッチングにより、除去することが可能である。こ
のエッチング終了後に、アセトンなどを用いてギャップ
形成用のレジスト材料を除去する。図3(B)では、レ
ジスト材料が除去された後の間隔Gのギャップ形成部分
を符号13Aで示している。
【0034】次に、ダイサーを用いて個々のチップごと
に切断する。チップ形状の個々の基体11の大きさは、
1.2×2.0mm2〜4.5×7mm2である。図3
(C)は切断された後の基体11を示している。そして
図3(D)に示すように、導電層14a,14bを形成
する。導電層14a,14bは、Cr,Tiを下地膜と
し、Cu,Ni等を連続して成膜したものであり、膜厚
は50〜300nm程度である。
【0035】次に、図3(E)(F)に示すように、基
体11の両側に主電極15a,15bおよびリード線1
6a,16bを取り付けてガラスにより封止する。ジュ
メットによる主電極15a,15bは直径1〜3mm
で、厚さ2〜5mm程度の円板である。主電極15a,
15bにはリード線16a,16bを溶接により接続し
ておく。切断した個々の基体11を主電極15a,15
bで挟み、ガラス筒に挿入し、カーボンヒータに装填す
る。約450℃で加熱し、真空ポンプで10-5torr
程度の低圧に設定し、Ar、He、Neなどのガスを1
〜500torrで充填する、約600℃まで急激に加
熱すると、ガラスが溶け、図2に示すように封止され
る。室温まで冷却してサージアブソーバが完成する。
【0036】なお、本発明では基体が丸棒状のものであ
っても構成できる。ただし、抵抗体層の成膜とギャップ
のエッチング工程に適する点で、平板状の基体を用いる
ことが好ましい。
【0037】
【発明の効果】以上のように本発明では、抵抗体層を蒸
着またはスパッタリング等により形成し、エッチング工
程によりギャップが形成されているため、ギャップ間隔
を従来のものよりも短くして応答速度を速めることがで
きる。またギャップ間隔が高精度となり放電開始電圧の
ばらつきが小さいものとなる。
【0038】また抵抗体層を高融点材料で形成すること
により、放電による抵抗体層の損傷が少なくなる。また
抵抗体層を非晶質カーボンを主体とした材料で形成する
ことにより、封止された不活性ガス等によるプラズマに
対する耐性を高くでき、長寿命のサージアブソーバを構
成できる。
【図面の簡単な説明】
【図1】本発明のサージアブソーバの全体構造を示す斜
視図、
【図2】図1に示すサージアブソーバの断面図、
【図3】(A)〜(F)は図1に示したサージアブソー
バの製造方法を工程順に示す説明図、
【図4】本発明のサージアブソーバのギャップ間隔と応
答時間との関係を示す線図、
【図5】従来のサージアブソーバの構造を示す斜視図、
【図6】図5に示すサージアブソーバのギャップ部分を
示す拡大断面図、
【図7】図5に示すサージアブソーバのギャップ部分の
拡大平面図、
【図8】サージアブソーバの動作を説明する等価回路
図、
【符号の説明】
11 基体 12a,12b 抵抗体層 13 ギャップ 14a,14b 導電層 15a,15b 主電極 16a,16b リード線 17 ガラス封止体 G ギャップ間隔
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 功 東京都大田区雪谷大塚町1番7号 アルプ ス電気株式会社内 (72)発明者 中村 祗温 神奈川県平塚市黒部ヶ丘21の6

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 基体の表面に形成された抵抗体層と、抵
    抗体層の両側に配置された主電極とを有し、前記抵抗体
    層に1つ以上のギャップが形成されているサージアブソ
    ーバであって、前記抵抗体層が蒸着またはスパッタ等に
    より成膜可能な高抵抗材料により形成されていることを
    特徴とするサージアブソーバ。
  2. 【請求項2】 高抵抗材料は、TaSiO2、CrSi
    2、SiCとTa25との混合物、TiNとSiO2
    の混合物、HfNとSiO2との混合物、TaとHfO2
    との混合物、CrとHfO2との混合物のいずれかであ
    る請求項1記載のサージアブソーバ。
  3. 【請求項3】 高抵抗材料は、非晶質カーボンまたは、
    金属を含む非晶質カーボンである請求項1記載のサージ
    アブソーバ。
  4. 【請求項4】 基体の表面に高抵抗材料を蒸着またはス
    パッタにより成膜して抵抗体層を形成する工程と、抵抗
    体層をエッチングして1つ以上のギャップを形成する工
    程と、基体の両側にて抵抗体層と電気的に導通する主電
    極を形成する工程と、基体および主電極を封止する工程
    とから成ることを特徴とするサージアブソーバの製造方
    法。
JP12059895A 1995-04-21 1995-04-21 サージアブソーバおよびその製造方法 Withdrawn JPH08293377A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12059895A JPH08293377A (ja) 1995-04-21 1995-04-21 サージアブソーバおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12059895A JPH08293377A (ja) 1995-04-21 1995-04-21 サージアブソーバおよびその製造方法

Publications (1)

Publication Number Publication Date
JPH08293377A true JPH08293377A (ja) 1996-11-05

Family

ID=14790229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12059895A Withdrawn JPH08293377A (ja) 1995-04-21 1995-04-21 サージアブソーバおよびその製造方法

Country Status (1)

Country Link
JP (1) JPH08293377A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020076754A (ko) * 2001-03-30 2002-10-11 문장윤 서지압소버용 금속칩 및 그의 제조방법
WO2008053717A1 (en) * 2006-10-31 2008-05-08 Panasonic Corporation Anti-static part and its manufacturing method
JP2008220146A (ja) * 2007-03-02 2008-09-18 Giga-Byte Technology Co Ltd サージ保護回路およびコネクタ並びにそれを用いる電子機器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020076754A (ko) * 2001-03-30 2002-10-11 문장윤 서지압소버용 금속칩 및 그의 제조방법
WO2008053717A1 (en) * 2006-10-31 2008-05-08 Panasonic Corporation Anti-static part and its manufacturing method
JPWO2008053717A1 (ja) * 2006-10-31 2010-02-25 パナソニック株式会社 静電気対策部品とその製造方法
JP4844631B2 (ja) * 2006-10-31 2011-12-28 パナソニック株式会社 静電気対策部品の製造方法
US8345404B2 (en) 2006-10-31 2013-01-01 Panasonic Corporation Anti-static part and its manufacturing method
JP2008220146A (ja) * 2007-03-02 2008-09-18 Giga-Byte Technology Co Ltd サージ保護回路およびコネクタ並びにそれを用いる電子機器

Similar Documents

Publication Publication Date Title
US3617373A (en) Methods of making thin film patterns
KR101499716B1 (ko) 어레이 타입 칩 저항기 및 그 제조 방법
JP2017168750A (ja) チップ抵抗器およびチップ抵抗器の製造方法
JPH06290989A (ja) チップ状回路部品
JPH08293377A (ja) サージアブソーバおよびその製造方法
JP3935687B2 (ja) 薄膜抵抗素子およびその製造方法
CN101523721B (zh) 具有短路防止工具的压电谐振器
JPH09148044A (ja) サージアブソーバ
JP2003234057A (ja) ヒューズ抵抗器およびその製造方法
JPH0992430A (ja) サージ吸収素子
JP3455011B2 (ja) サージアブソーバおよびその製造方法
JPH09199258A (ja) サージアブソーバ
JPH08288049A (ja) サージアブソーバ
JPH06176680A (ja) ヒューズ
JPH09199259A (ja) サージアブソーバおよびその製造方法
JP4513166B2 (ja) インダクタンス素子の製造方法
JPH0636675A (ja) ヒユーズ抵抗器およびその製造方法
JPH09190868A (ja) サージアブソーバ
JP3899979B2 (ja) サージアブソーバ及びその製造方法
JP2798088B2 (ja) サージ吸収素子
JPH0992428A (ja) サージ吸収素子
KR101474133B1 (ko) 어레이 타입 칩 저항기의 제조 방법 및 그 방법으로 제조된 칩 저항기
JPH11111513A (ja) チップ抵抗器の製造方法
JPH08236004A (ja) チップヒューズ及びその製造方法
JP2004200506A (ja) ヒューズ抵抗器

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020702