JPH0829598B2 - サ−マルプリンタのヘツド制御ユニツト - Google Patents
サ−マルプリンタのヘツド制御ユニツトInfo
- Publication number
- JPH0829598B2 JPH0829598B2 JP62036610A JP3661087A JPH0829598B2 JP H0829598 B2 JPH0829598 B2 JP H0829598B2 JP 62036610 A JP62036610 A JP 62036610A JP 3661087 A JP3661087 A JP 3661087A JP H0829598 B2 JPH0829598 B2 JP H0829598B2
- Authority
- JP
- Japan
- Prior art keywords
- control unit
- head control
- data
- heat generating
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003247 decreasing effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 7
- 230000020169 heat generation Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/35—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads providing current or voltage to the thermal head
- B41J2/355—Control circuits for heating-element selection
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はサーマルプリンタに関し、特にその発熱要素
の発熱制御をする制御回路に関する。
の発熱制御をする制御回路に関する。
従来からサーマルプリンタでは、サーマルヘッドの連
続使用時の熱蓄積による印字品位の低下を防止するた
め、様々な方法が用いられてきている。その中には特公
昭55−48631のように、ドットごとに前のデータを記憶
して通電時間を決定する方法などがあり、これらを一般
に履歴制御方式と言う。これらの中で、自己の駆動履歴
ばかりでなく隣接の発熱要素の駆動データに基づいて自
己の通電時間を制御するものも少なくなかった。これら
の代表としては、特開昭60−131262、特開昭58−67477
等が上げられる。
続使用時の熱蓄積による印字品位の低下を防止するた
め、様々な方法が用いられてきている。その中には特公
昭55−48631のように、ドットごとに前のデータを記憶
して通電時間を決定する方法などがあり、これらを一般
に履歴制御方式と言う。これらの中で、自己の駆動履歴
ばかりでなく隣接の発熱要素の駆動データに基づいて自
己の通電時間を制御するものも少なくなかった。これら
の代表としては、特開昭60−131262、特開昭58−67477
等が上げられる。
これら従来例では隣接データを参照するにあたって、
一般にCPUによってデータ処理をしながら、サーマルヘ
ッドのドライブICへ順次データを送出する方式が一般的
であった。このような方式では、サーマルプリンタを高
速に動作させようとしても処理が追い付かずサーマルプ
リンタの高速化の障害となっていた。
一般にCPUによってデータ処理をしながら、サーマルヘ
ッドのドライブICへ順次データを送出する方式が一般的
であった。このような方式では、サーマルプリンタを高
速に動作させようとしても処理が追い付かずサーマルプ
リンタの高速化の障害となっていた。
又、シリアル型サーマルプリンタでは、24ドットフォ
ントが一般的になってきている中で32ドットフォント、
48ドットフォントと高解像度化の動きも活発である。サ
ーマルヘッドの制御回路をユニット化、チップ化するに
はこのような状況にフレキシブルに対応できなければ、
無駄な費用がかかる。
ントが一般的になってきている中で32ドットフォント、
48ドットフォントと高解像度化の動きも活発である。サ
ーマルヘッドの制御回路をユニット化、チップ化するに
はこのような状況にフレキシブルに対応できなければ、
無駄な費用がかかる。
本発明の目的は、このような従来の問題点を除去し、
高速でかつ、印字品位のすぐれたシリアル型サーマルプ
リンタの印字制御装置を提供することにある。
高速でかつ、印字品位のすぐれたシリアル型サーマルプ
リンタの印字制御装置を提供することにある。
本発明の他の目的は、サーマルヘッドの発熱要素の数
に応じて増設可能で且つ隣接データによる影響を考慮し
た通電時間の制御が可能なヘッド制御ユニットを提供す
ることにある。
に応じて増設可能で且つ隣接データによる影響を考慮し
た通電時間の制御が可能なヘッド制御ユニットを提供す
ることにある。
本発明によるサーマルプリンタのヘッド制御ユニット
は、発熱要素の現在及び過去の駆動データを記憶する記
憶回路と、記憶回路に接続され任意の発熱要素の自己の
駆動データによって通電時間を増減する第１のゲート回
路と、隣接した発熱要素の駆動データによって通電時間
を増減する第２のゲート回路とを少なくとも有し、更に
順次配列された発熱要素の端部の記憶情報を他のヘッド
制御ユニットへの出力とする増設用出力端子と、他のヘ
ッド制御ユニットからの端部の出力を第２のゲート回路
の入力とする増設用入力端子を有し、ヘッド制御ユニッ
トが複数個配列された時に隣接する制御ユニットの端部
の駆動データを互いに交換し、自己の駆動データととも
に隣接データに対応してそれぞれの通電時間を制御可能
に構成したことを特徴とする。
は、発熱要素の現在及び過去の駆動データを記憶する記
憶回路と、記憶回路に接続され任意の発熱要素の自己の
駆動データによって通電時間を増減する第１のゲート回
路と、隣接した発熱要素の駆動データによって通電時間
を増減する第２のゲート回路とを少なくとも有し、更に
順次配列された発熱要素の端部の記憶情報を他のヘッド
制御ユニットへの出力とする増設用出力端子と、他のヘ
ッド制御ユニットからの端部の出力を第２のゲート回路
の入力とする増設用入力端子を有し、ヘッド制御ユニッ
トが複数個配列された時に隣接する制御ユニットの端部
の駆動データを互いに交換し、自己の駆動データととも
に隣接データに対応してそれぞれの通電時間を制御可能
に構成したことを特徴とする。
又、前記ヘッド制御ユニットにヘッドドライブ回路を
内蔵したことを特徴とする。
内蔵したことを特徴とする。
更に、前記ヘッド制御ユニットの隣接データの増設用
入力端子は、併設されたヘッド制御ユニットが隣り合っ
ていない場合、隣接発熱要素の駆動データが「無し」と
みなされるよう構成したことを特徴とする。
入力端子は、併設されたヘッド制御ユニットが隣り合っ
ていない場合、隣接発熱要素の駆動データが「無し」と
みなされるよう構成したことを特徴とする。
第１図は本発明によるサーマルプリンタのヘッド制御
ユニットを用いた印字制御装置の構成を示す略図であ
る。
ユニットを用いた印字制御装置の構成を示す略図であ
る。
１は複数の発熱要素1aを有するサーマルヘッド、２は
このサーマルヘッドをドライブするヘッドドライブ回
路、３はCPU4とサーマルヘッド１の間に挿入されサーマ
ルヘッドへの発熱量をコントロールするヘッド制御ユニ
ット、CPU4はサーマルプリンタ全体をも統括制御してい
る。18はヘッド制御ユニット３へ二種類以上のパルス幅
を有するパルスを供給するパルス発生回路で、サーマル
ヘッド１の温度、もしくはその周囲温度を検出するサー
ミスタ14を有している。
このサーマルヘッドをドライブするヘッドドライブ回
路、３はCPU4とサーマルヘッド１の間に挿入されサーマ
ルヘッドへの発熱量をコントロールするヘッド制御ユニ
ット、CPU4はサーマルプリンタ全体をも統括制御してい
る。18はヘッド制御ユニット３へ二種類以上のパルス幅
を有するパルスを供給するパルス発生回路で、サーマル
ヘッド１の温度、もしくはその周囲温度を検出するサー
ミスタ14を有している。
CPU4は、一例として８ビットのCPUでデータバス16、
アドレスバス17、▲▼信号などを有している。
アドレスバス17、▲▼信号などを有している。
ヘッド制御ユニット３は一例としてゲートアレイで構
成され、CPU4と同様ワンチップ化されている。以下ヘッ
ド制御ユニットはHCUと略して説明する。
成され、CPU4と同様ワンチップ化されている。以下ヘッ
ド制御ユニットはHCUと略して説明する。
HCU3は記憶回路の一種であるデータラッチ回路を内蔵
しデータバス16に接続されたデータ入力端子５、アドレ
スバス17の下位２ビットを入力するアドレス端子６、CP
U4からの所定のアドレス情報に応じ、そのユニットの指
定を知るユニットセレクト端子の一種であるチップセレ
クト端子（▲▼端子）７、CPU4の▲▼信号に接
続されたデータラッチタイミング入力端子、発熱要素へ
の通電時間を決定する複数の通電パルス入力端子９、サ
ーマルヘッド１のそれぞれの発熱要素への駆動信号を出
力するヘッド駆動出力端子10を少くとも有している。
しデータバス16に接続されたデータ入力端子５、アドレ
スバス17の下位２ビットを入力するアドレス端子６、CP
U4からの所定のアドレス情報に応じ、そのユニットの指
定を知るユニットセレクト端子の一種であるチップセレ
クト端子（▲▼端子）７、CPU4の▲▼信号に接
続されたデータラッチタイミング入力端子、発熱要素へ
の通電時間を決定する複数の通電パルス入力端子９、サ
ーマルヘッド１のそれぞれの発熱要素への駆動信号を出
力するヘッド駆動出力端子10を少くとも有している。
11はCPU4のアドレス情報からHCU3に当てられた所定の
アドレスコードを作るデコーダである。
アドレスコードを作るデコーダである。
12はCPU4の制御プログラムやキャラクタジェネレータ
等を格納するROM、13はRAM、15は電源を示している。
等を格納するROM、13はRAM、15は電源を示している。
第２図はヘッド制御ユニットHCU3の一実施例を示す詳
細回路図であり、第１図と同一物は同一番号で示してい
る。
細回路図であり、第１図と同一物は同一番号で示してい
る。
データ入力端子５はD0〜D7の８ビットデータがパラレ
ルに入力可能である。
ルに入力可能である。
21から29は８ビットのデータを保有するデータラッチ
回路をそれぞれ示し、21〜23はヘッド駆動信号のH0〜H7
のデータを保持し、24〜26はH3〜H15のデータを、27〜2
9はH16〜H23のデータをそれぞれラッチしている。
回路をそれぞれ示し、21〜23はヘッド駆動信号のH0〜H7
のデータを保持し、24〜26はH3〜H15のデータを、27〜2
9はH16〜H23のデータをそれぞれラッチしている。
ヘッド駆動出力は一例として24ドットのサーマルヘッ
ドを駆動するものとして24コの出力端子H0〜H23を有し
ている。
ドを駆動するものとして24コの出力端子H0〜H23を有し
ている。
31は現在のヘッドデータの１ドット列分を保持するラ
ッチ回路群であり、32は１回前の過去のデータの１ドッ
ト列分を、33は２回前の過去のデータの１ドット列分を
それぞれ保有するラッチ回路群を示している。
ッチ回路群であり、32は１回前の過去のデータの１ドッ
ト列分を、33は２回前の過去のデータの１ドット列分を
それぞれ保有するラッチ回路群を示している。
30はCPUのデータ出力のアドレス情報によってヘッド
データを８ビッドごとにふり分けて格納するためのアド
レスデコーダであり、一例としてアドレスデータの下位
２ビットA0、A1のビット情報によってデータラッチ回路
21、24、27を選択可能である。34は通電パルス入力端子
から入力されたパルスを通電区間信号に変換するゲート
回路である。これはパルス発生回路18の出力信号がもと
もと通電区間信号として出力されている場合は不要であ
る。
データを８ビッドごとにふり分けて格納するためのアド
レスデコーダであり、一例としてアドレスデータの下位
２ビットA0、A1のビット情報によってデータラッチ回路
21、24、27を選択可能である。34は通電パルス入力端子
から入力されたパルスを通電区間信号に変換するゲート
回路である。これはパルス発生回路18の出力信号がもと
もと通電区間信号として出力されている場合は不要であ
る。
CPU4からデータバスにヘッド駆動データが出力される
と同時に、▲▼信号が出力され、あらかじめCPU4の
メモリマップ上に定めたアドレス情報によって▲▼
端子がアクセスされ、アドレスバスの下位２ビットの情
報によってデータラッチ回路21、24、27のそれぞれにデ
ータが転送される。すると既に格納されていたデータ
は、第２図の右方向、例えばデータラッチ回路21のデー
タはデータラッチ回路22へと言うようにシフトされ過去
のデータとして順次保有される。
と同時に、▲▼信号が出力され、あらかじめCPU4の
メモリマップ上に定めたアドレス情報によって▲▼
端子がアクセスされ、アドレスバスの下位２ビットの情
報によってデータラッチ回路21、24、27のそれぞれにデ
ータが転送される。すると既に格納されていたデータ
は、第２図の右方向、例えばデータラッチ回路21のデー
タはデータラッチ回路22へと言うようにシフトされ過去
のデータとして順次保有される。
下位２ビットの情報では４つのデータラッチ回路まで
アクセス可能であるが、発熱要素の数に応じてアドレス
入力端子数と、データラッチ回路を増加すれば良い。
アクセス可能であるが、発熱要素の数に応じてアドレス
入力端子数と、データラッチ回路を増加すれば良い。
データがセットされた後、電電パルス入力端子９に所
定のパルスを入力すると、発熱要素への通電がなされ
る。
定のパルスを入力すると、発熱要素への通電がなされ
る。
35、36はラッチされたデータと通電区間信号とを組み
合わせ、過去の履歴に応じて発熱量を制御する発熱制御
信号を作成するゲート回路G0、G1であり、それぞれ第１
のゲート回路37と第２のゲート回路38を有している。第
１のゲート回路37は自己の駆動結果によって通電時間を
増減するもので、第２のゲート回路38は隣接した発熱要
素の駆動結果によって通電時間を増減するものである。
G1は発熱要素の順次配列された両端部を除くゲート回路
であり、G0は両端部のゲート回路である。G0内の第２の
ゲート回路38は、AND回路38a、NOR回路38b、AND回路38c
で構成されている。AND回路38aは隣接した記憶情報が同
時に駆動状態であったかどうかをチェックするものでは
HCU3が１つで構成された場合は本来、不要となるもので
ある。しかし、発熱要素が32ドット、48ドットと増加さ
せる場合、ヘッド制御ユニットを２個以上並設するには
隣接する駆動結果は他のヘッド制御ユニットから入力さ
せねばならない。
合わせ、過去の履歴に応じて発熱量を制御する発熱制御
信号を作成するゲート回路G0、G1であり、それぞれ第１
のゲート回路37と第２のゲート回路38を有している。第
１のゲート回路37は自己の駆動結果によって通電時間を
増減するもので、第２のゲート回路38は隣接した発熱要
素の駆動結果によって通電時間を増減するものである。
G1は発熱要素の順次配列された両端部を除くゲート回路
であり、G0は両端部のゲート回路である。G0内の第２の
ゲート回路38は、AND回路38a、NOR回路38b、AND回路38c
で構成されている。AND回路38aは隣接した記憶情報が同
時に駆動状態であったかどうかをチェックするものでは
HCU3が１つで構成された場合は本来、不要となるもので
ある。しかし、発熱要素が32ドット、48ドットと増加さ
せる場合、ヘッド制御ユニットを２個以上並設するには
隣接する駆動結果は他のヘッド制御ユニットから入力さ
せねばならない。
上記の課題を解決するため、本発明では、増設用入出
力端子41、42を設置した。入力端子42は第２のゲート回
路の入力に接続されているので、ヘッド制御ユニットで
端部にある発熱要素の隣接した駆動データを参照して、
通電時間を制御するのに用いられる。
力端子41、42を設置した。入力端子42は第２のゲート回
路の入力に接続されているので、ヘッド制御ユニットで
端部にある発熱要素の隣接した駆動データを参照して、
通電時間を制御するのに用いられる。
サーマルヘッドの発熱要素の数に対応して、ヘッド制
御ユニットを増設した場合、端部の記憶データの出力端
子41を併設された隣のヘッド制御ユニットの入力端子42
に接続し、隣の出力端子41を同様に、その入力端子42に
接続することにより、互いに端部のデータを交換し、併
設されたそれぞれの端部の発熱要素が、１つのヘッド制
御ユニットの内側の発熱要素と同様に制御されることと
なる。
御ユニットを増設した場合、端部の記憶データの出力端
子41を併設された隣のヘッド制御ユニットの入力端子42
に接続し、隣の出力端子41を同様に、その入力端子42に
接続することにより、互いに端部のデータを交換し、併
設されたそれぞれの端部の発熱要素が、１つのヘッド制
御ユニットの内側の発熱要素と同様に制御されることと
なる。
42aは入力端子42のプルダウン抵抗器で、増設されて
いない場合の駆動情報を「無し」とみなすような構成と
なっている。これにより、増設された場合の最端部の発
熱要素は常に隣接した駆動データがないこととなるの
で、印字パターンに対応して通常は駆動エネルギーが他
より多くなる。
いない場合の駆動情報を「無し」とみなすような構成と
なっている。これにより、増設された場合の最端部の発
熱要素は常に隣接した駆動データがないこととなるの
で、印字パターンに対応して通常は駆動エネルギーが他
より多くなる。
尚、後段のゲート回路の動作について述べると、NOR
回路38bによって現在のデータと過去の駆動履歴とを比
較し、過去に駆動されていた時はAND回路38cによって所
定の通電区間が削減される働きをしている。
回路38bによって現在のデータと過去の駆動履歴とを比
較し、過去に駆動されていた時はAND回路38cによって所
定の通電区間が削減される働きをしている。
第３図は通電パルス入力端子９の入力信号と、通電区
間信号の関係を示すものである。
間信号の関係を示すものである。
T0〜T3は通電パルス入力端子９の入力波形であり、TW
0〜TW3は通電区間信号をそれぞれ示している。t0〜t3は
通電区間信号のパルス幅をそれぞれ示している。
0〜TW3は通電区間信号をそれぞれ示している。t0〜t3は
通電区間信号のパルス幅をそれぞれ示している。
第４図は本発明のヘッド制御ユニットによるサーマル
ヘッドの通電方法を示す説明図である。
ヘッドの通電方法を示す説明図である。
54、55、56はラッチ回路21、22、23内のデータをそれ
ぞれ示していて、54は現在の、55は１つ前の、56は２つ
の前のデータを示している。51、52、53はヘッド駆動信
号の出力波形を示していて、51はH0端子の、52はH2端子
の、53はH5端子をそれぞれ示している。
ぞれ示していて、54は現在の、55は１つ前の、56は２つ
の前のデータを示している。51、52、53はヘッド駆動信
号の出力波形を示していて、51はH0端子の、52はH2端子
の、53はH5端子をそれぞれ示している。
56が印刷開始時のデータとなり、通電初回は、全ての
通電区間が発熱要素に加えられる。１つ前のタイミング
でそのドットに通電がされていると斜線部で示したt3区
間が減じられ、２つ前のタイミングでそのドットに通電
がされていると出力波形52で示すようにt2区間が減じら
れ、連続３ドット通電の時は、t2＋t3区間が減じられる
ことになる。更に、一つの前のタイミングで縦方向に双
方のドットが通電されている時は出力波形53に示すよう
にt1区間が減じられる。又、上記それぞれの場合の組み
合わせで通電時間が決定される。この方法では、２×２
×２＝８の８通りの過去の場合に対して４つの通電区間
信号を有しているだけでよいという構成となっている。
通電区間が発熱要素に加えられる。１つ前のタイミング
でそのドットに通電がされていると斜線部で示したt3区
間が減じられ、２つ前のタイミングでそのドットに通電
がされていると出力波形52で示すようにt2区間が減じら
れ、連続３ドット通電の時は、t2＋t3区間が減じられる
ことになる。更に、一つの前のタイミングで縦方向に双
方のドットが通電されている時は出力波形53に示すよう
にt1区間が減じられる。又、上記それぞれの場合の組み
合わせで通電時間が決定される。この方法では、２×２
×２＝８の８通りの過去の場合に対して４つの通電区間
信号を有しているだけでよいという構成となっている。
第２図のゲート回路G0、G1はこの出力信号を作製して
いる。
いる。
サーマルヘッドの発熱要素への通電々流が50mA以下の
ような小さな電流で良い場合は、ゲートアレイでHCU3を
形成する時にヘッドドライブ回路を同一パッケージ内に
形成することも可能である。
ような小さな電流で良い場合は、ゲートアレイでHCU3を
形成する時にヘッドドライブ回路を同一パッケージ内に
形成することも可能である。
第５図はパルス発生回路の一実施例を示す略図であ
る。
る。
60は前述のサーミスタ14を包含する発振回路であり、
抵抗器61、62、66、コンデンサ63、トランジスタ64、イ
ンバータ68、ツェナーダイオード65、電圧コンパレータ
67より形成され電源Vcに接続されている。この出力波形
69の周期S0は、サーマルヘッドの温度を感知し、温度が
高い時は小さく、低い時は大きくなる特性を有してい
る。70は分周回路、71はゲート回路を示している。ゲー
ト回路は71からは、T0〜T3のそれぞれのパルスが出力さ
れる。一例としてT3＝S0×６、T2＝S0×10、T1＝S0×1
2、T0＝S0×22の時間が形成される。このようなパルス
発生回路を用いてサーマルヘッドへの通電時間を決定す
ることによって常にサーマルヘッドに最適な印加エネル
ギを与え、かつ過去の駆動履歴によって減ずる印加エネ
ルギも常にその時の全通電時間に相関したものとなり印
字品質を向上させることが可能となる。
抵抗器61、62、66、コンデンサ63、トランジスタ64、イ
ンバータ68、ツェナーダイオード65、電圧コンパレータ
67より形成され電源Vcに接続されている。この出力波形
69の周期S0は、サーマルヘッドの温度を感知し、温度が
高い時は小さく、低い時は大きくなる特性を有してい
る。70は分周回路、71はゲート回路を示している。ゲー
ト回路は71からは、T0〜T3のそれぞれのパルスが出力さ
れる。一例としてT3＝S0×６、T2＝S0×10、T1＝S0×1
2、T0＝S0×22の時間が形成される。このようなパルス
発生回路を用いてサーマルヘッドへの通電時間を決定す
ることによって常にサーマルヘッドに最適な印加エネル
ギを与え、かつ過去の駆動履歴によって減ずる印加エネ
ルギも常にその時の全通電時間に相関したものとなり印
字品質を向上させることが可能となる。
パルス発生回路内の分周回路70、ゲート回路71はゲー
トアレイに一体化することが可能であり、かつプログラ
マブルタイマーにすることによって更に簡略化すること
ができる。
トアレイに一体化することが可能であり、かつプログラ
マブルタイマーにすることによって更に簡略化すること
ができる。
本実施例ではサーマルヘッドの温度を通電時間にフィ
ードバックしているが、ヘッドの供給電源に組み込ん
で、パルス発生回路を用いずCPUからパルス信号を供給
することも可能である。
ードバックしているが、ヘッドの供給電源に組み込ん
で、パルス発生回路を用いずCPUからパルス信号を供給
することも可能である。
第６図は本発明のヘッド制御ユニットを用いたサーマ
ルプリンタを搭載したワードプロセッサの略図であり、
第１図と同一物は同一番号で示している。
ルプリンタを搭載したワードプロセッサの略図であり、
第１図と同一物は同一番号で示している。
3aは第１のHCUで、3bは第２のHCUであり、増設端子4
1、42を用いて相互にデータを交換し、接続部の端部の
発熱要素子1b、1cも他の発熱要素と全く同様の発熱制御
が可能となる。11a、11bは共にアドレスデコーダである
が、それぞれ応答するアドレス情報を変え別々にデータ
を書き込めるようになっている。19はキーボードであり
漢字等の文書情報、図形情報を入力するものである。
1、42を用いて相互にデータを交換し、接続部の端部の
発熱要素子1b、1cも他の発熱要素と全く同様の発熱制御
が可能となる。11a、11bは共にアドレスデコーダである
が、それぞれ応答するアドレス情報を変え別々にデータ
を書き込めるようになっている。19はキーボードであり
漢字等の文書情報、図形情報を入力するものである。
このように、サーマルヘッドの発熱要素数に応じてヘ
ッド制御ユニットを容易に増設することが可能となる。
ッド制御ユニットを容易に増設することが可能となる。
本発明によれば、発熱要素の隣接ドットの駆動データ
を参照して、駆動エネルギを制御するときに、制御ユニ
ット、例えばICチップになったヘッド制御回路を増設し
ても、この制御ユニットを跨いで駆動データのやりとり
が可能な構成としたため、従来、発熱要素の数に合わせ
てICを設計しなければならなかったものを、はじめから
増設可能な構造とし、開発費用や開発期間を削減し、無
駄を排除し、サーマルヘッドコストダウンに大きく寄与
することができた。
を参照して、駆動エネルギを制御するときに、制御ユニ
ット、例えばICチップになったヘッド制御回路を増設し
ても、この制御ユニットを跨いで駆動データのやりとり
が可能な構成としたため、従来、発熱要素の数に合わせ
てICを設計しなければならなかったものを、はじめから
増設可能な構造とし、開発費用や開発期間を削減し、無
駄を排除し、サーマルヘッドコストダウンに大きく寄与
することができた。
又、ヘッド制御ユニットにおいても隣接ドットの駆動
データを参照可能な構成を提供したため、この種のヘッ
ドドライブICをサーマルプリントヘッドに搭載するもの
であっても、その発熱要素の数に関係なく隣接ドットの
駆動データに基づいて印加エネルギを制御可能にしたた
め、発熱要素の数の多いものでも、印字品質を大幅に改
善し、ひいては、印字スピードの向上あるいは、耐久性
の向上に大きく貢献できる。
データを参照可能な構成を提供したため、この種のヘッ
ドドライブICをサーマルプリントヘッドに搭載するもの
であっても、その発熱要素の数に関係なく隣接ドットの
駆動データに基づいて印加エネルギを制御可能にしたた
め、発熱要素の数の多いものでも、印字品質を大幅に改
善し、ひいては、印字スピードの向上あるいは、耐久性
の向上に大きく貢献できる。
更に、増設可能で、高印字品質で実現できるため、シ
リアルプリンタのみでなく、パラレルプリンタ等にも幅
広く応用が可能である。
リアルプリンタのみでなく、パラレルプリンタ等にも幅
広く応用が可能である。
更に又、隣接ドットを両隣のみでなく、同一の手法で
その範囲を容易に拡大可能で、印字品質の更なる向上が
期待できる。
その範囲を容易に拡大可能で、印字品質の更なる向上が
期待できる。
第１図は本発明のサーマリプリンタのヘッド制御ユニッ
トを用いた印字制御装置の構成を示す略図。 第２図は本発明によるヘッド制御ユニットの一実施例を
示す回路図。 第３図は本発明によるヘッド制御ユニットの通電パルス
入力信号と通電区間信号の関係を示す説明図。 第４図は本発明のヘッド制御ユニットによるサーマルヘ
ッドの通電方法を示す説明図 第５図は本発明のヘッド制御ユニットに用いるパルス発
生回路の一実施例の略図。 第６図は本発明のヘッド制御ユニットを用いたワードプ
ロセッサの略図 １……サーマルヘッド ３……ヘッド制御ユニット ４……CPU 16……パルス発生回路 41、42……増設用入出力端子
トを用いた印字制御装置の構成を示す略図。 第２図は本発明によるヘッド制御ユニットの一実施例を
示す回路図。 第３図は本発明によるヘッド制御ユニットの通電パルス
入力信号と通電区間信号の関係を示す説明図。 第４図は本発明のヘッド制御ユニットによるサーマルヘ
ッドの通電方法を示す説明図 第５図は本発明のヘッド制御ユニットに用いるパルス発
生回路の一実施例の略図。 第６図は本発明のヘッド制御ユニットを用いたワードプ
ロセッサの略図 １……サーマルヘッド ３……ヘッド制御ユニット ４……CPU 16……パルス発生回路 41、42……増設用入出力端子
Claims (3)
- 【請求項１】発熱要素の駆動履歴を記憶する記憶回路
と、この記憶結果に基づいて前記発熱要素のそれぞれの
通電時間を制御可能に構成したゲート回路を有するサー
マルプリンタのヘッド制御ユニットに於いて、前記発熱
要素の現在及び過去の駆動データを記憶する記憶回路
と、該記憶回路に接続され任意の発熱要素の自己の駆動
データによって通電時間を増減する第１のゲート回路
と、隣接した発熱要素の駆動データによって通電時間を
増減する第２のゲート回路とを少なくとも有し、更に順
次配列された発熱要素の端部の記憶情報を他のヘッド制
御ユニットへの出力とする増設用出力端子と、他のヘッ
ド制御ユニットからの前記端部の出力を前記第２のゲー
ト回路の入力とする増設用入力端子を有し、前記ヘッド
制御ユニットが複数個配列された時に隣接する制御ユニ
ットの端部の駆動データを互いに交換し、自己の駆動デ
ータとともに隣接データに対応してそれぞれの通電時間
を制御可能に構成したことを特徴とするサーマルプリン
タのヘッド制御ユニット。 - 【請求項２】前記ヘッド制御ユニットにヘッドドライブ
回路を内蔵したことを特徴とする特許請求範囲第１項記
載のサーマルプリンタのヘッド制御ユニット。 - 【請求項３】前記ヘッド制御ユニットの隣接データの増
設用入力端子は、併設されたヘッド制御ユニットが隣り
合っていない場合、隣接発熱要素の駆動データが「無
し」とみなされるよう構成されたことを特徴とする特許
請求の範囲第１項記載のサーマルプリンタのヘッド制御
ユニット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62036610A JPH0829598B2 (ja) | 1987-02-19 | 1987-02-19 | サ−マルプリンタのヘツド制御ユニツト |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62036610A JPH0829598B2 (ja) | 1987-02-19 | 1987-02-19 | サ−マルプリンタのヘツド制御ユニツト |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25086095A Division JP2647064B2 (ja) | 1995-09-28 | 1995-09-28 | サーマルプリンタの印字制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63203346A JPS63203346A (ja) | 1988-08-23 |
| JPH0829598B2 true JPH0829598B2 (ja) | 1996-03-27 |
Family
ID=12474569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62036610A Expired - Fee Related JPH0829598B2 (ja) | 1987-02-19 | 1987-02-19 | サ−マルプリンタのヘツド制御ユニツト |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0829598B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103818123B (zh) * | 2012-05-02 | 2015-08-05 | 青岛海信智能商用系统有限公司 | 便携热敏打印机供电电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61102862A (ja) * | 1984-10-25 | 1986-05-21 | Hitachi Ltd | 感熱記録ヘツド |
-
1987
- 1987-02-19 JP JP62036610A patent/JPH0829598B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63203346A (ja) | 1988-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4912485A (en) | Print controlling apparatus for a thermal printer | |
| JPS63203348A (ja) | サ−マルプリンタの印字制御装置 | |
| JPH0829598B2 (ja) | サ−マルプリンタのヘツド制御ユニツト | |
| JP2570715B2 (ja) | サ−マルプリンタの印字制御装置 | |
| JP2647064B2 (ja) | サーマルプリンタの印字制御装置 | |
| JP2907600B2 (ja) | サーマルプリンタ | |
| JP2679686B2 (ja) | サーマルプリンタの印字制御装置 | |
| JPH0815792B2 (ja) | サーマルプリンタの印字制御装置 | |
| US4649400A (en) | Thermal printer control device | |
| JP2570741B2 (ja) | サ−マルプリンタのヘッド駆動制御装置 | |
| JP2570768B2 (ja) | サーマルプリンタの印字制御装置 | |
| JP3357972B2 (ja) | 熱転写ラインプリンタ用データｄｍａ転送回路 | |
| JP3182789B2 (ja) | プリンタ制御装置、プリンタ及びその制御方法 | |
| JP3736042B2 (ja) | サーマルヘッドの駆動方法 | |
| JPH06183048A (ja) | サーマルプリンタ | |
| JP3433356B2 (ja) | 印刷装置 | |
| JPH0684086B2 (ja) | サ−マルプリンタ | |
| JP3064718B2 (ja) | シリアルプリンタ | |
| JP2923950B2 (ja) | サーマルプリンタの印字制御装置 | |
| JP2730473B2 (ja) | サーマルヘッドの駆動装置 | |
| JPS63185649A (ja) | サ−マルプリンタの印字制御装置 | |
| JPH07227990A (ja) | 感熱記録装置 | |
| JPH09220822A (ja) | サーマルプリンタ | |
| JPH0624944U (ja) | サーマルヘッドの制御装置 | |
| JPH03133663A (ja) | サーマルヘッド駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |