JPH08298619A - ドットクロック同期自動追従方法及びドットクロック同期自動追従回路 - Google Patents

Abstract

(57)【要約】 【目的】 ドットクロックの同期調整を単体で自律的・
自動的かつ高精度に実施可能なドットクロック同期追従
方法及びドットクロック同期自動追従回路を提供するこ
とにある。 【構成】 ディジタル信号たる第１及び第２の映像信号
のそれぞれの信号レベルの論理積をとり、当該論理積演
算結果を積算して積算値となし、当該積算値に対応した
遅延時間だけ前記第１又は第２の映像信号の何れか一方
を遅延し、前記遅延時間を当該積算値の最大値に対応す
る時間へ収束させて前記第１及び第２の映像信号を合成
することを特徴とするドットクロック同期自動追従方
法。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、２つの映像信号を合成
して単一画面上に重ね合わせ表示する、いわゆるスーパ
ーインポーズ合成を実現するスーパーインポーズ装置に
内蔵される、ドットクロック同期自動追従方法及びドッ
トクロック同期自動追従回路に関する。

【０００２】

【従来の技術】従来のスーパーインポーズ装置において
は、２つの映像信号の同期をとりつつ混合することによ
り、スーパーインポーズ合成を実現している。

【０００３】ところで近年に至り、殊に情報処理装置等
から出力される映像信号を対象とするスーパーインポー
ズ装置においては、これら２つの映像信号相互間の合成
精度が高く要求されており、映像信号のドットクロック
相互間での厳密な同期が要求されるレベルにある。従っ
て、このようなスーパーインポーズ装置には、ドットク
ロック同期回路が内蔵されている。

【０００４】従来例のスーパーインポーズ装置を図面を
用いて説明する。図４は従来例のスーパーインポーズ装
置のブロックダイヤグラムである。図中、αはスーパー
インポーズ装置、Ａはドットクロック同期回路、１はタ
イミング調整回路、２は映像信号合成回路、３は表示手
段である。

【０００５】図４に示す従来例のスーパーインポーズ装
置αは、第１の映像信号Ｓv1が入力され設定された所定
の遅延量Ｖdlyだけ遅延出力されるタイミング調整回路
１と、一方の入力が当該タイミング調整回路１の出力へ
接続されると共に、他方の入力へ第２の映像信号Ｓv2が
入力され、これら第１及び第２の映像信号Ｓv1，Ｓv2を
合成出力する映像信号合成回路２と、当該映像信号合成
回路２の合成出力に接続された表示手段３とから構成さ
れている。ここでドットクロック同期回路Ａに相当する
のが、タイミング調整回路１である。

【０００６】このような従来例のスーパーインポーズ装
置αにおいて、通常の表示時には、ドットクロック周波
数が同一である第１及び第２の映像信号Ｓv1，Ｓv2が並
行入力されており、第１の映像信号Ｓv1をタイミング調
整回路１に通して遅延量Ｖdlyだけ遅延出力した後、映
像信号合成回路２で第２の映像信号Ｓv2と合成し、合成
映像を表示手段３へ表示する。

【０００７】ドットクロック同期調整作業時には、調整
者が、第１及び第２の映像信号Ｓv1，Ｓv2として、ドッ
トクロック同期調整作業が容易な映像の映像信号を共に
付与し、合成映像を表示手段３で目視しつつ、第１及び
第２の映像信号Ｓv1，Ｓv2によるそれぞれの映像相互間
の表示手段３上でのずれが最小となるように、前記タイ
ミング調整回路１へ付与する遅延量Ｖdlyを手動調整す
ることにより、ドットクロック同期調整が行われてい
る。

【０００８】

【発明が解決しようとする課題】上記のように、従来例
のスーパーインポーズ装置αにおいては、ドットクロッ
クの調整に際して、手動調整する必要があった。

【０００９】又、調整に際しては、合成映像を表示する
表示手段３を必ず別設して用意する必要があった。

【００１０】更に、同期調整の精度が、表示手段３の画
面上を見ながらの目視調整によっているため、調整者の
調整精度に直接依存し、調整精度が低い欠点があった。

【００１１】又、同期の自動追従機能を具備していない
為、同期が外れる都度、調整作業を余儀なくされる欠点
があった。

【００１２】ここにおいて本発明の目的は、ドットクロ
ックの同期調整を単体で自律的・自動的かつ高精度に実
施可能なドットクロック同期追従方法及びドットクロッ
ク同期自動追従回路を提供することにある。

【００１３】

【課題を解決するための手段】上述の課題を解決する為
に、本発明は次の新規な技術的解決手法及び手段を採用
する。則ち、本発明方法の特徴は、ディジタル信号たる
第１及び第２の映像信号のそれぞれの信号レベルの論理
積をとり、当該論理積演算結果を積算して積算値とな
し、当該積算値に対応した遅延時間だけ前記第１又は第
２の映像信号の何れか一方を遅延し、前記遅延時間を当
該積算値の最大値に対応する時間へ収束させて前記第１
及び第２の映像信号を合成するドットクロック同期自動
追従方法である。

【００１４】本発明装置の第１の特徴は、第１の映像信
号が入力され遅延出力されるタイミング調整回路と、当
該タイミング調整回路の出力に接続されたＡ／Ｄ変換器
と、一方の入力が当該Ａ／Ｄ変換器の出力に接続される
と共に他方の入力に第２の映像信号が付与されるＡＮＤ
回路と、当該ＡＮＤ回路の出力に接続された積算回路
と、当該積算回路の出力に接続され積算値を記憶格納す
る積算値メモリと、当該積算値メモリの最大積算値を記
憶格納する最大積算値メモリと、前記積算値メモリの積
算値に対応する調整値が記憶格納された調整値メモリ
と、前記最大積算値メモリの最大積算値に対応する調整
値を最適調整値として記憶格納すると共に当該最適調整
値を前記タイミング調整回路へ遅延量として付与する最
適調整値メモリとから構成されたドットクロック同期自
動追従回路である。

【００１５】本発明装置の第２の特徴は、前記装置の第
１の特徴において、調整用画像データを一種又は複数種
記憶格納する映像メモリと、当該映像メモリに格納され
た画像データを読み出し変調してディジタル映像信号を
出力すると共に前記ＡＮＤ回路の前記他方の入力へ接続
されたビデオジェネレータとを具備したドットクロック
同期自動追従回路である。

【００１６】

【実施例】本発明の実施例を図面を用いて説明する。図
１は本発明の一実施例におけるドットクロック同期調整
回路のブロックダイヤグラム、図２は同・各部の信号波
形図、図３は同・処理手順を示すフローチャートであ
る。

【００１７】図中、βはスーパーインポーズ装置、Ｂは
ドットクロック同期調整回路、１０１はタイミング調整
回路、１０２はＡ／Ｄ（アナログ−ディジタル）変換
器、１０３は映像メモリ、１０３ａはビデオジェネレー
タ、１０４はＡＮＤ回路、１０５は積算回路、１０６は
積算値メモリ、１０７は最大積算値メモリ、１０８は調
整値メモリ、１０９は最適調整値メモリ、１１０は映像
信号合成回路、１１１は表示手段である。

【００１８】図１に示す本発明の実施例において、スー
パーインポーズ装置βは、ドットクロック同期自動追従
回路Ｂと、映像信号合成回路１１０と、表示手段１１１
とから構成されている。

【００１９】さらにドットクロック同期自動追従回路Ｂ
は、アナログ映像信号たる第１の映像信号Ｓv1が入力さ
れ遅延量Ｖdlyだけ遅延して出力するタイミング調整回
路１０１と、当該タイミング調整回路１０１の出力に接
続され前記遅延された第１の映像信号Ｓv1をアナログ−
ディジタル変換出力するＡ／Ｄ変換器１０２と、外部の
コンピュータ等から同期調整用画像データＤが書き込ま
れる映像メモリ１０３と、当該映像メモリ１０３の出力
に接続され当該映像メモリ１０３に書き込まれた同期調
整用画像データＤをディジタル画像信号へ変調出力する
ビデオジェネレータ１０３ａと、一方の入力に前記Ａ／
Ｄ変換器１０２の出力が接続されると共に他方の入力に
ディジタル映像信号たる第２の映像信号Ｓv2と前記ビデ
オジェネレータ１０３ａの出力とが入力されるＡＮＤ回
路１０４と、当該ＡＮＤ回路１０４の出力に接続された
積算回路１０５と、当該積算回路１０５の出力に接続さ
れ当該積算回路１０５の積算値Ｖiを記憶格納する積算
値メモリ１０６と、当該積算値メモリ１０６に接続され
最大積算値Ｖimaxを記憶格納する最大積算値メモリ１０
７と、前記タイミング調整回路１０１の遅延量Ｖdlyた
る調整値Ｖcを記憶格納する調整値メモリ１０８と、当
該調整値メモリ１０８に接続され最適調整値Ｖcoptを記
憶格納する最適調整値メモリ１０９とから構成されてい
る。

【００２０】さらに、映像信号合成回路１１０の２つの
入力は、それぞれ前記ＡＮＤ回路１０４の２つの入力に
接続されており、当該映像信号合成回路１１０の合成出
力は表示手段１１１へ入力されている。

【００２１】このようなドットクロック同期自動追従回
路Ｂにおいて、予め外部のパーソナルコンピュータ等か
ら同期調整に最適な、表示手段１１１の表示画面を構成
するドットを水平方向１ドット毎に交互点消灯する表示
データたる同期調整用画像データＤを、映像メモリ１０
３へ書き込んでおく。

【００２２】ドットクロック同期調整に際しては、前記
映像メモリ１０３から同期調整用画像データＤを読み出
し、ビデオジェネレータ１０３ａでディジタル映像信号
Ｓv2へ変調し、ＡＮＤ回路１０４の他方の入力へ付与す
る。

【００２３】尚、本実施例では外部から入力された第１
の映像信号Ｓv1と、映像メモリ１０３から生成した第２
の映像信号Ｓv2とのドットクロックの同期をとることと
して説明する。

【００２４】ここで付与される第１の映像信号Ｓv1は、
表示手段１１１の表示画面を構成するドットを水平方向
１ドット毎に交互点消灯を繰り返す画像のアナログ映像
信号である。

【００２５】又、第２の映像信号Ｓv2は、映像メモリ１
０３に記憶格納された表示データに対応して生成された
映像信号であり、前記第１の映像信号Ｓv1と同様に表示
手段１１１の表示画面を構成するドットの水平方向１ド
ット毎の交互点消灯を繰り返すディジタル映像信号であ
る。

【００２６】図２に示すように、ＡＮＤ回路１０４は、
第１のディジタル映像信号Ｓv1と第２のディジタル映像
信号Ｓv2のそれぞれの信号レベルの論理積出力たる位相
同期検出信号Ｓpを出力する。当該位相同期検出信号Ｓp
のハイレベル期間の長短に対応して、位相同期の良否が
分かる。更に、積算回路１０５は、位相同期検出信号Ｓ
pを積算して積算値Ｖiとする。

【００２７】次に、本方法例のドットクロック同期追従
方法の処理手順を、図３に示すフローチャートを参照し
つつ説明する。まず、外部からディジタル映像信号Ｓd
に対応する同期調整用画像データＤを映像メモリ１０３
へ書き込む（ステップＳ１）。

【００２８】次に、同期調整用映像信号を第１の映像信
号Ｓv1としてタイミング調整回路１０１へ入力する（ス
テップＳ２）。

【００２９】最大積算値メモリ１０７へ値“０”を代入
し初期化する（ステップＳ３）。

【００３０】調整値メモリ１０８へ、調整値Ｖcの最小
値を代入し初期化する（ステップＳ４）。

【００３１】調整値メモリ１０８の調整値Ｖcを、遅延
量Ｖdlyとしてタイミング調整回路１０１へ設定する
（ステップＳ５）。

【００３２】積算回路１０５から積算値メモリ１０６へ
積算値Ｖiを書き込む（ステップＳ６）。

【００３３】積算値メモリ１０６の現在の保持値Ｖi
と、最大積算値メモリ１０７の最大積算値Ｖimaxとを比
較する（ステップＳ７）。比較した結果、（積算値メモ
リ１０６の積算値Ｖi）≦（最大積算値メモリ１０７の
最大積算値Ｖimax）の場合には、（ステップＳ９）へジ
ャンプする。（積算値メモリ１０６の積算値Ｖi）＞
（最大積算値メモリ１０７の最大積算値Ｖimax）の場合
には、（ステップＳ８）へ進む。

【００３４】積算値メモリ１０６の積算値Ｖiを最大積
算値メモリ１０７へ複写し、調整値メモリ１０８の調整
値Ｖcを最適調整値メモリ１０９へ複写する（ステップ
Ｓ８）。

【００３５】調整値メモリ１０８の調整値Ｖcを“１”
だけ増加する（ステップＳ９）。

【００３６】調整値メモリ１０８の調整値Ｖcと、調整
値Ｖcの最大値とを比較する（ステップＳ１０）。比較
した結果、（調整値メモリ１０８の調整値Ｖc）≦（調
整値Ｖcの最大値）の場合には、（ステップＳ５）へジ
ャンプする。（調整値メモリ１０８の調整値Ｖc）＞
（調整値Ｖcの最大値）の場合には、（ステップＳ１
１）へ進む。

【００３７】最適調整値メモリ１０９の最適調整値Ｖco
ptを調整値メモリ１０８の調整値Ｖcへ複写し、タイミ
ング調整回路１０１へ当該調整値Ｖcを遅延量Ｖdlyとし
て付与することにより、ドットクロック同期追従動作は
完了する（ステップＳ１１）。

【００３８】このようにして調整は終了し、第１の映像
信号Ｓv1と第２の映像信号Ｓv2とに通常の映像信号を付
与することにより、それぞれＡＮＤ回路１０４の２つの
入力に表れ、映像信号合成回路１１０によって合成され
るので、ドットクロックの同期がとれた最適な状態で表
示手段１１１へ表示される。なお、この一連の処理手順
は随時繰り返し実行される。

【００３９】本実施例ではこのように、一方の映像信号
のドットクロックのタイミングを他方の映像信号のドッ
トクロックのタイミングと一致するように負帰還調整す
るので、ドットクロックの同期調整作業を自律的・自動
的に実施可能となる。

【００４０】

【発明の効果】以上説明したように、本発明のドットク
ロック同期自動追従方法及びドットクロック同期自動追
従回路によれば、ドットクロック周波数が等しい２つの
映像信号相互間の位相同期調整作業を自律的・自動的に
実施するので、調整者による調整作業が不要化できる利
点がある。

【００４１】更に、従来方法では調整作業に際して必須
不可欠であった表示手段を別途用意し接続する作業が不
要となり、調整作業が簡便迅速に実施できる利点があ
る。

【００４２】ドットクロックの同期の調整精度が、従来
方法では調整者の手動操作に依存しており低かったのに
対し、常時自動的に負帰還調整しているので高く、同期
外れに対しても瞬時に対応して同期状態を維持可能な利
点がある。

【００４３】又、同期調整用表示データを記憶保持する
映像メモリを具備したことにより、複数の調整画像パタ
ーンを記憶し必要に応じてこれらを切り換え適切な調整
が可能な利点がある。

【図面の簡単な説明】

【図１】本発明の実施例を示すドットクロック同期自動
追従回路を適用するスーパーインポーズ装置のブロック
ダイヤグラムである。

【図２】同上・各部の信号波形図である。

【図３】同上・処理手順を示すフローチャートである。

【図４】従来例のドットクロック同期回路を適用するス
ーパーインポーズ装置のブロックダイヤグラムである。

【符号の説明】

α，β スーパーインポーズ装置 Ａ ドットクロック同期回路 Ｂ ドットクロック同期自動追従回路 Ｄ 同期調整用表示データ Ｓv1 第１の映像信号 Ｓv2 第２の映像信号 Ｓp 位相同期検出信号 Ｖdly 遅延量 Ｖi 積算値 Ｖimax 最大積算値 Ｖc 調整値 Ｖcopt 最適調整値 １，１０１ タイミング調整回路 ２，１１０ 映像信号合成回路 ３，１１１ 表示手段 １０２ Ａ／Ｄ変換器 １０３ 映像メモリ １０３ａ ビデオジェネレータ １０４ ＡＮＤ回路 １０５ 積算回路 １０６ 積算値メモリ １０７ 最大積算値メモリ １０８ 調整値メモリ １０９ 最適調整値メモリ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ディジタル信号たる第１及び第２の映像
   信号のそれぞれの信号レベルの論理積をとり、 当該論理積演算結果を積算して積算値となし、 当該積算値に対応した遅延時間だけ前記第１又は第２の
   映像信号の何れか一方を遅延し、 前記遅延時間を当該積算値の最大値に対応する時間へ収
   束させて前記第１及び第２の映像信号を合成することを
   特徴とするドットクロック同期自動追従方法。
2. 【請求項２】 第１の映像信号が入力され遅延出力され
   るタイミング調整回路と、 当該タイミング調整回路の出力に接続されたＡ／Ｄ変換
   器と、 一方の入力が当該Ａ／Ｄ変換器の出力に接続されると共
   に他方の入力に第２の映像信号が付与されるＡＮＤ回路
   と、 当該ＡＮＤ回路の出力に接続された積算回路と、 当該積算回路の出力に接続され積算値を記憶格納する積
   算値メモリと、 当該積算値メモリの最大積算値を記憶格納する最大積算
   値メモリと、 前記積算値メモリの積算値に対応する調整値が記憶格納
   された調整値メモリと、 前記最大積算値メモリの最大積算値に対応する調整値を
   最適調整値として記憶格納すると共に当該最適調整値を
   前記タイミング調整回路へ遅延量として付与する最適調
   整値メモリとから構成されたことを特徴とするドットク
   ロック同期自動追従回路。
3. 【請求項３】 調整用画像データを一種又は複数種記憶
   格納する映像メモリと、当該映像メモリに格納された画
   像データを読み出し変調してディジタル映像信号を出力
   すると共に前記ＡＮＤ回路の前記他方の入力へ接続され
   たビデオジェネレータとを具備したことを特徴とする請
   求項２記載のドットクロック同期自動追従回路。