JPH083017Y2 - 半導体装置の容器 - Google Patents
半導体装置の容器Info
- Publication number
- JPH083017Y2 JPH083017Y2 JP1989138565U JP13856589U JPH083017Y2 JP H083017 Y2 JPH083017 Y2 JP H083017Y2 JP 1989138565 U JP1989138565 U JP 1989138565U JP 13856589 U JP13856589 U JP 13856589U JP H083017 Y2 JPH083017 Y2 JP H083017Y2
- Authority
- JP
- Japan
- Prior art keywords
- plating
- insulating substrate
- leads
- semiconductor device
- container
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は半導体装置の容器に関する。
半導体装置の容器では半導体チップの裏面とリードと
の電気的絶縁を図るため、絶縁基板にメタライズを施
し、リードをロウ付けした構造を用いる。絶縁基板の材
料にはベリリア，アルミナ，窒化アルミニウム，セラミ
ック等が用いられ、基板のメタライズをMo-Mn等厚膜材
料を焼成して数十μｍの厚さに形成し、次にこのメタラ
イズ面にNiメッキを10μｍ前後施し、800〜1000℃でシ
ンタリングして活性化する。リードは通常鉄とNiの合金
系例えば、コバー或いは42合金を用いるが、これは前記
絶縁基板にAg-Cu等でロウ付けされる。一般的にはこの
後Niメッキを施して（これを２次Niメッキと呼ぶことに
する）、さらに0.2〜５μｍのAuメッキを施して半導体
容器を構成する。半導体チップの搭載部を考えると、第
４図に示すように、Siチップ27は２次Niメッキ25上にAu
-Si共晶部26により取付けられることになる。１は絶縁
基板、２は厚膜メタライズ層、５はNiシンタ層、25はNi
メッキである。２次Niメッキ25は、780℃程度で行われ
るAg-Cuロウ付けの後に行うため、最初のNiメッキ程高
い温度でシンタが行えず、400〜600℃でシンタリングさ
れることになるため、Ni-Si合金が形成されやすい状態
となる。Ni-Si合金が形成されると、半導体チップ27と
絶縁基板１との接着が悪化し、熱抵抗の劣化、はなはだ
しい場合はチップ27の剥離という故障を招く。このよう
な現象は昭和49年度電子通信学会全国大会352“超高周
波トランジスタのチップ剥離故障の対策と温度依存性”
等で報告されており、この対策として、第５図に示すよ
うに半導体チップ27の搭載部には２次Niメッキ25を施さ
ない方法が取られている。
の電気的絶縁を図るため、絶縁基板にメタライズを施
し、リードをロウ付けした構造を用いる。絶縁基板の材
料にはベリリア，アルミナ，窒化アルミニウム，セラミ
ック等が用いられ、基板のメタライズをMo-Mn等厚膜材
料を焼成して数十μｍの厚さに形成し、次にこのメタラ
イズ面にNiメッキを10μｍ前後施し、800〜1000℃でシ
ンタリングして活性化する。リードは通常鉄とNiの合金
系例えば、コバー或いは42合金を用いるが、これは前記
絶縁基板にAg-Cu等でロウ付けされる。一般的にはこの
後Niメッキを施して（これを２次Niメッキと呼ぶことに
する）、さらに0.2〜５μｍのAuメッキを施して半導体
容器を構成する。半導体チップの搭載部を考えると、第
４図に示すように、Siチップ27は２次Niメッキ25上にAu
-Si共晶部26により取付けられることになる。１は絶縁
基板、２は厚膜メタライズ層、５はNiシンタ層、25はNi
メッキである。２次Niメッキ25は、780℃程度で行われ
るAg-Cuロウ付けの後に行うため、最初のNiメッキ程高
い温度でシンタが行えず、400〜600℃でシンタリングさ
れることになるため、Ni-Si合金が形成されやすい状態
となる。Ni-Si合金が形成されると、半導体チップ27と
絶縁基板１との接着が悪化し、熱抵抗の劣化、はなはだ
しい場合はチップ27の剥離という故障を招く。このよう
な現象は昭和49年度電子通信学会全国大会352“超高周
波トランジスタのチップ剥離故障の対策と温度依存性”
等で報告されており、この対策として、第５図に示すよ
うに半導体チップ27の搭載部には２次Niメッキ25を施さ
ない方法が取られている。
第５図に示すようなチップ搭載構造を実現するため
に、従来第２図（ａ），（ｂ），（ｃ）と第３図
（ａ），（ｂ），（ｃ）に示す２つの半導体装置の容器
の構造方法が用いられていた。第２図（ａ），（ｂ），
（ｃ）は従来の製法の一例を示す図であり、まず、第２
図（ａ）に示すように、絶縁基板の表裏両面１に厚膜メ
タライズ層2,3,4を形成し、その表面にNiメッキを施し
てNiシンタ層5,6,7を形成する。次に第２図（ｂ）に示
すようにリード8,10をAg-Cuロウ付け12,13で接着し、部
分的に２次Niメッキ17,18,19を施し、前後に第２図
（ｃ）に示すように、メタライズ面全体にAuメッキ20,2
1,22を施す。チップ搭載部24は２次Niメッキが施されて
いず、第５図の構造が実現されている。
に、従来第２図（ａ），（ｂ），（ｃ）と第３図
（ａ），（ｂ），（ｃ）に示す２つの半導体装置の容器
の構造方法が用いられていた。第２図（ａ），（ｂ），
（ｃ）は従来の製法の一例を示す図であり、まず、第２
図（ａ）に示すように、絶縁基板の表裏両面１に厚膜メ
タライズ層2,3,4を形成し、その表面にNiメッキを施し
てNiシンタ層5,6,7を形成する。次に第２図（ｂ）に示
すようにリード8,10をAg-Cuロウ付け12,13で接着し、部
分的に２次Niメッキ17,18,19を施し、前後に第２図
（ｃ）に示すように、メタライズ面全体にAuメッキ20,2
1,22を施す。チップ搭載部24は２次Niメッキが施されて
いず、第５図の構造が実現されている。
第３図は従来の製法の他の例を示す図であり、第３図
（ａ）は第２図（ａ）と同じ状態を示す。次に第３図
（ｂ）に示すように、リード8,10をAg-Cuロウ付け12,13
で接着し、その後第３図（ｃ）に示すように、メタライ
ズ面全体にAuメッキ20,21,22を施す。即ち、２次Niメッ
キを省略して第５図の構造を実現する。
（ａ）は第２図（ａ）と同じ状態を示す。次に第３図
（ｂ）に示すように、リード8,10をAg-Cuロウ付け12,13
で接着し、その後第３図（ｃ）に示すように、メタライ
ズ面全体にAuメッキ20,21,22を施す。即ち、２次Niメッ
キを省略して第５図の構造を実現する。
上述した従来の半導体の容器の製造方法はそれぞれ次
の欠点を有している。第２図に示す従来の製法では、
（ｂ）の工程にて部分Niメッキを施さなければならない
が、これは樹脂或いはレジストをメッキのマスクとして
半導体ペレット搭載部に塗布し、２次Niメッキ後、樹脂
或いはレジストを取り除くといった工程を必要とし、製
造コストの増加を招く。また、第３図の従来の製法では
リード8,10には直接Auメッキが施され、下地Niメッキが
存在しないため、Apr.1969/SOLID STATE TECHNO-LOGY p
p36-38“Stress Corrosion Cracking of Gold Plated K
ovar Transistor Leads"等にて報告されているようなリ
ードの応力腐食を起こし易い構造となる。
の欠点を有している。第２図に示す従来の製法では、
（ｂ）の工程にて部分Niメッキを施さなければならない
が、これは樹脂或いはレジストをメッキのマスクとして
半導体ペレット搭載部に塗布し、２次Niメッキ後、樹脂
或いはレジストを取り除くといった工程を必要とし、製
造コストの増加を招く。また、第３図の従来の製法では
リード8,10には直接Auメッキが施され、下地Niメッキが
存在しないため、Apr.1969/SOLID STATE TECHNO-LOGY p
p36-38“Stress Corrosion Cracking of Gold Plated K
ovar Transistor Leads"等にて報告されているようなリ
ードの応力腐食を起こし易い構造となる。
本考案の目的は以上の点に鑑み、部分Niメッキによる
構造コストの増大、リード下地Niメッキの省略による応
力腐食の危険性を解決する半導体の容器を提供すること
にある。
構造コストの増大、リード下地Niメッキの省略による応
力腐食の危険性を解決する半導体の容器を提供すること
にある。
前記目的を達成するため、本考案に係る半導体の容器
においては、厚膜メタライズ層上にNiシンタ層を形成し
てなる絶縁基板と、Niメッキが施されたパーツとを有
し、 前記Niメッキが施されたパーツを前記絶縁基板上の半
導体チップ搭載部を除く箇所にロウ付けしたものであ
る。
においては、厚膜メタライズ層上にNiシンタ層を形成し
てなる絶縁基板と、Niメッキが施されたパーツとを有
し、 前記Niメッキが施されたパーツを前記絶縁基板上の半
導体チップ搭載部を除く箇所にロウ付けしたものであ
る。
以下、本考案の実施例を図により説明する。
（実施例１） 第１図は本考案の実施例１を示す図である。
図において、絶縁基板１の表裏面に厚膜メタライズ層
2,3,4が選択的に形成され、該各厚膜メタライズ層2,3,4
上にNiシンタ層5,6,7が形成されている。
2,3,4が選択的に形成され、該各厚膜メタライズ層2,3,4
上にNiシンタ層5,6,7が形成されている。
本考案は鉄ニッケル系合金製リード8,10に予めNiメッ
キを施し、該リード8,10を絶縁基板１上にAg-Cuロウ付
け12,13したものである（第１図（ｂ），（ｃ）参
照）。
キを施し、該リード8,10を絶縁基板１上にAg-Cuロウ付
け12,13したものである（第１図（ｂ），（ｃ）参
照）。
次に本考案に係る半導体装置の容器の製造方法につい
て説明する。
て説明する。
まず、第１図（ａ）に示すように、絶縁基板１には数
十μｍ厚の厚膜メタライズ層2,3,4にてリード及び半導
体チップ搭載用パターンを焼成し、次に厚膜メタライズ
層2,3,4上にNiメッキを10μｍ前後施し、800〜1000℃で
シンタリングしてNiシンタ層5,6,7を形成する。
十μｍ厚の厚膜メタライズ層2,3,4にてリード及び半導
体チップ搭載用パターンを焼成し、次に厚膜メタライズ
層2,3,4上にNiメッキを10μｍ前後施し、800〜1000℃で
シンタリングしてNiシンタ層5,6,7を形成する。
次に第１図（ｂ）に示すように、予め１〜20μｍ程度
の予備Niメッキ9,11を施したコバー或いは42合金等鉄−
Ni系合金からなるリード8,10を絶縁基板の半導体チップ
搭載部24を除くリード接続箇所にAg-Cuロウ付け12,13す
る。
の予備Niメッキ9,11を施したコバー或いは42合金等鉄−
Ni系合金からなるリード8,10を絶縁基板の半導体チップ
搭載部24を除くリード接続箇所にAg-Cuロウ付け12,13す
る。
最後に第１図（ｃ）に示すように、メタライズ面及び
リード全体にAuメッキ14,15,16を施す。このようにして
製造された半導体装置の容器は半導体チップ搭載部24は
２次Niメッキがなく、第５図の構造となり、絶縁基板上
のリード8,10が接続された箇所は下地Niメッキ＋Auメッ
キの構造となる。
リード全体にAuメッキ14,15,16を施す。このようにして
製造された半導体装置の容器は半導体チップ搭載部24は
２次Niメッキがなく、第５図の構造となり、絶縁基板上
のリード8,10が接続された箇所は下地Niメッキ＋Auメッ
キの構造となる。
以上説明したように本考案は厚膜メタライズ層にNiシ
ンタ層を形成した絶縁基板に、予備Niメッキを施した鉄
−Ni系合金リードをAg-Cuロウ付けすることにより、半
導体チップ搭載部には２次Niメッキ無しのメタライズ構
造、リード部には下地Ni＋Auメッキ構造とした構造を、
部分Niメッキという複雑でコスト高となる工程を用いず
に、形成することができる。また、本考案によれば、製
造コストを抑えて、チップ剥離故障を生じず、リードの
耐応力腐食性を向上する半導体装置の容器を構造できる
ものである。
ンタ層を形成した絶縁基板に、予備Niメッキを施した鉄
−Ni系合金リードをAg-Cuロウ付けすることにより、半
導体チップ搭載部には２次Niメッキ無しのメタライズ構
造、リード部には下地Ni＋Auメッキ構造とした構造を、
部分Niメッキという複雑でコスト高となる工程を用いず
に、形成することができる。また、本考案によれば、製
造コストを抑えて、チップ剥離故障を生じず、リードの
耐応力腐食性を向上する半導体装置の容器を構造できる
ものである。
（実施例２） 第６図は本考案の実施例２を示す縦断面図である。本
実施例では、Cu或いはCu−Ｗ等の金属性放熱板29は予備
Niメッキ9,11を施したリード8,10と同様に予めNiメッキ
を施した後に２次Niメッキ28にAg-Cuロウ付けされてい
る。この実施例は第１図と本質的に変わるものではない
が、放熱板取付等、外形上の見た目の違いと関係なく、
本考案が実施できることを示している。
実施例では、Cu或いはCu−Ｗ等の金属性放熱板29は予備
Niメッキ9,11を施したリード8,10と同様に予めNiメッキ
を施した後に２次Niメッキ28にAg-Cuロウ付けされてい
る。この実施例は第１図と本質的に変わるものではない
が、放熱板取付等、外形上の見た目の違いと関係なく、
本考案が実施できることを示している。
以上説明したように本考案によれば、下地メッキが存
在するため、応力腐食を引き起こすことがなく、また、
ロウ付けするパーツは予めNiメッキが施されているた
め、基板上で樹脂或いはレジストをマスクとしてNiメッ
キを施すような複雑なメッキ工程を省略することがで
き、製造コストを安価にできる効果を有する。
在するため、応力腐食を引き起こすことがなく、また、
ロウ付けするパーツは予めNiメッキが施されているた
め、基板上で樹脂或いはレジストをマスクとしてNiメッ
キを施すような複雑なメッキ工程を省略することがで
き、製造コストを安価にできる効果を有する。
第１図（ａ），（ｂ），（ｃ）は本考案の実施例１を製
造工程順に示す断面図、第２図（ａ），（ｂ），（ｃ）
及び第３図（ａ），（ｂ），（ｃ）は従来例を製造工程
順に示す断面図、第４図はSiチップの搭載部に２次Niメ
ッキがある場合を示す縦断面図、第５図はNiメッキがな
い場合のメタライズ構造を示す断面図、第６図は本考案
の実施例２を示す断面図である。 １……絶縁基板、2,3,4……厚膜メタライズ層 5,6,7……Niシンタ層、8,10……リード 9,11……リードに施したNiメッキ 12,13……Ag-Cuロウ付け 14,15,16,20,21,22,23……Auメッキ 17,18,19,28……２次Niメッキ 24……半導体チップ搭載部、26……Au-Si共晶部 27……半導体チップ、29……放熱板
造工程順に示す断面図、第２図（ａ），（ｂ），（ｃ）
及び第３図（ａ），（ｂ），（ｃ）は従来例を製造工程
順に示す断面図、第４図はSiチップの搭載部に２次Niメ
ッキがある場合を示す縦断面図、第５図はNiメッキがな
い場合のメタライズ構造を示す断面図、第６図は本考案
の実施例２を示す断面図である。 １……絶縁基板、2,3,4……厚膜メタライズ層 5,6,7……Niシンタ層、8,10……リード 9,11……リードに施したNiメッキ 12,13……Ag-Cuロウ付け 14,15,16,20,21,22,23……Auメッキ 17,18,19,28……２次Niメッキ 24……半導体チップ搭載部、26……Au-Si共晶部 27……半導体チップ、29……放熱板
Claims (1)
- 【請求項１】厚膜メタライズ層上にNiシンタ層を形成し
てなる絶縁基板と、Niメッキが施されたパーツとを有
し、 前記Niメッキが施されたパーツを前記絶縁基板上の半導
体チップ搭載部を除く箇所にロウ付けしたことを特徴と
する半導体装置の容器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989138565U JPH083017Y2 (ja) | 1989-11-29 | 1989-11-29 | 半導体装置の容器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989138565U JPH083017Y2 (ja) | 1989-11-29 | 1989-11-29 | 半導体装置の容器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0377440U JPH0377440U (ja) | 1991-08-05 |
| JPH083017Y2 true JPH083017Y2 (ja) | 1996-01-29 |
Family
ID=31685658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989138565U Expired - Lifetime JPH083017Y2 (ja) | 1989-11-29 | 1989-11-29 | 半導体装置の容器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH083017Y2 (ja) |
-
1989
- 1989-11-29 JP JP1989138565U patent/JPH083017Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0377440U (ja) | 1991-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2616565B2 (ja) | 電子部品組立体 | |
| JP2915888B1 (ja) | 配線基板及びその製造方法 | |
| US20020060356A1 (en) | Power semiconductor device | |
| JPH02271558A (ja) | 半導体装置及びその製造方法 | |
| CN117882187A (zh) | 半导体装置及其制造方法 | |
| JP3336982B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6318687A (ja) | 回路基板 | |
| JPH083017Y2 (ja) | 半導体装置の容器 | |
| JP2000269392A (ja) | 半導体モジュール及び放熱用絶縁板 | |
| JPH09298252A (ja) | 半導体パッケージ及びこれを用いた半導体装置 | |
| JP2980066B2 (ja) | 半導体装置 | |
| JPH10242330A (ja) | パワーモジュール用基板及びその製造法 | |
| JPH09307020A (ja) | セラミックパッケージ | |
| JP2017126648A (ja) | 電子モジュール | |
| JP3036291B2 (ja) | 半導体装置の実装構造 | |
| JPH07335792A (ja) | 半導体素子搭載用パッケージ | |
| JPS61121489A (ja) | 基板製造用Ｃｕ配線シ−ト | |
| JPH0744235B2 (ja) | 高周波電力増幅モジユ−ル | |
| JPH0794624A (ja) | 回路基板 | |
| JP2687678B2 (ja) | 半導体用セラミックスパッケージ | |
| JP2552158Y2 (ja) | リードフレーム | |
| JPH0514514Y2 (ja) | ||
| JP2845634B2 (ja) | セラミックパッケージ | |
| JPH0424947A (ja) | 半導体用セラミックスパッケージ | |
| JP2665203B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |