JPH0830442A - 計算機制御装置のプログラム起動方法およびその計算機制御装置 - Google Patents

Abstract

(57)【要約】 【目的】電源ONリセット制御線を持たないシステムバス
で、電源ONリセットスタートと通常のリセットスタート
とを区分し異なるプログラムを起動する。 【構成】リセット信号*RESETを伝達するリセット制御線
1Bと制御データを授受するバス1Aとからなるシステムバ
ス１と、中央処理装置21とカウンタ回路22とメモリ回路
23、24とを備えるＣＰＵユニット２と、このＣＰＵユニ
ット２に電源供給し復電時に電源ONリセット信号*PWRRS
T を出力する電源装置３と、リセットスイッチ41を備え
た操作パネル４と、からなり、操作パネル４はリセット
スイッチ41の操作により単一パルスを発生するパルス発
生回路42を備え、リセット制御線1Bに伝達されるリセッ
ト信号*RESETはパルス発生回路42の出力と電源ONリセッ
ト信号*PWRRST との論理和から構成され、カウンタ回路
22によりリセット信号*RESETの時間長を計測して、起動
するプログラムを選択する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、計算機制御装置のリセ
ット時に起動するプログラムの選択に関わり、特に、計
算機制御装置の電源投入時の処理プログラムと通常のオ
ペレータによる処理プログラムとの選択に関わる計算機
制御装置のプログラム起動方法およびその計算機制御装
置に関する。

【０００２】

【従来の技術】計算機制御装置をリセットした後のプロ
グラム起動方法には、電源投入時などに処理され、装置
が正しく動作するか否かを診断した後、所定のプログラ
ムを処理する方法と、通常のオペレータによって選択さ
れた処理プログラムを直ちに実行する方法と、がある。
前者の電源投入時に処理されるプログラムは、所謂、プ
ログラム無しの状態からの立ち上げに相当し、メモリを
クリアし、自己診断処理から始めて、一連の初期化設定
処理が必要である。他方、後者のオペレータによって選
択されたプログラムを処理する場合は、上述の診断処理
プログラムからの処理は省略でき、選択されたプログラ
ムを直ちに実行することができる。

【０００３】図４は従来技術における計算機制御装置の
機能ブロック図、図５はファームウェア構成図を示す。
図４において、計算機制御装置は、制御データを授受す
るバス1Aとリセット制御線1BとONリセット制御線1Cとか
らなるシステムバス１と、このシステムバス１に接続さ
れ中央処理装置（以下、ＣＰＵと略称する）21を内蔵す
るＣＰＵユニット６と、計算機制御装置の電源装置３
と、操作パネル４と、から構成されている。

【０００４】ＣＰＵユニット６は、内部バス27と、この
内部バス27に接続されるＣＰＵ21と、内部バス27に接続
されるフリップフロップ(FF)回路62と、内部バス27に接
続されるメモリ回路23、24と、さらに図示例では、内部
バス27とシステムバス１との接続を制御するバスインタ
フェース25と、から構成されている。電源装置３は、図
示例では、AC電源電圧が復電し、計算機制御装置の論理
素子に供給する＋５Ｖ電源が安定した後、計算機制御装
置の制御・演算動作を許可する電源ONリセット信号(*PW
RRST) がゲート32を介してONリセット制御線1C上に印加
され、フリップフロップ(FF)回路62に接続される。

【０００５】また、操作パネル４のリセットスイッチ41
の操作によるリセット信号は、ゲート43を介して、ゲー
ト31のオープンコレクタ回路と接続されて、上記電源ON
リセット信号(*PWRRST) とリセットスイッチ41のリセッ
ト信号との論理和を構成し、low でリセット有効のリセ
ット信号(*RESET)がリセット制御線1B上に印加され、Ｃ
ＰＵ21、バスインタフェース25およびその他の回路26に
接続され、これらの回路をリセットする。

【０００６】上記構成において、電源装置３は、AC電源
を投入するとき電源ONリセット信号（*PWRRST)とリセッ
ト信号(*RESET)の両方をLOW レベルにしながら電源を投
入し、電源の投入完了後（１秒以上後）に電源ONリセッ
ト信号（*PWRRST)とリセット信号(*RESET)の両方をHIGH
レベルにする。ＣＰＵユニット６のフリップフロップ(F
F)回路62は、電源ONリセット信号（*PWRRST)のLOW レベ
ルによって "1"にセットされる。ＣＰＵ21は、リセット
信号(*RESET)がHIGHレベル（リセット解除）になること
によってプログラムの実行を開始するが、このときの実
行プログラムはフリップフロップ(FF)回路62に保持され
たデータによって異なる。

【０００７】図５は計算機制御装置のファームウェア構
成図を示す。図５において、ステップS11 でフリップフ
ロップ(FF)回路62の保持データ（FF値）を読み出し、ス
テップS12 でFF値＝"1" ？Yes であれば、ステップS13
で電源ONリセット後の処理プログラム１、例えば、メモ
リをクリアし、自己診断処理から始めて、一連の初期化
設定処理を実行し、ステップS14 でフリップフロップ(F
F)回路62に"0" を書き込み、ステップS15 に移行して、
通常の処理プログラム２を開始する。

【０００８】また、ステップS12 でフリップフロップ(F
F)回路62のFF値が"0" であり、FF値＝"1" ？Noであれ
ば、電源ONリセット後の処理プログラム１を省略して、
ステップS15 に移行して、通常の処理プログラム２を実
行開始する。次に、操作パネル４は、リセットスイッチ
41が押されている間、リセット信号(*RESET)をLOW レベ
ルにする。この場合、電源ONリセット信号(*PWRRST) 信
号はHIGHレベルのままである。従って、フリップフロッ
プ(FF)回路62のFF値は変化しない（ＣＰＵが書き込ん
だ"0" のままである）ので、ＣＰＵ21は、電源ON時のリ
セット処理と区別することでき、電源ONリセット後の処
理プログラム１を省略し、通常の処理プログラム２を直
ちに実行する。

【０００９】

【発明が解決しようとする課題】上述のように、従来の
技術では、計算機制御装置のプログラムを起動するた
め、システムバスに電源ONリセット信号の専用リセット
制御線を設ける必要があった。しかし、電源ONリセット
信号の専用リセット制御線が用意されてない汎用システ
ムバスにおいても、この電源ON時のリセットスタートと
電源ON時以外で通常のリセットスタートとが区分でき、
異なる起動プログラムを切換え・起動できることは、計
算機制御装置の適用分野をさらに広げるものである。

【００１０】本発明は上記の点にかんがみてなされたも
のであり、その目的は前記した課題を解決して、専用の
電源ON時のリセット制御線が用意されてないシステムバ
スにおいても、電源ON時のリセットスタートと通常のリ
セットスタートとが区分でき、異なる起動プログラムが
起動できる計算機制御装置のプログラム起動方法および
その計算機制御装置を提供することにある。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に、第１の発明においては、電源装置から電源ON時に計
算機制御装置の接続されたリセット制御線に出力される
第１のリセット信号と、操作パネルからリセットスイッ
チ操作時にリセット制御線に出力される第２のリセット
信号と、の時間長を異ならせ、この時間長を判別して起
動するプログラムを選択するものとする。

【００１２】また、第２の発明においては、リセット信
号を伝達するリセット制御線と制御データを授受するバ
スとからなるシステムバスと、このシステムバスに接続
され中央処理装置とカウンタ回路とメモリ回路とを備え
るＣＰＵユニットと、少なくとも、このＣＰＵユニット
に電源供給し復電時に電源ONリセット信号を出力する電
源装置と、リセットスイッチを備えた操作パネルと、か
らなる計算機制御装置において、計算機制御装置は、操
作パネルにリセットスイッチの操作により単一パルスを
発生するパルス発生回路と、パルス発生回路の出力と電
源ONリセット信号との論理和から構成されリセット信号
と、リセット信号の時間長を変えカウンタ回路によりリ
セット信号の時間長を計測して起動するプログラムを選
択する選択手段と、を備えるものとする。

【００１３】

【作用】上記構成により、本発明においては、電源装置
からのリセット信号と操作パネルからのリセット信号を
時間長によって判別し、起動すべきプログラムの選択を
行う。

【００１４】

【実施例】図１は本発明による一実施例の計算機制御装
置の機能ブロック図、図２は一実施例のカウンタ回路詳
細図、図３は一実施例のファームウェア構成図を示し、
図４、図５に対応する同一機能部材には同じ符号が付し
てある。図１において、計算機制御装置は、リセット信
号(*RESET)を伝達するリセット制御線1Bと制御データを
授受するバス1Aとからなるシステムバス１と、このシス
テムバス１に接続されＣＰＵ21とカウンタ回路22とメモ
リ回路23、24とを備えるＣＰＵユニット２と、少なくと
も、このＣＰＵユニット２に電源供給し復電時に電源ON
リセット信号(*PWRRST) を出力する電源装置３と、リセ
ットスイッチ41を備えた操作パネル４と、から構成され
ている。また、操作パネル４は、リセットスイッチ41の
操作により単一パルス（図示例では0.1sec) を発生する
パルス発生回路42を備え、オープンコレクタ回路43を介
して、リセット制御線1Bに接続され、リセット制御線1B
に伝達されるリセット信号(*RESET)は、パルス発生回路
42の出力と、オープンコレクタ回路31を介して接続され
た前述の電源ONリセット信号(*PWRRST) と、の論理和か
ら構成されている。

【００１５】この計算機制御装置がリセットされ起動さ
れるプログラムは、上述のリセット制御線1Bを介して、
ＣＰＵユニット６に入力されるリセット信号(*RESET)の
時間長を変え、カウンタ回路22によりこのリセット信号
(*RESET)の時間長を計測することにより、起動するプロ
グラムの選択が行われる。上記構成において、電源装置
３は、電源を投入する時、リセット信号(*RESET)をLOW
レベルにしながら電源を投入し、電源の投入完了後（1
秒以上後）に(*RESET)信号をHIGHレベルにする。ＣＰＵ
ユニット２のカウンタ回路22は、リセット信号(*RESET)
がLOW レベルにある期間中カウントアップ動作を行う。
図２はカウンタ回路22の詳細図を示し、図１と共に説明
する。

【００１６】カウンタLS161 はバス1Aのデータバスに入
力(A〜D)が接続され、カウンタLS161 の出力はトライス
テートバッファLS244 を介してバス1Aのデータバスに接
続されている。なお、このカウンタLS161 の入力端子EN
T にリセット信号(*RESET)のLOW レベル信号が入力され
ることによりカウントアップを行い、カウンタ出力が"F
FFF"になると、キャリーアウトRco にキャリー信号が出
力され、カウンタLS161 の入力端子ENP に入力されてカ
ウンタ回路22のカウントアップ動作が停止し、カウンタ
出力が"FFFF"で停止する。

【００１７】このカウンタ回路22は、約0.5 秒で"0" か
ら最終値である"FFFF"に達し、最終値に達すると停止す
るものである。電源装置３が復電し、電源ONリセット信
号(*PWRRST) が出力されるときは、約１秒間の間リセッ
ト制御線1Bのリセット信号(*RESET)がLOW レベルにある
ので、カウンタ回路22の初期値が不定であっても、カウ
ンタ回路の最終カウント値は"FFFF"に達し、停止する。

【００１８】ＣＰＵ22は、リセット信号(*RESET)がHIGH
レベルになることによってリセットが解除され、プログ
ラムの実行を開始する。図３にファームウェア構成図を
示し、図１と共に説明する。ステップS1でカウンタ回路
22のカウント値を読み出し、ステップS2でこのカウント
値が"FFFF"であれば、ステップS3に移行し、電源ONリセ
ット後の処理プログラム１、例えば、自己診断やメモリ
クリアなどを実行し、ステップS4でカウンタ回路22にカ
ウント値"0000"を書き込む。ステップS2でカウント値
が"FFFF"以外であれば、ステップS3、S4をジャンプし
て、電源ONリセット後の処理プログラム１を省略して、
計算機制御装置としての通常の制御・演算処理プログラ
ム２を開始する。

【００１９】操作パネル４は、リセットスイッチ41が押
されると、約0.1 秒間、リセット信号(*RESET)をLOW レ
ベルにする。カウンタ回路22は、約0.1 秒間のリセット
信号(*RESET)によっては最終値("FFFF")に達しないの
で、ＣＰＵ21は、電源ONリセット信号(*PWRRST) と区別
することができる。なお、リセット信号(*RESET)のパル
ス幅を0.2secや0.3secなどのように変えれば、カウンタ
回路の値はそれぞれ異なる値になるので、ＣＰＵは２つ
以上の起動するプログラム処理、例えば、ＤＯＳとか、
ＵＮＩＸとかの初期設定プログラムの呼び出しなど、を
選択することが可能となる。

【００２０】

【発明の効果】以上述べたように本発明によれば、リセ
ット信号が出力されている期間を計測するカウンタ回路
を設け、そのカウンタ値をＣＰＵが読み込むようにす
る。そして、ＣＰＵは、リセット信号が解除された後、
最初の処理として、そのカウンタを読み出し、その値に
よって以降に実行するプログラムを選択する。このこと
により、リセット信号の時間長を変えることによって、
専用の電源ON時のリセット制御線が用意されてないシス
テムバスにおいても、電源ON時のリセットスタートと通
常のリセットスタートとが区分でき、異なる起動プログ
ラムが起動できる計算機制御装置のプログラム起動方法
およびその計算機制御装置を提供することができる。

【図面の簡単な説明】

【図１】本発明による一実施例の計算機制御装置の機能
ブロック図

【図２】一実施例のカウンタ回路詳細図

【図３】一実施例のファームウェア構成図

【図４】従来技術における計算機制御装置の機能ブロッ
ク図

【図５】従来技術におけるファームウェア構成図

【符号の説明】

１ システムバス 1A バス 1B リセット信号(*RESET) 1C 電源ONリセット信号(*PWRRST) ２、６ ＣＰＵユニット 21 ＣＰＵ 22 カウンタ回路 23、24 メモリ 25 バスインタフェース 27 内部バス ３ 電源装置 31、32 ゲート回路 ４ 操作パネル 41 リセットスイッチ 42 パルス発生回路 43 オープンコレクタ回路 62 フリップフロップ(FF)回路 *RESET リセット信号 *PWRRST 電源ONリセット信号

Claims (2)

【特許請求の範囲】
1. 【請求項１】電源装置から電源ON時に、計算機制御装置
   に接続されたリセット制御線に出力される第１のリセッ
   ト信号と、操作パネルからリセットスイッチ操作時に、
   前記リセット制御線に出力される第２のリセット信号
   と、の時間長を異ならせ、この時間長を判別して起動す
   るプログラムを選択する、 ことを特徴とする計算機制御装置のプログラム起動方
   法。
2. 【請求項２】リセット信号を伝達するリセット制御線と
   制御データを授受するバスとからなるシステムバスと、
   このシステムバスに接続され中央処理装置とカウンタ回
   路とメモリ回路とを備えるＣＰＵユニットと、少なくと
   も、このＣＰＵユニットに電源供給し復電時に電源ONリ
   セット信号を出力する電源装置と、リセットスイッチを
   備えた操作パネルと、からなる計算機制御装置におい
   て、 前記操作パネルに前記リセットスイッチの操作により単
   一パルスを発生するパルス発生回路と、 前記パルス発生回路の出力と前記電源ONリセット信号と
   の論理和から構成されリセット信号と、 前記リセット信号の時間長を変え、前記カウンタ回路に
   より前記リセット信号の時間長を計測して、起動するプ
   ログラムを選択する選択手段と、を備える、 ことを特徴とする計算機制御装置。