JPH08306853A - 半導体装置及びその製造方法及びリードフレームの製造方法 - Google Patents

半導体装置及びその製造方法及びリードフレームの製造方法

Info

Publication number
JPH08306853A
JPH08306853A JP7110380A JP11038095A JPH08306853A JP H08306853 A JPH08306853 A JP H08306853A JP 7110380 A JP7110380 A JP 7110380A JP 11038095 A JP11038095 A JP 11038095A JP H08306853 A JPH08306853 A JP H08306853A
Authority
JP
Japan
Prior art keywords
lead
protrusion
semiconductor device
semiconductor chip
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7110380A
Other languages
English (en)
Inventor
Katsuhiro Hayashida
勝大 林田
Mitsutaka Sato
光孝 佐藤
Tadashi Uno
正 宇野
Tetsuya Fujisawa
哲也 藤沢
Masaki Waki
政樹 脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP7110380A priority Critical patent/JPH08306853A/ja
Priority to TW084113122A priority patent/TW349266B/zh
Priority to KR1019950053487A priority patent/KR100219791B1/ko
Publication of JPH08306853A publication Critical patent/JPH08306853A/ja
Priority to US08/935,892 priority patent/US6060768A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/016—Manufacture or treatment using moulds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H10W70/415—Leadframe inner leads serving as die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/424—Cross-sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/655—Fan-out layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07141—Means for applying energy, e.g. ovens or lasers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07352—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in structures or sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07521—Aligning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/865—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/944—Dispositions of multiple bond pads
    • H10W72/9445—Top-view layouts, e.g. mirror arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】本発明は半導体チップ及びリードを樹脂封止し
た構成を有した半導体装置及びその製造方法及び当該半
導体装置に用いるリードフレームの製造方法に関し、半
導体チップの信頼性を維持しつつ外部電極端子の標準
化，製品コストの低減及び生産効率の向上を図ることを
目的とする。 【構成】第１のピッチで電極パッド６が形成された半導
体チップ２と、電極パッド６とワイヤ８を介して電気的
に接続されるリード３と、半導体チップ２を封止する封
止樹脂４とを具備する半導体装置において、前記リード
３に外部接続端子となる突起９を上記第１のピッチと異
なる第２のピッチで形成すると共に、前記封止樹脂４が
電極パッド６とリード３との間に引き回されたワイヤ８
を封止し、かつ前記突起９を露出させるよう配設したも
のである。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法及びリードフレームの製造方法に係り、特に半導体
チップ及びリードを樹脂封止した構成を有した半導体装
置及びその製造方法及び当該半導体装置に用いるリード
フレームの製造方法に関する。
【０００２】近年、電子機器のダウンサイジング化に伴
い、半導体装置の高密度化及び半導体装置の高密度実装
化が図られている。一方で、電子機器の信頼性の向上も
望まれており、これに伴い半導体装置の信頼性も向上さ
せる必要がある。更に、半導体装置は製品コストの低減
も望まれている。
【０００３】よって、上記した各要求を満足しうる半導
体装置が望まれている。
【０００４】
【従来の技術】近年、高密度実装を行う方法としてフリ
ップチップ方式の実装構造が知られており、マルチ・チ
ップ・モジュール（ＭＣＭ）において広く用いられてい
る。このＭＣＭで用いるフリップチップ実装は、樹脂封
止をしていない半導体チップ（ベアチップ）の電極パッ
ドにバンプを形成しておき、このベアチップを基板（マ
ザーボード）に形成された電極部にフェースダウンボン
ディングすることにより実装する構成とされている。
【０００５】上記のフリップチップ方式の実装構造を用
いることにより、高密度に半導体装置をマザーボードに
配設することが可能となり、またベアチップに直接形成
されたバンプを用いてマザーボードに電気的に接続され
るため、電気的特性を向上させることができる。
【０００６】
【発明が解決しようとする課題】しかるに、樹脂封止が
されていないベアチップは、耐熱性，機械的強度，及び
耐湿性が弱いという問題点がある。また、ベアチップに
形成されている電極パッドに直接バンプが形成され外部
接続端子を形成するため、ベアチップに形成されている
電極パッドのレイアウトがそのまま外部接続端子（バン
プ）のレイアウトとなってしまう。
【０００７】一般に半導体チップの電極パッドのレイア
ウトは半導体製造メーカ毎に異なっており、従って同一
機能を有する半導体装置であっても、ユーザ側で半導体
装置の種類（製造メーカ）に対応するようマザーボード
の配線パターンを設計する必要がある。このように、従
来のベアチップを用いた実装構造では、半導体装置の外
部電極端子の標準化がされていないことにより、半導体
装置とマザーボードとのマッチング性に欠け、ユーザ側
での負担が重くなるるという問題点があった。
【０００８】また、これを解決するためにチップ表面に
プロセス処理を行い、配線を引き回すことにより標準化
を図ることが考えられるが、この構成では配線の引き回
しに高精度を有する多くの工程を必要とし、製品コスト
の上昇及び生産効率の低下を招いてしまうという問題点
があった。
【０００９】本発明は上記の点に鑑みてなされたもので
あり、半導体チップの信頼性を維持しつつ外部電極端子
の標準化，製品コストの低減及び生産効率の向上を図り
うる半導体装置及びその製造方法及びリードフレームの
製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記の課題は下記の各手
段を講じることにより解決することができる。請求項１
記載の発明では、第１のピッチにて形成された電極パッ
ドが形成された半導体チップと、前記電極パッドと配線
を介して電気的に接続されるリードと、前記半導体チッ
プを封止する封止樹脂とを具備する半導体装置におい
て、前記リードに外部接続端子となる突起を、上記第１
のピッチと異なる第２のピッチで形成すると共に、前記
封止樹脂が前記電極パッドと前記リードとの間に引き回
された配線を封止し、かつ前記突起を露出させるよう配
設されることを特徴とするものである。
【００１１】また、請求項２記載の発明では、第１のピ
ッチにて形成された電極パッドが形成された半導体チッ
プと、前記電極パッドと配線を介して電気的に接続され
るリードと、前記半導体チップを封止する封止樹脂とを
具備する半導体装置において、前記リードに外部接続端
子となる突起を上記第１のピッチと異なる第２のピッチ
で形成すると共に、前記半導体チップに形成された前記
電極パッドの配設面を基準とし、前記配設面における前
記封止樹脂の厚さが、前記配設面から前記突起までの高
さ寸法以下で、かつ前記配設面から前記配線までの高さ
寸法以上となるよう構成したことを特徴とするものであ
る。
【００１２】また、請求項３記載の発明では、前記請求
項１または２記載の半導体装置において、前記半導体チ
ップと前記リードとをポリイミド膜を接着剤として接合
したことを特徴とするものである。
【００１３】また、請求項４記載の発明では、前記請求
項１乃至３のいずれかに記載の半導体装置において、前
記突起を前記リードと一体的に形成したことを特徴とす
るものである。また、請求項５記載の発明では、前記請
求項１乃至４のいずれかに記載の半導体装置において、
前記配線としてワイヤを用いたことを特徴とするもので
ある。
【００１４】また、請求項６記載の発明では、前記請求
項１乃至５のいずれかに記載の半導体装置において、前
記突起にバンプを形成したことを特徴とするものであ
る。また、請求項７記載の発明では、半導体装置の製造
方法において、外部接続端子となる部位に突起が形成さ
れてなるリードを形成するリード形成工程と、前記リー
ド或いは半導体チップの少なくとも一方にポリイミド膜
を配設し、前記ポリイミド膜を介在させて前記リードと
前記半導体チップを所定押圧力で押圧しかつ所定温度に
加熱することにより、前記ポリイミド膜を接着剤として
前記リードと前記半導体チップとを接合する接合工程
と、前記半導体チップに形成されている電極パッドと前
記リードとを配線を引き回し接続することにより、前記
電極パッドと前記リードとを電気的に接続する接続工程
と、前記配線及び前記半導体チップの所定範囲或いは全
部を封止すると共に、前記突起の少なくとも端面を露出
するよう封止樹脂を配設する封止樹脂配設工程とを具備
することを特徴とするものである。
【００１５】また、請求項８記載の発明では、前記請求
項７記載の半導体装置の製造方法において、前記接合工
程でポリイミド膜により前記リードと前記半導体チップ
を接着する際、前記ポリイミド膜として両面に熱可塑性
を有する接着剤を配設したものを用いたことを特徴とす
るものである。
【００１６】また、請求項９記載の発明では、前記請求
項７または８に記載の半導体装置の製造方法において、
前記接続工程で、前記電極パッドと前記リードとをダイ
レクトリードボンディング法により電気的に接続したこ
とを特徴とするものである。
【００１７】また、請求項１０記載の発明では、インナ
ーリード部とアウターリード部とを有した複数のリード
が形成されたリードフレームにおいて、前記アウターリ
ード部のリードピッチに対して前記インナーリード部の
リードピッチを小さく設定すると共に、前記アウターリ
ード部に一体的に突起を形成したことを特徴とするもの
である。
【００１８】また、請求項１１記載の発明では、前記請
求項１０記載のリードフレームにおいて、前記アウター
リード部のリードピッチ（Ｐout ) と前記突起の形成位
置における前記リードの厚さ（Ｗ）とが略等しく（Ｐ
out ≒Ｗ）、かつ前記インナーリード部のリードピッチ
（Ｐin）が前記アウターリード部のリードピッチ（Ｐ
out ）の略半分のピッチ（Ｐin＝Ｐout ／２) であるこ
とを特徴とするものである。また、請求項１２記載の発
明では、前記請求項１０または１１記載のリードフレー
ムの製造方法において、基材に前記突起の形成位置にマ
スクを配設した上で、前記基材に対してハーフエッチン
グを行う第１のエッチング工程と、前記第１のエッチン
グ工程の終了後、前記リード形成位置にマスクを配設し
た上で、前記基材に対してエッチングを行いリードを形
成する第２のエッチング工程とを具備することを特徴と
するものである。
【００１９】また、請求項１３記載の発明では、前記請
求項１０または１１記載のリードフレームの製造方法に
おいて、重ね合わせることにより前記突起の所定高さ寸
法となるよう板厚が選定された第１の基材と第２の基材
を用意し、前記第１の基材に、平面視した際に前記リー
ドの形状となるようリードパターンを形成するリードパ
ターン形成工程と、前記第２の基材に、少なくとも前記
突起の形成位置に位置するよう突起パターンを形成する
突起パターン形成工程と、前記リードパターンが形成さ
れた前記第１の基材と、前記突起パターンが形成された
前記第２の基材を重ね合わせ、前記突起の形成位置にお
いて前記リードパターンと前記突起パターンが積層され
るよう前記第１の基材と前記第２の基材とを接合する接
合工程と、前記第１の基材及び第２の基材の不要部分を
除去する除去工程とを具備することを特徴とするもので
ある。
【００２０】また、請求項１４記載の発明では、前記請
求項１０または１１記載のリードフレームの製造方法に
おいて、基材に、平面視した際に前記リードの形状とな
るようリードパターンを形成するリードパターン形成工
程と、前記リードパターン形成工程後、形成されたリー
ドパターンの所定位置に前記突起を形成する突起形成工
程とを具備することを特徴とするものである。
【００２１】また、請求項１５記載の発明では、前記請
求項１４記載のリードフレームの製造方法において、前
記突起形成工程は、前記リードパターンの所定位置にバ
ンプを単数或いは複数積み重ねることにより前記突起を
形成したことを特徴とするものである。
【００２２】また、請求項１６記載の発明では、前記請
求項１４記載のリードフレームの製造方法において、前
記突起形成工程は、前記リードパターンの所定位置に導
電性部材を配設することにより前記突起を形成したこと
を特徴とするものである。
【００２３】更に、請求項１７記載の発明では、前記請
求項１４記載のリードフレームの製造方法において、前
記突起形成工程は、前記リードパターンの所定位置を塑
性加工することにより前記突起を形成したことを特徴と
するものである。
【００２４】
【作用】上記した各手段は、下記のように作用する。請
求項１及び請求項２記載の発明によれば、半導体チップ
は封止樹脂により封止されるため、耐熱性，機械的強度
及び耐湿性を向上させることができる。また、電極パッ
ドをリード及び配線を用いて引き回すことができるた
め、リードのレイアウトを電極パッドのレイアウトに拘
わらず設定することが可能となり、実装基板とのマッチ
ング性を向上させることができる。また、封止樹脂は引
き回された配線を確実に保護するためこれによっても信
頼性を向上させることができ、また外部接続端子は封止
樹脂から露出しているため実装基板との電気的接続を確
実に行うことができる。
【００２５】また、請求項３記載の発明によれば、通常
半導体チップとリードとの絶縁材として配設されるポリ
イミド膜を接着剤として用いてるため、半導体チップと
リードの絶縁と接合を一括的に行うことができる。よっ
て、絶縁材と接着剤とを別個に配設する構成に比べて構
造の簡単化及び製造の容易化を図ることができる。
【００２６】また、請求項４記載の発明によれば、突起
をリードと一体的に形成したことにより、突起とリード
を別個の材料により構成する場合に比べて構造の簡単化
を図ることができる。また、請求項５記載の発明によれ
ば、配線としてワイヤを用いたことにより、前記した電
極パッドとリードとの間における配線の引き回しを容易
に行うことができる。
【００２７】また、請求項６記載の発明によれば、突起
にバンプを形成したことにより、突起を直接実装基板に
実装する構成に比べて、半導体装置の実装基板への接続
を容易に行うことができる。また、請求項７記載の発明
によれば、接合工程においてポリイミド膜を所定温度か
つ所定押圧力下に置くことにより接着剤化させ、これに
よりポリイミド膜でリードと半導体チップとを接合する
構成としているため、リードと半導体チップとの絶縁と
接合を一括的に行うことができる。
【００２８】また、接続工程では半導体チップに形成さ
れている電極パッドと前記リードとを配線を引き回し接
続するため、この引き回しを適宜設定することにより、
電極パッドのレイアウトに対してリードのレイアウトを
変更することが可能となる。また、半導体装置はリード
形成工程，接合工程，接続工程及び封止樹脂配設工程の
４工程のみで製造される。このように少ない工程で半導
体装置が製造されるため、生産効率を向上させることが
できる。
【００２９】また、請求項８記載の発明によれば、ポリ
イミド膜として両面に熱可塑性を有する接着剤を配設し
たものを用いることにより、ポリイミド膜に印加する温
度等を所定範囲内に制御することなく接合処理を行うこ
とができるため、接合処理を容易に行うことができる。
【００３０】また、請求項９記載の発明によれば、接続
工程で、電極パッドとリードとをダイレクトリードボン
ディング法を用いて電気的に接続するため、簡単かつ確
実に電極パッドとリードとの接続処理を行うことができ
る。また、請求項１０及び請求項１１記載の発明によれ
ば、アウターリード部のリードピッチに対してインナー
リード部のリードピッチが小さく設定されているため、
インナーリード部が電気的に接続される半導体チップの
電極パッドの配設ピッチが小さくてもこれに対応させる
ことができ、かつ実装基板と電気的に接続されるアウタ
ーリード部のリードピッチは大きいため、実装基板への
実装性を向上させることができる。また、突起がアウタ
ーリード部に形成されることにより、この突起を外部接
続端子して用いることができ、これによっても実装性を
向上させることができる。
【００３１】また、請求項１２記載の発明によれば、第
１のエッチング工程において突起の形成位置にマスクを
配設した上で基材に対してハーフエッチングを行うこと
により、突起形成位置を除く部分の板厚を薄くし、更に
第２のエッチング工程においてリード形成位置にマスク
を配設した上で第１のエッチング工程が終了した基材に
対してエッチングを行うことにより、突起が一体的に形
成されたリードを形成することができる。
【００３２】ここで、リードを形成する際にリードのピ
ッチは基材の板厚により決定されてしまう。具体的に
は、リードのピッチは基材の板厚と略等しいピッチにし
か形成することはできない。よって、薄い板厚を用いる
程リードピッチを狭ピッチ化することができる。
【００３３】ところが、突起が形成されるリードでは基
材の板厚は突起の高さにより決まってしまい、突起の高
さと等しい板厚を有する基材を単にエッチング処理した
のでは狭ピッチのリードを形成することができない。し
かるに、上記のように第１のエッチング工程において突
起形成位置を除き基材の板厚を薄くし、この薄くされた
板厚を有する部分に第２のエッチング工程においてリー
ドを形成することにより、突起を有するリードであって
も狭ピッチのリード形成を行うことが可能となる。尚、
上記説明から明らかなように、突起の配設ピッチは基材
の板厚と略等しいピッチまで狭ピッチ化することができ
る。
【００３４】また、請求項１３記載の発明によれば、第
１の基材及び第２の基材は重ね合わせることにより突起
の所定高さ寸法となるよう板厚が選定されているため、
各基材の板厚は突起の高さ寸法より小さな厚さとされて
いる。リードパターン形成工程では、この板厚の薄い第
１の基材に対してリードの形状となるようリードパター
ンを形成するため、先に説明した板厚とリードピッチの
関係により、形成されるリードパターンのリードピッチ
を狭ピッチ化することができる。
【００３５】また、突起パターン形成工程において第２
の基材に少なくとも前記突起の形成位置に位置するよう
突起パターンを形成し、接合工程において上記第１の基
材と第２の基材を重ね合わせ接合することにより、突起
の形成位置においてリードパターンと突起パターンが積
層され、この位置における板厚は突起の所定高さとな
る。続く除去工程では不要部分が除去されリードが形成
される。
【００３６】従って、上記のようにリードパターンの形
成時には板厚は薄いためリードピッチを狭ピッチ化する
ことができ、また突起形成位置においてはリードパター
ンと突起パターンが積層されることにより所定高さの突
起を形成することができる。また、請求項１４記載の発
明によれば、リードパターンを形成するリードパターン
形成工程と、突起を形成する突起形成工程とを別個に行
うことにより、基材の厚さを突起の高さに拘わらず選定
することができ、よって薄い基材を用いることによりリ
ードパターンの狭ピッチ化を図ることができる。また、
突起形成工程においては、任意の高さを有する突起を形
成することが可能となり、設計の自由度を向上させるこ
とができる。
【００３７】更に、請求項１５乃至１７記載の発明によ
れば、突起形成工程において突起の形成を容易に行うこ
とができる。
【００３８】
【実施例】次に本発明の実施例について図面と共に説明
する。図１及び図２は、本発明の一実施例である半導体
装置１を示している。図１は半導体装置１の断面図であ
り、また図２は半導体装置１を底面図である。
【００３９】各図に示されるように、半導体装置１は大
略すると半導体チップ２，複数のリード３，封止樹脂
４，及びバンプ５等により構成されている。半導体チッ
プ２は、底面の中央位置に複数の電極パッド６が一列に
列設されている。また、複数のリード３は、夫々インナ
ーリード部３ａとアウターリード部３ｂとを有した構成
とされており、ポリイミド膜７を介して半導体チップ２
の底面に接合された構成とされている。
【００４０】このポリイミド膜７は、半導体チップ２の
上面に形成された回路面２Ａとリード３とを電気的に絶
縁する絶縁部材として機能すると共に、後述するように
ポリイミド膜７は半導体チップ２とリード３とを接合す
る接着剤として機能している。このように、ポリイミド
膜７に絶縁部材と接着剤の双方の機能を持たせることに
より、絶縁材と接着剤とを別個に配設する構成に比べ、
半導体装置１の構造の簡単化及び製造の容易化を図るこ
とができる。
【００４１】また、インナーリード部３ａと半導体チッ
プ２に形成された電極パッド６との間にはワイヤ８が配
設されており、このワイヤ８を介して半導体チップ２と
リード３は電気的に接続された構成とされている。更
に、各リード３に設けられたアウターリード部３ｂの所
定位置には、外部接続端子となる突起９が一体的に形成
されている。上記構成とされたリード３は、各図に示さ
れるようにその大部分が半導体チップ２の底面上に配設
された構成の、いわゆるリード・オン・チップ（ＬＯ
Ｃ）構造となっており、半導体装置１の小型化が図られ
ている。
【００４２】また、封止樹脂４は例えばエポキシ樹脂よ
りなり、後述するようにモールディングにより形成され
ている。この封止樹脂４は、半導体チップ２の底面及び
側面の所定範囲に配設されている。しかるに本実施例で
は、半導体チップ２の上面においては、放熱性を向上さ
せる面より封止樹脂４は配設されていない構成とされて
いる。。
【００４３】上記封止樹脂４は、半導体チップ２の電極
パッド６の配設面（底面）を基準とし、この底面からの
厚さ（図中、矢印Ｈで示す）が、底面から突起９の先端
までの高さ寸法（図中、矢印Ｗで示す）以下で、かつ底
面からワイヤ８のループ最上部までの高さ寸法（図中、
矢印ｈで示す）以上となるよう構成されている（ｈ≦Ｈ
≦Ｗ）。この構成とすることにより、突起９の少なくと
も先端部９ａは確実に封止樹脂４から露出し、またワイ
ヤ８及び突起９の露出部分を除くリード３は封止樹脂４
に封止された構成となる。
【００４４】このように、本実施例の半導体装置１は、
半導体チップ２の所定範囲（上面を除く部位）を封止樹
脂４に封止された構成となるため、耐熱性，機械的強度
及び耐湿性を向上させることができる。また、封止樹脂
４はワイヤ８を確実に保護するため、これによっても半
導体装置１の信頼性を向上させることができ、更に外部
接続端子となる突起９の少なくとも先端部９ａは確実に
封止樹脂４から露出するため、実装基板１０との電気的
接続を確実に行うことができる。
【００４５】ここで、図２を用いて半導体チップ２の底
面に配設される複数のリード３に注目し、以下説明す
る。尚、説明の便宜上、図２においては半導体チップ２
の底面に配設される封止樹脂４を取り除いた状態を示し
ている。同図に示されるように、リード３は隣接するイ
ンナーリード部３ａのリードピッチ（図中、矢印Ｐinで
示す）が隣接するアウターリード部３ｂのリードピッチ
（図中、矢印Ｐout で示す）よりも小さくなるよう形成
されている。具体的には、インナーリード部３ａのリー
ドピッチＰinはアウターリード部３ｂのリードピッチＰ
out の略半分のピッチ（Ｐin＝Ｐout ／２) となるよう
構成されている。また、後に詳述するように、アウター
リード部３ｂのリードピッチＰout は突起９の形成位置
におけるリード３の厚さＷとが略等しくなるよう構成さ
れている（Ｐout ≒Ｗ）。
【００４６】上記のように、アウターリード部３Ｂのリ
ードピッチＰout に対してインナーリード部３ａのリー
ドピッチＰinが小さく設定されることにより、インナー
リード部３ａが電気的に接続される半導体チップ２の電
極パッド６の配設ピッチが小さくてもこれに対応させる
ことができ、かつ実装基板１０と電気的に接続されるア
ウターリード部３ｂ（突起９）のリードピッチＰout は
大きいため、半導体装置１の実装基板１０に対する実装
性を向上させることができる。
【００４７】一方、本実施例に係る半導体装置１は、半
導体チップ２に配設されている電極パッド６に直接バン
プ５を形成し実装基板１０に接続するのではなく、電極
パッド６とインナーリード部３ａとの間にワイヤ８を引
き回した上でリード３を介して実装基板１０に接続する
構成とされている。従って、電極パッド６をリード３及
びワイヤ８を用いて引き回すことができるため、リード
３のレイアウトを電極パッド６のレイアウトに拘わらず
設定することが可能となる。
【００４８】具体的には、図２に示す例では、半導体チ
ップ２の中央に形成されている電極パッド６をワイヤ８
及びリード３を用いて引き回し、外部接続端子となる突
起９を半導体チップ２の外周位置に引き出している。ま
た、図３に示されるように、電極パッド６が半導体チッ
プ２の外周位置に形成されている場合には、本発明を適
用して電極パッド６をワイヤ８及びリード３を用いて引
き回すことにより、電極パッド６の形成位置より内側に
外部接続端子となる突起９を形成することも可能であ
る。更に、図４に示されるように、外部接続端子となる
突起９を半導体チップ２の外側位置に配設することも可
能となる。
【００４９】このように、電極パッド６をリード３及び
ワイヤ８を用いて引き回すことが可能となることによ
り、実装基板１０と半導体装置１とのマッチング性を向
上させることができ、外部接続端子となる突起９のレイ
アウトを標準外部接続端子のレイアウトに容易に設定る
ことができる。よって、半導体装置１を用いるユーザ側
の負担を軽減することができる。
【００５０】続いて、上記構成とされた半導体装置１の
製造方法について説明する。本発明に係る半導体装置１
は、リード形成工程，接合工程，接続工程及び封止樹脂
配設工程の基本となる４工程と、これに付随するバンプ
形成工程，試験工程の２工程を行うことにより製造され
る。以下、各工程毎に説明するものとする。
【００５１】図５乃至図９はリード形成工程の第１実施
例を示している。このリード形成工程は、リード３の基
材となるリードフレーム１１を形成するための工程であ
る。リードフレーム１１を形成するには、先ず図５に示
されるような平板状の基材１２を用意する。この基材１
２は、例えば４２アロイ等のリードフレーム材料であ
り、またその板厚は形成しようとする突起９の高さ寸法
Ｗと等しいものが選定されている。
【００５２】上記の基材１２に対しては、先ず図６に示
されるようにマスク１３（梨地で示す）が配設される。
このマスク１３は、所定の突起９の形成位置（図中、参
照符号１４で示す）及びクレドール形成位置（図中、参
照符号１５で示す）に配設される。
【００５３】上記のようにマスク１３が配設されると、
続いて基材１２に対してハーフエッチング処理（第１の
エッチング工程）が実施される。本実施例においては、
ウエットエッチング法により基材１２に対してハーフエ
ッチング処理を行っている（ドライエッチング処理等の
他のエッチング方法を用いることも可能である）。また
エッチング時間は、エッチングにより浸食される部分
（図６で白抜きで示される部分）の厚さが、基材１２の
板厚Ｗの半分の寸法（Ｗ／２）となるよう設定されてい
る。
【００５４】このハーフエッチング処理が終了し、マス
ク１３を取り除いた状態を図７に示す。この状態では、
突起９の形成位置１４及びクレドール形成位置１５のみ
が元の基材１２の厚さＷを維持しており、他の部分（参
照符号１６で示す）はハーフエッチングによりその厚さ
寸法はＷ／２となっている。
【００５５】上記のようにハーフエッチング処理が終了
する、続いて図８に示されるように所定のリード３の形
成位置（参照符号１８で示す）及びクレドール形成位置
１５にマスク１７（梨地で示す）を配設した上で、この
基材１２に対してエッチング処理を行う。
【００５６】上記のようにマスク１７が配設されると、
続いて基材１２に対してエッチング処理（第２のエッチ
ング工程）が実施され基材１２のマスク１７が配設され
た位置以外の部分を除去する。これにより、図９に示す
リード３の所定形状を有した複数のリード３を具備する
リードフレーム１１が形成される。尚、必要に応じてこ
のリードフレーム１１の所定部位（リード３の形成位
置）に金メッキ等を施してもよい。
【００５７】このように形成されたリードフレーム１１
は、リード３がインナーリード部３ａ，アウターリード
部３ｂ及び突起９を一体的に形成した構成とされてお
り、また突起９の高さ寸法がＷであるのに対し、インナ
ーリード部３ａ及び突起９の形成位置を除くアウターリ
ード部３ｂの厚さ寸法はＷ／２となってる。
【００５８】ここで、リードピッチと基材１２の板厚と
の関係について説明する。前記したように、リード３を
形成する際にリード３のピッチは基材１２の板厚により
決定されてしまい、具体的にはリードピッチは基材１２
の板厚と略等しいピッチにしか形成することはできな
い。よって、基材１２の板厚が薄い程リードピッチを狭
ピッチ化することができる。
【００５９】ところが、突起９が形成されるリード３で
は基材１２の板厚は突起９の高さにより決まってしま
い、突起９の高さと等しい板厚を有する基材１２を単に
エッチング処理したのでは狭ピッチのリードを形成する
ことができない。しかるに、上記したように第１のエッ
チング工程においてハーフエッチング処理を実施するこ
とにより、突起形成位置１４を除き基材１２の板厚を薄
くし（約Ｗ／２の板厚となるようにする）、更にこの薄
くされた板厚を有する部分に第２のエッチング工程を実
施してリード３を形成することにより、突起９を有する
リード３であっても狭ピッチ（図１に示されるリードピ
ッチＰin）のリード形成を行うことが可能となる。ま
た、同様の理由により、突起９（アウターリード部３
ｂ）の配設ピッチ（Ｐout ）は、基材１２の板厚Ｗと略
等しいピッチまで狭ピッチ化することが可能となる。
【００６０】尚、具体例としては、一般にリード基材と
して用いられている板厚0.10mm,0.15mm,0.20mmの基材を
例に挙げれば、板厚0.10mmの基材ではアウターリード部
３ｂ及び突起９の最小ピッチＰout を0.10mm（Ｐout ＝
0.10mm) 、インナーリード部３ａの最小ピッチＰinを0.
05mm（Ｐin＝0.05mm) とすることができる。また、板厚
0.15mmの基材ではアウターリード部３ｂ及び突起９の最
小ピッチＰout を0.15mm（Ｐout ＝0.15mm) 、インナー
リード部３ａの最小ピッチＰinを0.075mm （Ｐ in＝0.07
5mm)とすることができる。更に、板厚0.20mmの基材では
アウターリード部３ｂ及び突起９の最小ピッチＰout を
0.20mm（Ｐout ＝0.20mm) 、インナーリード部３ａの最
小ピッチＰinを0.10mm（Ｐin＝0.10mm) とすることがで
きる。
【００６１】一方、突起９の形成位置に注目すると、突
起９の形成位置は図６に示されるマスク１３の配設位置
により決められる。即ち、この図６に示されるマスク１
３の配設位置を適宜変更することにより、突起９の形成
位置を任意設定することが可能となる。このため、本実
施例に係るリード形成方法では、外部接続端子となる突
起９の形成位置を自由度をもって設定することができ、
よって予め定められている標準外部接続端子位置に突起
９を容易に形成することが可能となる。
【００６２】続いて、リード形成工程の第２実施例につ
いて説明する。図１０乃至図１５はリード形成工程の第
２実施例を示している。本実施例においてリードフレー
ム２０を形成するには、先ず図１０に示されるような第
１の基材２１と、図１１に示されるような第２の基材２
２を用意する。
【００６３】この各基材２１，２２は、重ね合わせるこ
とにより突起９の所定高さ寸法Ｗとなるよう板厚が選定
されており、本実施例では各基材２１，２２の板厚寸法
は共にＷ／２に設定されている。尚、各基材２１，２２
の板厚はこれに限定されるものではなく、重ね合わせる
ことにより突起９の所定高さ寸法Ｗとなる条件の基に各
基材２１，２２で板厚を異ならせた構成としてもよい。
【００６４】図１０に示される第１の基材２１は、例え
ば４２アロイ等のリードフレーム材料により形成されて
おり、エッチング処理或いはプレス打ち抜き処理等を予
め実施することにより、平面視した場合にリード３と同
一形状のリードパターン２３が形成された構成とされて
いる。しかるに、第１実施例で説明したリード形成工程
と異なり、この状態のリードパターン２３には突起９は
形成されておらず、よってリードパターン２３は全体的
にその板厚がＷ／２とされている。尚、図中２５で示す
のは位置決め孔であり、リードパターン２３の形成時に
一括的に形成されるものである。
【００６５】一方、図１１に示される第２の基材２２
は、予め４２アロイ等のリードフレーム材料に対しエッ
チング処理或いはプレス打ち抜き処理等を実施すること
により、突起パターン２４が形成された構成とされてい
る。この突起パターン２４は直線状のパターン形状を有
しており、、所定の突起９の形成位置を横架するよう構
成されている。尚、図２６は位置決め孔であり、突起パ
ターン２４の形成時に一括的に形成されるものである。
【００６６】上記構成とされた第１の基材２１及び第２
の基材２２は、位置決め孔２５，２６を用いて位置決め
されつつ重ね合わされ接合される。この第１及び第２の
基材２１，２２の接合は、導電性接着剤を用いて接着し
てもよく、また溶接により接合してもよい。図１２は、
第１の基材２１と第２の基材２２とが接合された状態を
示している。
【００６７】上記のように第１の基材２１と第２の基材
２２とが接合された状態で、第２の基材２２に形成され
ている突起パターン２４は、第１の基材２１に形成され
ているリードパターン２３の所定突起形成位置の上部に
重ね合わされるよう構成されている。
【００６８】図１３は、リードパターン２３と突起パタ
ーン２４とが重なり合った部位を拡大して示す平面図で
あり、また図１４はリードパターン２３と突起パターン
２４とが重なり合った部位を拡大して示す側面図であ
る。各図から明らかなように、板厚寸法Ｗ／２のリード
パターン２３と、同じく板厚寸法Ｗ／２の突起パターン
２４とが十字状に重なり合うことにより、突起９の形成
位置においては全体の板厚寸法がＷとなり、従って突起
９の所定突出高さとなる（図１４参照）。
【００６９】上記のように第１の基材２１と第２の基材
２２との接合処理が終了すると、続いて不要部分、具体
的には突起パターン２４のリードパターン２３と交差し
た部分を除く部位をプレス加工等により除去することに
より、図１５に示すように突起９が一体的に形成された
リード３を有するリードフレーム２０が形成される。
【００７０】上記のように、本実施例により製造された
リードフレーム２０も第１実施例で製造されたリードフ
レーム１１と同様に、リード３はインナーリード部３
ａ，アウターリード部３ｂ及び突起９が一体的に形成さ
れた構成となる。また、図１０に示すリードパターン２
３の形成時においては、第１の基材２１の板厚はＷ／２
とされているため、先に説明した板厚とリードピッチの
関係から明らかなように、狭ピッチのリードパターン２
３を形成することができる。
【００７１】一方、突起９の形成位置に注目すると、突
起９の形成位置は第２の基材２２に形成される突起パタ
ーン２４の形成位置により決められる。即ち、この突起
パターン２４の形成位置を適宜変更することにより、突
起９の形成位置を任意設定することが可能となる。この
ため、本実施例に係るリード形成方法においても、外部
接続端子となる突起９の形成位置を自由度をもって設定
することができ、よって予め定められている標準外部接
続端子位置に突起９を容易に形成することが可能とな
る。
【００７２】上記のようにリード形成工程を実施するこ
とによりリードフレーム１１，２０（以下の説明では、
リードフレーム１１を用いた場合を例に挙げて説明す
る）が形成されると、続いてリードフレーム１１と半導
体チップ２を接合する接合工程が実施される。以下、図
１６乃至図２０を用いて接合工程について説明する。
【００７３】接合工程においては、先ず図１６に示され
るようにリードフレーム１１のインナーリード部３ａ
（換言すれば、後述する接続工程においてワイヤ８がボ
ンディングされる部位）に金メッキを施すことにより、
ボンディングパッド部２７を形成する。
【００７４】また、図１７に示されるように、半導体チ
ップ２の電極パッド６の形成された面には、この電極パ
ッド６の形成部位のみが露出する構成でポリイミド膜７
が配設される。このポリイミド膜７はガラス転移点が１
００〜３００℃のものが選定されており、図１７に示さ
れる状態では単に半導体チップ２に載置されただけの状
態となっている。従って、ポリイミド膜７が脱落しない
よう、半導体チップ２は電極パッド６の形成面が上部に
位置するよう配置されている。尚、半導体チップ２は樹
脂封止は行われておらずベアチップ状とされている。ま
た、上記のポリイミド膜７は、半導体チップ２を形成す
るウェーハプロセスにおいて半導体チップ２に設ける構
成としてもよい。
【００７５】続いて、上記のようにポリイミド膜７が配
設され半導体チップ２には、図１８に示されるようにリ
ードフレーム１１が載置される。この際、リードフレー
ム１１に形成されているリード３（インナーリード部３
ａ）と、半導体チップ２に形成されている電極パッド６
とが精度よく対向するよう、リードフレーム１１は位置
決めされる。
【００７６】上記のようにリードフレーム１１が半導体
チップ２上の所定位置に載置されると、続いて図１９に
示されるように治具２８が降下し、リードフレーム１１
を半導体チップ２に向け押圧する。また、この治具２８
は加熱装置を具備しており、治具２８で発生する熱はリ
ードフレーム１１を介してポリイミド膜７に印加され
る。
【００７７】上記ポリイミド膜７は、半導体チップ２と
リードフレーム１１とを電気的に絶縁する絶縁部材とし
て従来より一般的に用いられているものであるが、本発
明者はこのポリイミド膜７を所定の環境条件下に置くこ
とにより接着剤として機能することを発見した。具体的
には、ポリイミド膜７としてガラス転移点が１００〜３
００℃のものを使用し、かつこのポリイミド膜７をガラ
ス転移点＋１００〜２００℃に加熱すると共に、１〜１
０ｋｇｆ／ｃｍ2 の押圧力を印加することにより、ポリ
イミド膜７は接着剤として機能するようになる。
【００７８】よって、本実施例では上記の点に注目し、
半導体チップ２とリードフレーム１１との接合時に、治
具２８に設けられているヒータによりポリイミド膜７を
ガラス転移点＋１００〜２００℃に加熱すると共に、治
具２８の加工によりポリイミド膜に１〜１０ｋｇｆ／ｃ
ｍ2 の押圧力を印加する構成としている。これにより、
ポリイミド膜７は接着剤として機能するようになり、半
導体チップ２とリードフレーム１１とをポリイミド膜７
を用いて接着することが可能となる。
【００７９】上記構成とすることにより、従来では必要
とされたポリイミド膜を半導体チップ２及びリードフレ
ーム１１と接着するための接着剤は不要となり、製品コ
ストの低減及び半導体装置１の組み立て工数の低減を図
ることができる。図２０は、半導体チップ２とリードフ
レーム１１とがポリイミド膜７により接合された状態を
示している。
【００８０】尚、半導体チップ２とリードフレーム１１
との接合は、ポリイミド膜７を用いて接合する方法に限
定されるものではなく、従来のようにポリイミド膜の両
面に接着剤を塗布しておき、この接着剤によりポリイミ
ド膜を介在させた状態で半導体チップ２とリードフレー
ム１１とを接合する方法を用いてもよい。この構成で
は、ポリイミド膜に対する温度制御及び押圧力制御が不
要となり、接合工程を簡単に実施することができる。
【００８１】上記のように接合工程を実施することによ
り、半導体チップ２とリードフレーム１１とが接合され
ると、続いてリードフレーム１１に形成されているリー
ド３と半導体チップ２に形成されている電極パッド６と
をワイヤ８で電気的に接続する接続工程が実施される。
【００８２】図２１は、キャピラリ２９を用いてワイヤ
（例えば金ワイヤ）８をリード３に形成されたボンディ
ングパッド部２７（図１６参照）と電極パッド６との間
に配設する処理を示している。周知のように、半導体装
置１の電気的特性を向上させる面からはワイヤ８の長さ
は短い方がよく、また半導体装置１の小型化薄型化のた
めにはワイヤ８は低ループであることが望ましい。
【００８３】このため、ワイヤ８を配設するのに低ルー
プボンディング法を採用することが望ましい。低ループ
ボンディング法も種々の方法が提案されているが、例え
ば先ず半導体チップ２に形成されている電極パッド６に
ワイヤ８をボンディングし、続いて垂直上方にキャピラ
リ２９を移動させた後に水平方向に移動させてリード３
にボンディングする、いわゆる逆打ち法を用いる構成と
してもよい。
【００８４】上記のように、リード３と電極パッド６と
を電気的に接続するのにワイヤボンディング法を用いる
ことにより、容易かつ高速度に接続処理を行うことがで
きる。また、リード３と電極パッド６との間におけるワ
イヤ８の引き回しも比較的自由度を持って行うことがで
きる。尚、図２２は、接続工程を実施することによりリ
ード３と電極パッド６との間にワイヤ８が配設された状
態を示している。
【００８５】上記のように接続工程を実施することによ
り、電極パッド６とリード３とがワイヤ８により電気的
に接続されると、続いて半導体チップ２の所定部分に封
止樹脂４を配設する封止樹脂配設工程が実施される。以
下、図２３乃至図２５を用いて封止樹脂配設工程につい
て説明する。
【００８６】図２３は、上記の各工程を実施することに
よりリードフレーム１１，ワイヤ８等が配設された半導
体チップ２を金型３０に装着した状態を示している。金
型３０は上型３１と下型３２とにより構成されており、
リードフレーム１１が上型３１と下型３２との間にクラ
ンプされることにより、半導体チップ２は金型３０内に
装着される。
【００８７】上型３１は、半導体チップ２が装着された
状態で突起９及びリードフレーム１１のクレドール３３
と当接する構成とされている。突起９の高さとクレドー
ル３３の高さは等しいため、よって上型３１の形状は平
板形状とされている。また、下型３２は装着された半導
体チップ２の側部に空間部を有したキャビティ形状を有
しており、また半導体チップ２の図における底面はキャ
ビティ３３の底面と当接する構成とされている。
【００８８】このように、封止樹脂配設工程で用いる上
型３１は平板形状であり、また下型３２に形成れさるキ
ャビティ３３も簡単な形状であるため、金型３０を製造
するのに要する金型コストは安価となり、よって半導体
装置１の製品コストの低減に寄与することができる。
【００８９】図２４は金型３０に封止樹脂４（梨地で示
す）を充填した状態を示している。金型３０に封止樹脂
４を充填することにより、半導体チップ２の下型３１と
当接した上面（図２３乃至図２５では下部に位置する）
を除く外周面は封止樹脂４により封止される。また、半
導体チップ２の底面に配設されているリード３及びワイ
ヤ８も封止樹脂４により封止された状態となる。また、
突起９も上型３１と当接している端部を除き封止樹脂４
により封止された構成となる。
【００９０】図２５は、封止樹脂４が充填処理された半
導体チップ２を金型３０から離型した状態を示してい
る。同図に示されるように、半導体チップ２の上面２ａ
は封止樹脂４より露出しており、よってこの上面２ａよ
り半導体チップ２で発生する熱を効率よく放熱させるこ
とができる。また、突起９の端部９ａも封止樹脂４から
外部に露出しており、従ってこの端部９ａを外部接続端
子として用いることができる。
【００９１】図２５に示される状態において、図中一点
鎖線で示す箇所でリードフレーム１１を切断することに
より半導体装置を構成しても、図１に示す半導体装置１
と同様の効果を実現することができる。しかるに、図２
５に示す状態では、外部接続端子として機能する突起９
の端部９ａが封止樹脂４の表面と略面一となっているた
め、実装基板１０に対する実装性が不良である。このた
め、本実施例においては、封止樹脂配設工程が終了した
後、端部９ａにバン部５を形成するバンプ形成工程を実
施している。以下、バンプ形成工程を図２６乃至図３０
を用いて説明する。
【００９２】バンプ形成工程においては、先ず図２６に
示すように、封止樹脂４が配設された半導体チップ２の
全面に対してホーニング処理を行い、残留する樹脂屑等
を除去すると共に、突起９の端部９ａを確実に外部に露
出させる。ホーニング処理が終了すると、続いて図２７
に示すように、封止樹脂４が配設された半導体チップ２
を半田槽３４に浸漬し、突起９の端部９ａに半田を用い
て外装メッキを行う（半田膜を参照符号３５で示す）。
この外装メッキに用いる半田としては、例えばＰｂ：Ｓ
ｎ＝１：９の組成比を有する半田の適用が考えられる。
図２８は、上記の外装メッキにより突起９の端部９ａに
半田膜３５が形成された状態を示している。
【００９３】上記のように外装メッキ処理が終了する
と、続いて半田膜３５が形成された突起９の端部９ａに
バンプ５が形成される。このバンプ５の形成方法として
は種々の方法を採用することができ、例えば効率よくか
つ容易にバンプ５を形成しうる転写バンプ方法を用いて
形成してもよい。図２９は、バンプ５が突起９の端部９
ａに形成された状態を示している。
【００９４】上記のようにバンプ５が突起９の端部９ａ
に形成されると、続いて図２９に一点鎖線で示す位置で
リードフレーム１１の切断処理が行われ、これにより、
図３０に示される半導体装置１が形成される。尚、この
リードフレーム１１の切断処理に先立ち、切断処理を容
易にするためにリードフレーム１１の切断箇所にハーフ
エッチング処理を行ってもよい。
【００９５】上記のように製造された半導体装置１に対
しては、続いて適正に作動するかどうかを試験する試験
工程が実施される。図３１及び図３３は、夫々異なる半
導体装置１の試験方法を示している。図３１に示される
試験方法では、バンプ５を装着しうる構成とされたソケ
ット３６を用い、このソケット３６に半導体装置１を装
着することによりバーイン等の試験を行うものである。
【００９６】また、図３２に示される試験方法は、プロ
ーブ３７を用いて半導体装置１の試験を行う方法であ
る。半導体装置１は、封止樹脂４の側部位置にリード３
の端部が封止樹脂４から露出した構成とされている。本
試験方法では、これを利用して封止樹脂４から露出した
リード３にプローブ３７を接触させて試験を行う構成と
されている。よって、本試験方法を採用することによ
り、半導体装置１を実装基板１０に実装した後において
も試験を行うことが可能となる。
【００９７】図３３は、半導体装置１を実装基板１０に
実装する実装工程を示している。半導体装置１を実装基
板１０に実装する方法としては、周知の種々の方法を採
用すすることが可能である。例えば、赤外線リフロー方
法を用い、半導体装置１に設けられているバンプ５を実
装基板１０に形成されている電極部３８にペースト等を
用いて仮止めし、その上で赤外線リフロー炉においてバ
ンプ５を溶融させることによりバンプ５と電極部３８と
を接合する方法を用いてもよい。
【００９８】続いて、上記した半導体装置の製造方法の
変形例について以下説明する。図３４乃至図３７は、夫
々突起９の変形例を示している。図３４（Ａ），（Ｂ）
に示される突起９Ａは、その形状を円柱状とした構成で
ある。また、図３７（Ｃ）に示される突起９Ｂは、その
形状を角柱状とした構成である。このように、突起９，
９Ａ，９Ｂの平面形状は種々選定できるものであり、バ
ンプ５の接合性及び実装基板１０に形成されている電極
部３８の形状等に応じて任意に形状を選定することが可
能である。具体的には、例えばエッチング法により突起
９，９Ａ，９Ｂを形成する場合には、図６に示す突起形
成位置１４に配設するマスク１３の形状を適宜選定する
ことにより突起９，９Ａ，９Ｂの平面形状を容易に所望
する形状とすることができる。
【００９９】また、図３５（Ａ）に示される突起９Ｃの
ように上面に湾曲状凹部を形成した構成としてもよく、
図３５（Ｂ）に示される突起９Ｄのように上面中央部に
突起を形成した構成としてもよく、逆に図３５（Ｃ）に
示される突起９Ｅのように上面中央部に矩形状の凹部を
形成してもよい。上記のように構成された突起９Ｃ〜９
Ｅによれば、突起表面における面積を大きくすることが
できバンプ５との接合性の向上を図ることができる。
尚、上記の突起９Ｃ〜９Ｅは、リード３の所定突起形成
位置に、導電性接着剤等を用いて固定された構成とされ
ている。
【０１００】また図３５（Ｄ）に示すのは、リード３を
プレス加工等により直接塑性変形させることにより突起
９Ｆを形成したものである。このようにプレス加工等の
塑性加工を用いて突起９Ｆを形成することにより、極め
て容易に突起９Ｆを形成することができる。しかるに、
この形成方法では、突起９Ｆの高さは塑性加工限界値を
上限とし、それ以上の高さに設定することはできないと
いう問題点も有する。
【０１０１】また、図３６に示すのは、突起９Ｇを形成
するのにワイヤボンディング技術を用い、スタッドバン
プを所定の突起経緯位置に形成することにより突起９Ｇ
としたことを特徴とするものである。図３６（Ａ）は突
起９Ｇの形成方法を示しており、また図３６（Ｂ）は突
起９Ｇを拡大して示している。
【０１０２】上記のように、突起９Ｇをワイヤボンディ
ング技術を用いスタッドバンプで形成することにより、
任意の位置に突起９Ｇを形成することが可能となり、外
部接続端子となる突起９Ｇを所定位置に容易に形成する
ことができる。また、突起９Ｇの形成は、半導体装置の
製造工程の内、接続工程においてワイヤ８の配設時に一
括的に形成することが可能となり、製造工程の簡略化を
図ることができる。
【０１０３】また、突起９Ｇの高さはスタッドバンプを
複数個積み重ねて配設することにより任意に設定するこ
とができる。図３７（Ａ）に示される突起９Ｈは、スタ
ッドバンプを３個積み重ねることにより図３６（Ｂ）に
示される１個のスタッドバンプにより突起９Ｇを形成し
た構成に比べて高さを高くしたものである。
【０１０４】また突起の高さを高くする他の方法として
は、図３７（Ｂ）に示されるように予めリード３にブロ
ック状の導電性部材４１を導電性接着剤等により固定し
ておき、この導電性部材４１の上部に図３７（Ｃ）に示
されるようにスタッドバンプ４２を形成し、積層された
導電性部材４１とスタッドバンプ４２とが協働して突起
９Ｉを形成する構成としてもよい。この構成の場合、突
起９Ｉの高さは導電性部材４１の高さにより決められる
こととなるが、ブロック状の導電性部材４１は種々の大
きさのものが提供されており、よって突起９Ｉの高さを
任意に設定することができる。
【０１０５】図３８は、接合工程の変形例を示してい
る。上記した実施例では、図１６乃至図２０に示したよ
うに半導体チップ２とリードフレーム１１とを所定条件
下で接着剤として機能するポリイミド膜７を用いて接合
した構成を示したが、このポリイミド膜７に代えてテー
プ状接着剤４５を用いて半導体チップ２とリードフレー
ム１１とを接合する構成としてもよい。
【０１０６】また、テープ状接着剤４５の配設位置は、
半導体チップ２の上面だけではなく、図３８に示される
ようリードフレーム１１の下面にも設けてもよく、また
リードフレーム１１の下面のみに設けた構成としてもよ
い。更に、テープ状接着剤４５の配設範囲は、電極パッ
ド６の形成位置を除く図中矢印Ｘで示す範囲であれば、
自由に設定することができる。尚、テープ状接着剤４５
は、半導体チップ２とリードフレーム１１とを電気的に
絶縁する必要があるため、絶縁性接着剤である必要があ
る。
【０１０７】図３９乃至図４２は、接続工程の変形例を
示している。上記した実施例では、図２１及び図２２に
示されるように電極パッド６とリード３とを接続するの
にワイヤ８を用いた構成を示したが、図３９乃至図４２
に示す変形例では電極パッド６とリード３とを直接接続
するダイレクトリードボンディング（ＤＬＢ）方法を用
いたことを特徴としている。
【０１０８】図３９及び図４０に示す例では、リード３
を例えば超音波振動子に接続された接合治具４６を用い
て直接的に電極パッド６に接合する構成とされている。
しかるに、この構成では超音波振動する接合治具４６に
より、電極パッド６にダメージが発生するおそれがあ
る。
【０１０９】そこで図４１及び図４２に示す例では、予
め電極パッド６にスタッドバンプ４７を配設しておき、
このスタッドバンプ４７にリード３を当接させた上で加
熱治具４８を用いてスタッドバンプ４７を加熱溶融し電
極パッド６とリード３を接続する構成とされている。こ
の接続方法によれば、電極パッド６が損傷するおそれは
なく、接続工程の信頼性を向上させることができる。
【０１１０】また、図３９乃至図４２に示した接続工程
によれば、ワイヤ８を用いて電極パッド６とリード３を
接続する構成に比べて電気抵抗を低減できるため、半導
体装置１の電気特性を向上させることができ、高速の半
導体チップ２に対応することができる。
【０１１１】図４３乃至図４４は、封止樹脂配設工程の
変形例を示している。上記した実施例では、図２３及び
図２４に示されるように金型３０を構成する下型３２の
キャビティ底面は半導体チップ２の上面２ａと直接当接
し、この上面２ａには放熱特性を向上させる面から封止
樹脂４が配設されない構成とされていた。
【０１１２】しかるに、半導体装置１が使用される環境
が厳しい（例えば、多湿環境）時には放熱性よりも耐湿
性等をより必要とする場合が生じ、このような場合には
封止樹脂４により半導体チップ２を完全に封止する必要
がある。図４３及び図４４に示す金型５０は、半導体チ
ップ２を封止樹脂４で完全に封止する構成とされてい
る。
【０１１３】具体的には、下型５１に形成されているキ
ャビティ５２が、図４３に示されるように半導体チップ
２の外周面から離間しており、よって図４４に示される
ように封止樹脂４を金型に充填した状態で半導体チップ
２は完全に封止樹脂４に封止された構成となる。このよ
うに、半導体チップ２に対する封止樹脂４の配設位置
は、金型３０，５０に形成されるキャビティ３３，５２
の形状を適宜変更することにより任意に設定することが
できる。
【０１１４】また、上型３１にリード３に形成された突
起９を装着する凹部を形成しておくことにより、図４５
に示されるような突起９が封止樹脂４から大きく突出し
た構成の半導体装置６０を形成することも可能である。
図４５に示す半導体装置６０は、突起９が封止樹脂４か
ら大きく突出しているため実装基板１０に対する実装性
は良好であり、よって前記した実施例に係る半導体装置
１のようにバンプ５を設ける必要はなく、半導体装置６
０の製造工程の簡単化を図ることができる。
【０１１５】
【発明の効果】上述の如く本発明によれば、下記の種々
の効果を実現することができる。請求項１及び請求項２
記載の発明によれば、半導体チップは封止樹脂により封
止されるため、耐熱性，機械的強度及び耐湿性を向上さ
せることができる。また、電極パッドとリードとの間で
配線を引き回すことができるため、リードのレイアウト
を電極パッドのレイアウトに拘わらず設定することが可
能となり、実装基板とのマッチング性を向上させること
ができる。また、封止樹脂は引き回された配線を確実に
保護するためこれによっても信頼性を向上させることが
でき、また外部接続端子は封止樹脂から露出しているた
め実装基板との電気的接続を確実に行うことができる。
【０１１６】また、請求項３記載の発明によれば、通常
半導体チップとリードとの絶縁材として配設されるポリ
イミド膜を接着剤として用いてるため、半導体チップと
リードの絶縁と接合を一括的に行うことができ、よって
絶縁材と接着剤とを別個に配設する構成に比べて構造の
簡単化及び製造の容易化を図ることができる。
【０１１７】また、請求項４記載の発明によれば、突起
をリードと一体的に形成したことにより、突起とリード
を別個の材料により構成する場合に比べて構造の簡単化
を図ることができる。また、請求項５記載の発明によれ
ば、配線としてワイヤを用いたことにより、前記した電
極パッドとリードとの間における配線の引き回しを容易
に行うことができる。
【０１１８】また、請求項６記載の発明によれば、突起
にバンプを形成したことにより、突起を直接実装基板に
実装する構成に比べて、半導体装置の実装基板への接続
を容易に行うことができる。また、請求項７記載の発明
によれば、接合工程においてポリイミド膜を所定温度か
つ所定押圧力下に置くことにより接着剤化させ、これに
よりポリイミド膜でリードと半導体チップとを接合する
構成としているため、リードと半導体チップとの絶縁と
接合を一括的に行うことができる。
【０１１９】また、接続工程では半導体チップに形成さ
れている電極パッドと前記リードとを配線を引き回し接
続するため、この引き回しを適宜設定することにより、
電極パッドのレイアウトに対してリードのレイアウトを
変更することが可能となる。また、半導体装置はリード
形成工程，接合工程，接続工程及び封止樹脂配設工程の
４工程のみで製造される。このように少ない工程で半導
体装置が製造されるため、生産効率を向上させることが
できる。
【０１２０】また、請求項８記載の発明によれば、ポリ
イミド膜に印加する温度等を所定範囲内に制御すること
なく接合処理を行うことができるため、接合処理を容易
に行うことができる。また、請求項８記載の発明によれ
ば、接続工程で、電極パッドとリードとをダイレクトリ
ードボンディング法を用いて電気的に接続するため、簡
単かつ確実に電極パッドとリードとの接続処理を行うこ
とができる。
【０１２１】また、請求項１０及び請求項１１記載の発
明によれば、アウターリード部のリードピッチに対して
インナーリード部のリードピッチが小さく設定されてい
るため、インナーリード部が電気的に接続される半導体
チップの電極パッドの配設ピッチが小さくてもこれに対
応させることができ、かつ実装基板と電気的に接続され
るアウターリード部のリードピッチは大きいため、実装
基板への実装性を向上させることができる。また、突起
がアウターリード部に形成されることにより、この突起
を外部接続端子して用いることができ、これによっても
実装性を向上させることができる。
【０１２２】また、請求項１２及び請求項１３記載の発
明によれば、突起が一体的に形成された狭ピッチのリー
ドを容易に形成することができる。また、請求項１４記
載の発明によれば、リードパターンを形成するリードパ
ターン形成工程と、突起を形成する突起形成工程とを別
個に行うことにより、基材の厚さを突起の高さに拘わら
ず選定することができ、よって薄い基材を用いることに
よりリードパターンの狭ピッチ化を図ることができる。
また、突起形成工程においては、任意の高さを有する突
起を形成することが可能となり、設計の自由度を向上さ
せることができる。
【０１２３】更に、請求項１５乃至１７記載の発明によ
れば、突起形成工程において突起の形成を容易に行うこ
とができる。
【図面の簡単な説明】
【図１】本発明の一実施例である半導体装置を示す断面
図である。
【図２】本発明の一実施例である半導体装置を示す底面
図である。
【図３】本発明の一実施例である半導体装置の変形例を
示す底面図である。
【図４】本発明の一実施例である半導体装置の変形例を
示す底面図である。
【図５】本発明に係るリードフレームの製造方法の第１
実施例を説明するための図であり、基材を示す図であ
る。
【図６】本発明に係るリードフレームの製造方法の第１
実施例を説明するための図であり、所定位置にマスクを
配設した状態を示す図である。
【図７】本発明に係るリードフレームの製造方法の第１
実施例を説明するための図であり、第１のエッチング工
程が終了した状態を示す図である。
【図８】本発明に係るリードフレームの製造方法の第１
実施例を説明するための図であり、所定位置にマスクを
配設した状態を示す図である。
【図９】本発明に係るリードフレームの製造方法の第１
実施例を説明するための図であり、完成したリードフレ
ームを示す図である。
【図１０】本発明に係るリードフレームの製造方法の第
２実施例を説明するための図であり、第１の基材を示す
図である。
【図１１】本発明に係るリードフレームの製造方法の第
２実施例を説明するための図であり、第２の基材を示す
図である。
【図１２】本発明に係るリードフレームの製造方法の第
２実施例を説明するための図であり、第１の基材と第２
の基材を接合した状態を示す図である。
【図１３】リードパターンと突起パターンとが重なり合
った部位を拡大して示す平面図である。
【図１４】リードパターンと突起パターンとが重なり合
った部位を拡大して示す側面図である。
【図１５】本発明に係るリードフレームの製造方法の第
２実施例を説明するための図であり、完成したリードフ
レームを示す図である。
【図１６】本発明に係る半導体装置の製造工程の接合工
程を説明するための図であり、ボンディングパッド部の
形成を説明するための図である。
【図１７】本発明に係る半導体装置の製造工程の接合工
程を説明するための図であり、半導体チップにポリイミ
ド膜を配設する処理を説明するための図である。
【図１８】本発明に係る半導体装置の製造工程の接合工
程を説明するための図であり、半導体チップにリードフ
レームを配設する処理を説明するための図である。
【図１９】本発明に係る半導体装置の製造工程の接合工
程を説明するための図であり、ポリイミド膜を接着剤と
して機能させて半導体チップとリードフレームとを接合
する処理を説明するための図である。
【図２０】本発明に係る半導体装置の製造工程の接合工
程を説明するための図であり、半導体チップとリードフ
レームとがポリイミド膜を介在させて接合された状態を
示す図である。
【図２１】本発明に係る半導体装置の製造工程の接続工
程を説明するための図であり、キャピラリを用いてワイ
ヤの配線処理を行っている状態を示す図である。
【図２２】本発明に係る半導体装置の製造工程の接続工
程を説明するための図であり、電極パッドとリードとの
間にワイヤが配設された状態を示す図である。
【図２３】本発明に係る半導体装置の製造工程の封止樹
脂配設工程を説明するための図であり、半導体チップが
金型に装着された状態を説明するための図である。
【図２４】本発明に係る半導体装置の製造工程の封止樹
脂配設工程を説明するための図であり、金型に封止樹脂
が充填された状態を説明するための図である。
【図２５】本発明に係る半導体装置の製造工程の封止樹
脂配設工程を説明するための図であり、樹脂封止された
半導体チップが金型から離型された状態を説明するため
の図である。
【図２６】本発明に係る半導体装置の製造工程のバンプ
形成工程を説明するための図であり、ホーニング処理を
実施している状態を示す図である。
【図２７】本発明に係る半導体装置の製造工程のバンプ
形成工程を説明するための図であり、外装メッキ処理を
実施している状態を示す図である。
【図２８】本発明に係る半導体装置の製造工程のバンプ
形成工程を説明するための図であり、外装メッキ処理が
終了した状態を示す図である。
【図２９】本発明に係る半導体装置の製造工程のバンプ
形成工程を説明するための図であり、バンプを形成した
状態を示す図である。
【図３０】本発明に係る半導体装置の製造工程のバンプ
形成工程を説明するための図であり、完成した半導体装
置を示す図である。
【図３１】本発明に係る半導体装置の試験工程を説明す
るための図であり、ソケットを用いて試験を行う方法を
示す図である。
【図３２】本発明に係る半導体装置の試験工程を説明す
るための図であり、プローブを用いて試験を行う方法を
示す図である。
【図３３】半導体装置を実装基板に実装する実装工程を
説明するための図である。
【図３４】突起の平面形状を異ならせた変形性を示す図
である。
【図３５】突起の断面形状を異ならせた変形性を示す図
である。
【図３６】スタッドバンプにより突起を形成する構成を
説明するための図である。
【図３７】スタッドバンプにより突起を形成する構成の
変形例を示す図である。
【図３８】接合工程の変形例を説明するための図であ
る。
【図３９】接続構成の変形例を示す図であり、電極パッ
ドに直接リードを接続する方法を説明するための図であ
る。
【図４０】接続構成の変形例を示す図であり、電極パッ
ドに直接リードが接続された状態を示す図である。
【図４１】接続構成の変形例を示す図であり、電極パッ
ドにリードをスタッドバンプを介して接続する方法を説
明するための図である。
【図４２】接続構成の変形例を示す図であり、電極パッ
ドにリードをスタッドバンプを介して接続した状態を示
す図である。
【図４３】封止樹脂配設工程の変形例を説明するための
図であり、金型に半導体チップが装着された状態を示す
図である。
【図４４】封止樹脂配設工程の変形例を説明するための
図であり、金型に封止樹脂が充填された状態を示す図で
ある。
【図４５】突起が封止樹脂より大きく突出した構成の半
導体装置を示す図である。
【符号の説明】
１，６０ 半導体装置 ２ 半導体チップ ３ リード ３ａ インナーリード部 ３ｂ アウターリード部 ４ 封止樹脂 ５ バンプ ６ 電極パッド ８ ワイヤ ９，９Ａ〜９Ｉ 突起 １０ 実装基板 １１，２０ リードフレーム １２ 基材 １３，１７ マスク ２１ 第１の基材 ２２ 第２の基材 ２３ リードパターン ２４ 突起パターン ２８ 治具 ２９ キャピラリ ３０，５０ 金型 ３１ 上型 ３２，５１ 下型 ３３，５２ キャビティ ３４ 半田槽 ３５ 半田膜 ４１ 導電性部材 ４２，４７ スタッドバンプ ４５ テープ状接着剤 ４６ 接合治具 ４８ 加熱治具
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宇野 正 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 藤沢 哲也 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 脇 政樹 鹿児島県薩摩郡入来町副田5950番地 株式 会社九州富士通エレクトロニクス内

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 第１のピッチにて形成された電極パッド
    が形成された半導体チップと、 前記電極パッドと配線を介して電気的に接続されるリー
    ドと、 前記半導体チップを封止する封止樹脂とを具備する半導
    体装置において、 前記リードに外部接続端子となる突起を、上記第１のピ
    ッチと異なる第２のピッチで形成すると共に、 前記封止樹脂が前記電極パッドと前記リードとの間に引
    き回された配線を封止し、かつ前記突起を露出させるよ
    う配設されることを特徴とする半導体装置。
  2. 【請求項２】 第１のピッチにて形成された電極パッド
    が形成された半導体チップと、 前記電極パッドと配線を介して電気的に接続されるリー
    ドと、 前記半導体チップを封止する封止樹脂とを具備する半導
    体装置において、 前記リードに外部接続端子となる突起を上記第１のピッ
    チと異なる第２のピッチで形成すると共に、 前記半導体チップに形成された前記電極パッドの配設面
    を基準とし、前記配設面における前記封止樹脂の厚さ
    が、前記配設面から前記突起までの高さ寸法以下で、か
    つ前記配設面から前記配線までの高さ寸法以上となるよ
    う構成したことを特徴とする半導体装置。
  3. 【請求項３】 請求項１または２記載の半導体装置にお
    いて、 前記半導体チップと前記リードとをポリイミド膜を接着
    剤として接合したことを特徴とする半導体装置。
  4. 【請求項４】 請求項１乃至３のいずれかに記載の半導
    体装置において、 前記突起を前記リードと一体的に形成したことを特徴と
    する半導体装置。
  5. 【請求項５】 請求項１乃至４のいずれかに記載の半導
    体装置において、 前記配線としてワイヤを用いたことを特徴とする半導体
    装置。
  6. 【請求項６】 請求項１乃至５のいずれかに記載の半導
    体装置において、 前記突起にバンプを形成したことを特徴とする半導体装
    置。
  7. 【請求項７】 外部接続端子となる部位に突起が形成さ
    れてなるリードを形成するリード形成工程と、 前記リード或いは半導体チップの少なくとも一方にポリ
    イミド膜を配設し、前記ポリイミド膜を介在させて前記
    リードと前記半導体チップを所定押圧力で押圧しかつ所
    定温度に加熱することにより、前記ポリイミド膜を接着
    剤として前記リードと前記半導体チップとを接合する接
    合工程と、 前記半導体チップに形成されている電極パッドと前記リ
    ードとを配線を引き回し接続することにより、前記電極
    パッドと前記リードとを電気的に接続する接続工程と、 前記配線及び前記半導体チップの所定範囲或いは全部を
    封止すると共に、前記突起の少なくとも端面を露出する
    よう封止樹脂を配設する封止樹脂配設工程とを具備する
    ことを特徴とする半導体装置の製造方法。
  8. 【請求項８】 請求項７記載の半導体装置の製造方法に
    おいて、 前記接合工程でポリイミド膜により前記リードと前記半
    導体チップを接着する際、前記ポリイミド膜として両面
    に熱可塑性を有する接着剤を配設したものを用いたこと
    を特徴とする半導体装置の製造方法。
  9. 【請求項９】 請求項７または８記載の半導体装置の製
    造方法において、 前記接続工程で、前記電極パッドと前記リードとをダイ
    レクトリードボンディング法により電気的に接続したこ
    とを特徴とする半導体装置の製造方法。
  10. 【請求項１０】 インナーリード部とアウターリード部
    とを有した複数のリードが形成されたリードフレームに
    おいて、 前記アウターリード部のリードピッチに対して前記イン
    ナーリード部のリードピッチを小さく設定すると共に、 前記アウターリード部に一体的に突起を形成したことを
    特徴とするリードフレーム。
  11. 【請求項１１】 請求項１０記載のリードフレームにお
    いて、 前記アウターリード部のリードピッチ（Ｐout ) と前記
    突起の形成位置における前記リードの厚さ（Ｗ）とが略
    等しく（Ｐout ≒Ｗ）、かつ前記インナーリード部のリ
    ードピッチ（Ｐin）が前記アウターリード部のリードピ
    ッチ（Ｐout ）の略半分のピッチ（Ｐin＝Ｐout ／２)
    であることを特徴とするリードフレーム。
  12. 【請求項１２】 請求項１０または１１記載のリードフ
    レームの製造方法において、 基材に前記突起の形成位置にマスクを配設した上で、前
    記基材に対してハーフエッチングを行う第１のエッチン
    グ工程と、 前記第１のエッチング工程の終了後、前記リード形成位
    置にマスクを配設した上で、前記基材に対してエッチン
    グを行いリードを形成する第２のエッチング工程とを具
    備することを特徴とするリードフレームの製造方法。
  13. 【請求項１３】 請求項１０または１１記載のリードフ
    レームの製造方法において、 重ね合わせることにより前記突起の所定高さ寸法となる
    よう板厚が選定された第１の基材と第２の基材を用意
    し、 前記第１の基材に、平面視した際に前記リードの形状と
    なるようリードパターンを形成するリードパターン形成
    工程と、 前記第２の基材に、少なくとも前記突起の形成位置に位
    置するよう突起パターンを形成する突起パターン形成工
    程と、 前記リードパターンが形成された前記第１の基材と、前
    記突起パターンが形成された前記第２の基材を重ね合わ
    せ、前記突起の形成位置において前記リードパターンと
    前記突起パターンが積層されるよう前記第１の基材と前
    記第２の基材とを接合する接合工程と、 前記第１の基材及び第２の基材の不要部分を除去する除
    去工程とを具備することを特徴とするリードフレームの
    製造方法。
  14. 【請求項１４】 請求項１０または１１記載のリードフ
    レームの製造方法において、 基材に、平面視した際に前記リードの形状となるようリ
    ードパターンを形成するリードパターン形成工程と、 前記リードパターン形成工程後、形成されたリードパタ
    ーンの所定位置に前記突起を形成する突起形成工程とを
    具備することを特徴とするリードフレームの製造方法。
  15. 【請求項１５】 請求項１４記載のリードフレームの製
    造方法において、 前記突起形成工程は、前記リードパターンの所定位置に
    バンプを単数或いは複数積み重ねることにより前記突起
    を形成したことを特徴とするリードフレームの製造方
    法。
  16. 【請求項１６】 請求項１４記載のリードフレームの製
    造方法において、 前記突起形成工程は、前記リードパターンの所定位置に
    導電性部材を配設することにより前記突起を形成したこ
    とを特徴とするリードフレームの製造方法。
  17. 【請求項１７】 請求項１４記載のリードフレームの製
    造方法において、 前記突起形成工程は、前記リードパターンの所定位置を
    塑性加工することにより前記突起を形成したことを特徴
    とするリードフレームの製造方法。
JP7110380A 1995-05-09 1995-05-09 半導体装置及びその製造方法及びリードフレームの製造方法 Withdrawn JPH08306853A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP7110380A JPH08306853A (ja) 1995-05-09 1995-05-09 半導体装置及びその製造方法及びリードフレームの製造方法
TW084113122A TW349266B (en) 1995-05-09 1995-12-07 Semiconductor device, method of manufacturing the semiconductor device, and method of manufacturing lead frame
KR1019950053487A KR100219791B1 (ko) 1995-05-09 1995-12-21 반도체장치와 반도체장치의 제조방법 및 리드프레임의제조방법
US08/935,892 US6060768A (en) 1995-05-09 1997-09-23 Semiconductor device, method of manufacturing the semiconductor device, and method of manufacturing lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7110380A JPH08306853A (ja) 1995-05-09 1995-05-09 半導体装置及びその製造方法及びリードフレームの製造方法

Publications (1)

Publication Number Publication Date
JPH08306853A true JPH08306853A (ja) 1996-11-22

Family

ID=14534346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7110380A Withdrawn JPH08306853A (ja) 1995-05-09 1995-05-09 半導体装置及びその製造方法及びリードフレームの製造方法

Country Status (4)

Country Link
US (1) US6060768A (ja)
JP (1) JPH08306853A (ja)
KR (1) KR100219791B1 (ja)
TW (1) TW349266B (ja)

Cited By (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154551A (ja) * 1997-08-04 1999-02-26 Matsushita Electron Corp 樹脂封止型半導体装置およびその製造方法
US5989982A (en) * 1997-10-08 1999-11-23 Oki Electric Industry Co., Ltd. Semiconductor device and method of manufacturing the same
KR100258607B1 (ko) * 1997-05-01 2000-06-15 김규현 리드 온 칩 타입의 칩 스케일 반도체 패키지 구조 및 제조방법
KR100258603B1 (ko) * 1997-05-13 2000-06-15 마이클 디. 오브라이언 리드프레임을 이용한 에어리어 어레이 범프드 반도체패키지의 입출력 단자용 랜드형성 방법 및 그 구조를 포함하는 반도체 패 키지
JP2000183229A (ja) * 1998-12-16 2000-06-30 Hyundai Electronics Ind Co Ltd チップスケ―ルパッケ―ジ
US6084292A (en) * 1997-08-19 2000-07-04 Mitsubishi Denki Kabushiki Kaisha Lead frame and semiconductor device using the lead frame
US6143981A (en) * 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6274927B1 (en) 1999-06-03 2001-08-14 Amkor Technology, Inc. Plastic package for an optical integrated circuit device and method of making
US6281568B1 (en) 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
WO2001069678A1 (en) * 2000-03-13 2001-09-20 Dai Nippon Printing Co., Ltd. Resin-sealed semiconductor device, circuit member used for the device, and method of manufacturing the circuit member
KR20010097511A (ko) * 2000-04-24 2001-11-08 이중구 이층형 칩 스케일 반도체 팩키지 및, 그것의 제조 방법
US6320251B1 (en) 2000-01-18 2001-11-20 Amkor Technology, Inc. Stackable package for an integrated circuit
JP2001326295A (ja) * 2000-05-15 2001-11-22 Rohm Co Ltd 半導体装置および半導体装置製造用フレーム
US6331738B1 (en) 1998-12-08 2001-12-18 Nec Corporation Semiconductor device having a BGA structure
US6404046B1 (en) 2000-02-03 2002-06-11 Amkor Technology, Inc. Module of stacked integrated circuit packages including an interposer
US6448633B1 (en) 1998-11-20 2002-09-10 Amkor Technology, Inc. Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant
US6469369B1 (en) 1999-06-30 2002-10-22 Amkor Technology, Inc. Leadframe having a mold inflow groove and method for making
US6476478B1 (en) 1999-11-12 2002-11-05 Amkor Technology, Inc. Cavity semiconductor package with exposed leads and die pad
US6475827B1 (en) * 1999-10-15 2002-11-05 Amkor Technology, Inc. Method for making a semiconductor package having improved defect testing and increased production yield
EP1263042A1 (fr) * 2001-05-31 2002-12-04 STMicroelectronics S.A. Boítier semi-conducteur à grille évidée et grille évidée
US6501161B1 (en) 1999-10-15 2002-12-31 Amkor Technology, Inc. Semiconductor package having increased solder joint strength
US6518659B1 (en) 2000-05-08 2003-02-11 Amkor Technology, Inc. Stackable package having a cavity and a lid for an electronic device
US6525406B1 (en) 1999-10-15 2003-02-25 Amkor Technology, Inc. Semiconductor device having increased moisture path and increased solder joint strength
US6531769B2 (en) 1998-11-20 2003-03-11 Oki Electric Industry Co., Ltd. Semiconductor integrated circuit package, semiconductor apparatus provided with a plurality of semiconductor integrated circuit packages, method of inspecting semiconductor integrated circuit package and method of fabricating semiconductor integrated circuit
US6555899B1 (en) 1999-10-15 2003-04-29 Amkor Technology, Inc. Semiconductor package leadframe assembly and method of manufacture
US6586677B2 (en) 1999-08-25 2003-07-01 Amkor Technology, Inc. Plastic integrated circuit device package having exposed lead surface
US6605866B1 (en) 1999-12-16 2003-08-12 Amkor Technology, Inc. Stackable semiconductor package and method for manufacturing same
US6605865B2 (en) 2001-03-19 2003-08-12 Amkor Technology, Inc. Semiconductor package with optimized leadframe bonding strength
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US6611047B2 (en) 2001-10-12 2003-08-26 Amkor Technology, Inc. Semiconductor package with singulation crease
US6616436B1 (en) 1999-10-15 2003-09-09 Amkor Technology, Inc. Apparatus for manufacturing semiconductor packages
US6627977B1 (en) 2002-05-09 2003-09-30 Amkor Technology, Inc. Semiconductor package including isolated ring structure
US6627976B1 (en) 1999-10-15 2003-09-30 Amkor Technology, Inc. Leadframe for semiconductor package and mold for molding the same
US6646339B1 (en) 1999-10-15 2003-11-11 Amkor Technology, Inc. Thin and heat radiant semiconductor package and method for manufacturing
US6667544B1 (en) 2000-06-30 2003-12-23 Amkor Technology, Inc. Stackable package having clips for fastening package and tool for opening clips
US6677662B1 (en) 1999-10-15 2004-01-13 Amkor Technology, Inc. Clamp and heat block assembly for wire bonding a semiconductor package assembly
US6677663B1 (en) 1999-12-30 2004-01-13 Amkor Technology, Inc. End grid array semiconductor package
US6686651B1 (en) 2001-11-27 2004-02-03 Amkor Technology, Inc. Multi-layer leadframe structure
KR100379083B1 (ko) * 1996-11-28 2004-02-05 앰코 테크놀로지 코리아 주식회사 리드온칩에어리어어레이범프드반도체패키지
US6696747B1 (en) 1999-10-15 2004-02-24 Amkor Technology, Inc. Semiconductor package having reduced thickness
US6700187B2 (en) 2001-03-27 2004-03-02 Amkor Technology, Inc. Semiconductor package and method for manufacturing the same
US6713322B2 (en) 2001-03-27 2004-03-30 Amkor Technology, Inc. Lead frame for semiconductor package
US6730544B1 (en) 1999-12-20 2004-05-04 Amkor Technology, Inc. Stackable semiconductor package and method for manufacturing same
US6753597B1 (en) 1999-12-16 2004-06-22 Amkor Technology, Inc. Encapsulated semiconductor package including chip paddle and leads
US6756658B1 (en) 2001-04-06 2004-06-29 Amkor Technology, Inc. Making two lead surface mounting high power microleadframe semiconductor packages
KR100440788B1 (ko) * 1999-12-20 2004-07-19 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이것의 제조방법
KR100440789B1 (ko) * 1999-12-30 2004-07-19 앰코 테크놀로지 코리아 주식회사 반도체 패키지와 이것의 제조방법
US6798046B1 (en) 2002-01-22 2004-09-28 Amkor Technology, Inc. Semiconductor package including ring structure connected to leads with vertically downset inner ends
US6803645B2 (en) 2000-12-29 2004-10-12 Amkor Technology, Inc. Semiconductor package including flip chip
JP2004319824A (ja) * 2003-04-17 2004-11-11 Dainippon Printing Co Ltd 樹脂封止型半導体装置とその製造方法
US6831354B2 (en) 2001-08-10 2004-12-14 Oki Electric Industry Co, Ltd. Semiconductor package and method of fabricating same
US6833609B1 (en) 1999-11-05 2004-12-21 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US6841414B1 (en) 2002-06-19 2005-01-11 Amkor Technology, Inc. Saw and etch singulation method for a chip package
US6847103B1 (en) 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
US6847099B1 (en) 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
US6853059B1 (en) 1999-10-15 2005-02-08 Amkor Technology, Inc. Semiconductor package having improved adhesiveness and ground bonding
US6858919B2 (en) 2000-03-25 2005-02-22 Amkor Technology, Inc. Semiconductor package
US6867071B1 (en) 2002-07-12 2005-03-15 Amkor Technology, Inc. Leadframe including corner leads and semiconductor package using same
US6885086B1 (en) 2002-03-05 2005-04-26 Amkor Technology, Inc. Reduced copper lead frame for saw-singulated chip package
US6927478B2 (en) 2001-01-15 2005-08-09 Amkor Technology, Inc. Reduced size semiconductor package with stacked dies
KR100526667B1 (ko) * 1997-10-27 2005-12-21 오끼 덴끼 고오교 가부시끼가이샤 수지밀봉형반도체장치및그제조방법
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US7102216B1 (en) 2001-08-17 2006-09-05 Amkor Technology, Inc. Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making
US7102208B1 (en) 1999-10-15 2006-09-05 Amkor Technology, Inc. Leadframe and semiconductor package with improved solder joint strength
US7192807B1 (en) 2002-11-08 2007-03-20 Amkor Technology, Inc. Wafer level package and fabrication method
US7361533B1 (en) 2002-11-08 2008-04-22 Amkor Technology, Inc. Stacked embedded leadframe
US7563647B2 (en) * 2005-07-29 2009-07-21 Stats Chippac Ltd. Integrated circuit package system with interconnect support
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
JP2009283948A (ja) * 2000-03-13 2009-12-03 Dainippon Printing Co Ltd 回路部材および回路部材の製造方法
JP2010080971A (ja) * 2009-11-25 2010-04-08 Dainippon Printing Co Ltd 樹脂封止型半導体装置とその製造方法
US20110133322A1 (en) * 2007-04-20 2011-06-09 Chipmos Technologies Inc. Leadframe for leadless package, structure and manufacturing method using the same
JP2012146963A (ja) * 2010-12-20 2012-08-02 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法及び半導体パッケージ
JP2012212871A (ja) * 2011-03-23 2012-11-01 Toshiba Corp 半導体発光装置およびその製造方法
JP2014027303A (ja) * 2009-12-29 2014-02-06 Intel Corp リセス埋込ダイを備えるコアレスパッケージ
US8866278B1 (en) 2011-10-10 2014-10-21 Amkor Technology, Inc. Semiconductor device with increased I/O configuration
US8900995B1 (en) 2010-10-05 2014-12-02 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US8981572B1 (en) 2011-11-29 2015-03-17 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9082833B1 (en) 2011-01-06 2015-07-14 Amkor Technology, Inc. Through via recessed reveal structure and method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9159672B1 (en) 2010-08-02 2015-10-13 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US9324614B1 (en) 2010-04-06 2016-04-26 Amkor Technology, Inc. Through via nub reveal method and structure
US9631481B1 (en) 2011-01-27 2017-04-25 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands and method
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
JP2019095317A (ja) * 2017-11-24 2019-06-20 セイコーエプソン株式会社 センサーユニット、センサーユニットの製造方法、慣性計測装置、電子機器、および移動体
US10811341B2 (en) 2009-01-05 2020-10-20 Amkor Technology Singapore Holding Pte Ltd. Semiconductor device with through-mold via
WO2025027906A1 (ja) * 2023-07-31 2025-02-06 株式会社東芝 半導体装置、回路基板、および回路基板の製造方法

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6821821B2 (en) * 1996-04-18 2004-11-23 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
KR19990000382A (ko) * 1997-06-05 1999-01-15 윤종용 리드프레임과 이를 이용한 칩스케일패키지 및 그 제조방법
JPH1174413A (ja) * 1997-07-01 1999-03-16 Sony Corp リードフレームとリードフレームの製造方法と半導体装置と半導体装置の組立方法と電子機器
KR100300666B1 (ko) * 1997-08-04 2001-10-27 기타지마 요시토시 수지밀봉형반도체장치와거기에사용되는회로부재및회로부재의제조방법
JP3553791B2 (ja) * 1998-04-03 2004-08-11 株式会社ルネサステクノロジ 接続装置およびその製造方法、検査装置並びに半導体素子の製造方法
US7112474B1 (en) 1998-06-24 2006-09-26 Amkor Technology, Inc. Method of making an integrated circuit package
US7332375B1 (en) 1998-06-24 2008-02-19 Amkor Technology, Inc. Method of making an integrated circuit package
US6893900B1 (en) 1998-06-24 2005-05-17 Amkor Technology, Inc. Method of making an integrated circuit package
US7030474B1 (en) 1998-06-24 2006-04-18 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7005326B1 (en) 1998-06-24 2006-02-28 Amkor Technology, Inc. Method of making an integrated circuit package
US7071541B1 (en) 1998-06-24 2006-07-04 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
JP3169919B2 (ja) * 1998-12-21 2001-05-28 九州日本電気株式会社 ボールグリッドアレイ型半導体装置及びその製造方法
JP3339838B2 (ja) * 1999-06-07 2002-10-28 ローム株式会社 半導体装置およびその製造方法
JP3405697B2 (ja) * 1999-09-20 2003-05-12 ローム株式会社 半導体チップ
US6639308B1 (en) 1999-12-16 2003-10-28 Amkor Technology, Inc. Near chip size semiconductor package
US6464986B1 (en) * 2000-04-14 2002-10-15 Allegan Sales, Inc. Method for treating pain by peripheral administration of a neurotoxin
KR100608608B1 (ko) * 2000-06-23 2006-08-09 삼성전자주식회사 혼합형 본딩패드 구조를 갖는 반도체 칩 패키지 및 그제조방법
JP2002040095A (ja) * 2000-07-26 2002-02-06 Nec Corp 半導体装置及びその実装方法
US6762502B1 (en) * 2000-08-31 2004-07-13 Micron Technology, Inc. Semiconductor device packages including a plurality of layers substantially encapsulating leads thereof
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
US6967395B1 (en) 2001-03-20 2005-11-22 Amkor Technology, Inc. Mounting for a package containing a chip
US6597059B1 (en) 2001-04-04 2003-07-22 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package
US7064009B1 (en) 2001-04-04 2006-06-20 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US7045883B1 (en) 2001-04-04 2006-05-16 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US6900527B1 (en) 2001-09-19 2005-05-31 Amkor Technology, Inc. Lead-frame method and assembly for interconnecting circuits within a circuit module
US7485952B1 (en) 2001-09-19 2009-02-03 Amkor Technology, Inc. Drop resistant bumpers for fully molded memory cards
US6630726B1 (en) 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
JP3706573B2 (ja) * 2001-11-22 2005-10-12 株式会社ルネサステクノロジ 半導体パッケージ及び半導体パッケージの製造方法
US7262074B2 (en) * 2002-07-08 2007-08-28 Micron Technology, Inc. Methods of fabricating underfilled, encapsulated semiconductor die assemblies
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US6919620B1 (en) 2002-09-17 2005-07-19 Amkor Technology, Inc. Compact flash memory card with clamshell leadframe
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US7190062B1 (en) 2004-06-15 2007-03-13 Amkor Technology, Inc. Embedded leadframe semiconductor package
JP3625815B2 (ja) * 2002-11-12 2005-03-02 沖電気工業株式会社 半導体装置とその製造方法
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
JP3952963B2 (ja) * 2003-02-21 2007-08-01 ヤマハ株式会社 半導体装置及びその製造方法
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6927483B1 (en) 2003-03-07 2005-08-09 Amkor Technology, Inc. Semiconductor package exhibiting efficient lead placement
US7001799B1 (en) 2003-03-13 2006-02-21 Amkor Technology, Inc. Method of making a leadframe for semiconductor devices
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US6921860B2 (en) 2003-03-18 2005-07-26 Micron Technology, Inc. Microelectronic component assemblies having exposed contacts
US6879034B1 (en) 2003-05-01 2005-04-12 Amkor Technology, Inc. Semiconductor package including low temperature co-fired ceramic substrate
US7095103B1 (en) 2003-05-01 2006-08-22 Amkor Technology, Inc. Leadframe based memory card
US7008825B1 (en) 2003-05-27 2006-03-07 Amkor Technology, Inc. Leadframe strip having enhanced testability
US6897550B1 (en) 2003-06-11 2005-05-24 Amkor Technology, Inc. Fully-molded leadframe stand-off feature
US8304864B2 (en) * 2003-06-25 2012-11-06 Unisem (Mauritius) Holdings Limited Lead frame routed chip pads for semiconductor packages
US7245007B1 (en) 2003-09-18 2007-07-17 Amkor Technology, Inc. Exposed lead interposer leadframe package
US6921967B2 (en) 2003-09-24 2005-07-26 Amkor Technology, Inc. Reinforced die pad support structure
US7009282B2 (en) * 2003-09-26 2006-03-07 Agere Systems Inc. Packaged integrated circuit providing trace access to high-speed leads
US7138707B1 (en) 2003-10-21 2006-11-21 Amkor Technology, Inc. Semiconductor package including leads and conductive posts for providing increased functionality
US7144517B1 (en) 2003-11-07 2006-12-05 Amkor Technology, Inc. Manufacturing method for leadframe and for semiconductor package using the leadframe
US7211879B1 (en) 2003-11-12 2007-05-01 Amkor Technology, Inc. Semiconductor package with chamfered corners and method of manufacturing the same
US7057268B1 (en) 2004-01-27 2006-06-06 Amkor Technology, Inc. Cavity case with clip/plug for use on multi-media card
US7091594B1 (en) 2004-01-28 2006-08-15 Amkor Technology, Inc. Leadframe type semiconductor package having reduced inductance and its manufacturing method
TWM253056U (en) * 2004-02-13 2004-12-11 Optimum Care Int Tech Inc Compact chip packaging structure
JP2005347356A (ja) 2004-05-31 2005-12-15 Sanyo Electric Co Ltd 回路装置の製造方法
US7202554B1 (en) 2004-08-19 2007-04-10 Amkor Technology, Inc. Semiconductor package and its manufacturing method
EP1628338A1 (en) * 2004-08-19 2006-02-22 Optimum Care International Tech. Inc. The manufacturing method of a modularized leadframe
US7161232B1 (en) * 2004-09-14 2007-01-09 National Semiconductor Corporation Apparatus and method for miniature semiconductor packages
US11842972B2 (en) 2004-09-28 2023-12-12 Rohm Co., Ltd. Semiconductor device with a semiconductor chip connected in a flip chip manner
JP2006100385A (ja) 2004-09-28 2006-04-13 Rohm Co Ltd 半導体装置
US20070132111A1 (en) * 2004-10-07 2007-06-14 Optimum Care International Tech. Inc. Fine-sized chip package structure
US7217991B1 (en) 2004-10-22 2007-05-15 Amkor Technology, Inc. Fan-in leadframe semiconductor package
KR100639702B1 (ko) * 2004-11-26 2006-10-30 삼성전자주식회사 패키지된 반도체 다이 및 그 제조방법
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8501539B2 (en) * 2009-11-12 2013-08-06 Freescale Semiconductor, Inc. Semiconductor device package
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8841758B2 (en) 2012-06-29 2014-09-23 Freescale Semiconductor, Inc. Semiconductor device package and method of manufacture
US11742265B2 (en) * 2019-10-22 2023-08-29 Texas Instruments Incorporated Exposed heat-generating devices

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0760838B2 (ja) * 1990-11-13 1995-06-28 株式会社東芝 半導体装置
US5157480A (en) * 1991-02-06 1992-10-20 Motorola, Inc. Semiconductor device having dual electrical contact sites
US5172214A (en) * 1991-02-06 1992-12-15 Motorola, Inc. Leadless semiconductor device and method for making the same
JP2509027B2 (ja) * 1991-10-16 1996-06-19 三菱電機株式会社 半導体装置
JPH05144992A (ja) * 1991-11-18 1993-06-11 Mitsubishi Electric Corp 半導体装置およびその製造方法ならびにその製造に使用されるリードフレームおよびその製造方法
KR930014916A (ko) * 1991-12-24 1993-07-23 김광호 반도체 패키지
KR100276781B1 (ko) * 1992-02-03 2001-01-15 비센트 비. 인그라시아 리드-온-칩 반도체장치 및 그 제조방법
US5319242A (en) * 1992-03-18 1994-06-07 Motorola, Inc. Semiconductor package having an exposed die surface
US5457340A (en) * 1992-12-07 1995-10-10 Integrated Device Technology, Inc. Leadframe with power and ground planes
JPH06232305A (ja) * 1993-02-05 1994-08-19 Toshiba Corp リ−ドフレ−ムの製造方法
US5302849A (en) * 1993-03-01 1994-04-12 Motorola, Inc. Plastic and grid array semiconductor device and method for making the same
KR970010678B1 (ko) * 1994-03-30 1997-06-30 엘지반도체 주식회사 리드 프레임 및 이를 이용한 반도체 패키지
US5508556A (en) * 1994-09-02 1996-04-16 Motorola, Inc. Leaded semiconductor device having accessible power supply pad terminals
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package

Cited By (127)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379083B1 (ko) * 1996-11-28 2004-02-05 앰코 테크놀로지 코리아 주식회사 리드온칩에어리어어레이범프드반도체패키지
KR100258607B1 (ko) * 1997-05-01 2000-06-15 김규현 리드 온 칩 타입의 칩 스케일 반도체 패키지 구조 및 제조방법
KR100258603B1 (ko) * 1997-05-13 2000-06-15 마이클 디. 오브라이언 리드프레임을 이용한 에어리어 어레이 범프드 반도체패키지의 입출력 단자용 랜드형성 방법 및 그 구조를 포함하는 반도체 패 키지
JPH1154551A (ja) * 1997-08-04 1999-02-26 Matsushita Electron Corp 樹脂封止型半導体装置およびその製造方法
US6084292A (en) * 1997-08-19 2000-07-04 Mitsubishi Denki Kabushiki Kaisha Lead frame and semiconductor device using the lead frame
US5989982A (en) * 1997-10-08 1999-11-23 Oki Electric Industry Co., Ltd. Semiconductor device and method of manufacturing the same
KR100526667B1 (ko) * 1997-10-27 2005-12-21 오끼 덴끼 고오교 가부시끼가이샤 수지밀봉형반도체장치및그제조방법
US6684496B2 (en) 1998-06-24 2004-02-03 Amkor Technology, Inc. Method of making an integrated circuit package
US6433277B1 (en) 1998-06-24 2002-08-13 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6143981A (en) * 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6630728B2 (en) * 1998-06-24 2003-10-07 Amkor Technology, Inc. Plastic integrated circuit package and leadframe for making the package
US6281568B1 (en) 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
US6455356B1 (en) 1998-10-21 2002-09-24 Amkor Technology Methods for moding a leadframe in plastic integrated circuit devices
US6521987B1 (en) 1998-10-21 2003-02-18 Amkor Technology, Inc. Plastic integrated circuit device package and method for making the package
US6825062B2 (en) 1998-11-20 2004-11-30 Amkor Technology, Inc. Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant
US6531769B2 (en) 1998-11-20 2003-03-11 Oki Electric Industry Co., Ltd. Semiconductor integrated circuit package, semiconductor apparatus provided with a plurality of semiconductor integrated circuit packages, method of inspecting semiconductor integrated circuit package and method of fabricating semiconductor integrated circuit
US6448633B1 (en) 1998-11-20 2002-09-10 Amkor Technology, Inc. Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant
US6331738B1 (en) 1998-12-08 2001-12-18 Nec Corporation Semiconductor device having a BGA structure
JP2000183229A (ja) * 1998-12-16 2000-06-30 Hyundai Electronics Ind Co Ltd チップスケ―ルパッケ―ジ
US6420204B2 (en) 1999-06-03 2002-07-16 Amkor Technology, Inc. Method of making a plastic package for an optical integrated circuit device
US6274927B1 (en) 1999-06-03 2001-08-14 Amkor Technology, Inc. Plastic package for an optical integrated circuit device and method of making
US6469369B1 (en) 1999-06-30 2002-10-22 Amkor Technology, Inc. Leadframe having a mold inflow groove and method for making
US6586677B2 (en) 1999-08-25 2003-07-01 Amkor Technology, Inc. Plastic integrated circuit device package having exposed lead surface
US6646339B1 (en) 1999-10-15 2003-11-11 Amkor Technology, Inc. Thin and heat radiant semiconductor package and method for manufacturing
US6616436B1 (en) 1999-10-15 2003-09-09 Amkor Technology, Inc. Apparatus for manufacturing semiconductor packages
US6501161B1 (en) 1999-10-15 2002-12-31 Amkor Technology, Inc. Semiconductor package having increased solder joint strength
US6853059B1 (en) 1999-10-15 2005-02-08 Amkor Technology, Inc. Semiconductor package having improved adhesiveness and ground bonding
US6696747B1 (en) 1999-10-15 2004-02-24 Amkor Technology, Inc. Semiconductor package having reduced thickness
US6525406B1 (en) 1999-10-15 2003-02-25 Amkor Technology, Inc. Semiconductor device having increased moisture path and increased solder joint strength
US6475827B1 (en) * 1999-10-15 2002-11-05 Amkor Technology, Inc. Method for making a semiconductor package having improved defect testing and increased production yield
US6555899B1 (en) 1999-10-15 2003-04-29 Amkor Technology, Inc. Semiconductor package leadframe assembly and method of manufacture
US6627976B1 (en) 1999-10-15 2003-09-30 Amkor Technology, Inc. Leadframe for semiconductor package and mold for molding the same
US6677662B1 (en) 1999-10-15 2004-01-13 Amkor Technology, Inc. Clamp and heat block assembly for wire bonding a semiconductor package assembly
US7102208B1 (en) 1999-10-15 2006-09-05 Amkor Technology, Inc. Leadframe and semiconductor package with improved solder joint strength
US6833609B1 (en) 1999-11-05 2004-12-21 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US6847103B1 (en) 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
US6476478B1 (en) 1999-11-12 2002-11-05 Amkor Technology, Inc. Cavity semiconductor package with exposed leads and die pad
US6605866B1 (en) 1999-12-16 2003-08-12 Amkor Technology, Inc. Stackable semiconductor package and method for manufacturing same
US6753597B1 (en) 1999-12-16 2004-06-22 Amkor Technology, Inc. Encapsulated semiconductor package including chip paddle and leads
US6730544B1 (en) 1999-12-20 2004-05-04 Amkor Technology, Inc. Stackable semiconductor package and method for manufacturing same
KR100440788B1 (ko) * 1999-12-20 2004-07-19 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이것의 제조방법
US6677663B1 (en) 1999-12-30 2004-01-13 Amkor Technology, Inc. End grid array semiconductor package
KR100440789B1 (ko) * 1999-12-30 2004-07-19 앰코 테크놀로지 코리아 주식회사 반도체 패키지와 이것의 제조방법
US6320251B1 (en) 2000-01-18 2001-11-20 Amkor Technology, Inc. Stackable package for an integrated circuit
US6404046B1 (en) 2000-02-03 2002-06-11 Amkor Technology, Inc. Module of stacked integrated circuit packages including an interposer
WO2001069678A1 (en) * 2000-03-13 2001-09-20 Dai Nippon Printing Co., Ltd. Resin-sealed semiconductor device, circuit member used for the device, and method of manufacturing the circuit member
US6828688B2 (en) 2000-03-13 2004-12-07 Dai Nippon Printing Co., Ltd. Resin-sealed semiconductor device, circuit member used for the device, and method of manufacturing the circuit member
US7307347B2 (en) 2000-03-13 2007-12-11 Dai Nippon Printing Co., Ltd. Resin-encapsulated package, lead member for the same and method of fabricating the lead member
JP2001332675A (ja) * 2000-03-13 2001-11-30 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材、および回路部材の製造方法
US7045906B2 (en) 2000-03-13 2006-05-16 Dai Nippon Printing Co., Ltd. Resin-encapsulated package, lead member for the same and method of fabricating the lead member
JP2009283948A (ja) * 2000-03-13 2009-12-03 Dainippon Printing Co Ltd 回路部材および回路部材の製造方法
US6858919B2 (en) 2000-03-25 2005-02-22 Amkor Technology, Inc. Semiconductor package
KR20010097511A (ko) * 2000-04-24 2001-11-08 이중구 이층형 칩 스케일 반도체 팩키지 및, 그것의 제조 방법
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US6518659B1 (en) 2000-05-08 2003-02-11 Amkor Technology, Inc. Stackable package having a cavity and a lid for an electronic device
JP2001326295A (ja) * 2000-05-15 2001-11-22 Rohm Co Ltd 半導体装置および半導体装置製造用フレーム
US6667544B1 (en) 2000-06-30 2003-12-23 Amkor Technology, Inc. Stackable package having clips for fastening package and tool for opening clips
US6803645B2 (en) 2000-12-29 2004-10-12 Amkor Technology, Inc. Semiconductor package including flip chip
US6927478B2 (en) 2001-01-15 2005-08-09 Amkor Technology, Inc. Reduced size semiconductor package with stacked dies
US6605865B2 (en) 2001-03-19 2003-08-12 Amkor Technology, Inc. Semiconductor package with optimized leadframe bonding strength
US6713322B2 (en) 2001-03-27 2004-03-30 Amkor Technology, Inc. Lead frame for semiconductor package
US6700187B2 (en) 2001-03-27 2004-03-02 Amkor Technology, Inc. Semiconductor package and method for manufacturing the same
US6756658B1 (en) 2001-04-06 2004-06-29 Amkor Technology, Inc. Making two lead surface mounting high power microleadframe semiconductor packages
US6838752B2 (en) 2001-05-31 2005-01-04 Stmicroelectronics S.A. Semiconductor package with recessed leadframe and a recessed leadframe
FR2825515A1 (fr) * 2001-05-31 2002-12-06 St Microelectronics Sa Boitier semi-conducteur a grille evidee et grille evidee
EP1263042A1 (fr) * 2001-05-31 2002-12-04 STMicroelectronics S.A. Boítier semi-conducteur à grille évidée et grille évidée
US7067357B2 (en) 2001-08-10 2006-06-27 Oki Electric Industry Co., Ltd. Semiconductor package and method of fabricating same
US6831354B2 (en) 2001-08-10 2004-12-14 Oki Electric Industry Co, Ltd. Semiconductor package and method of fabricating same
US7102216B1 (en) 2001-08-17 2006-09-05 Amkor Technology, Inc. Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making
US6611047B2 (en) 2001-10-12 2003-08-26 Amkor Technology, Inc. Semiconductor package with singulation crease
US6686651B1 (en) 2001-11-27 2004-02-03 Amkor Technology, Inc. Multi-layer leadframe structure
US6798046B1 (en) 2002-01-22 2004-09-28 Amkor Technology, Inc. Semiconductor package including ring structure connected to leads with vertically downset inner ends
US6885086B1 (en) 2002-03-05 2005-04-26 Amkor Technology, Inc. Reduced copper lead frame for saw-singulated chip package
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US6627977B1 (en) 2002-05-09 2003-09-30 Amkor Technology, Inc. Semiconductor package including isolated ring structure
US6841414B1 (en) 2002-06-19 2005-01-11 Amkor Technology, Inc. Saw and etch singulation method for a chip package
US6867071B1 (en) 2002-07-12 2005-03-15 Amkor Technology, Inc. Leadframe including corner leads and semiconductor package using same
US7192807B1 (en) 2002-11-08 2007-03-20 Amkor Technology, Inc. Wafer level package and fabrication method
US7247523B1 (en) 2002-11-08 2007-07-24 Amkor Technology, Inc. Two-sided wafer escape package
US10665567B1 (en) 2002-11-08 2020-05-26 Amkor Technology, Inc. Wafer level package and fabrication method
US7361533B1 (en) 2002-11-08 2008-04-22 Amkor Technology, Inc. Stacked embedded leadframe
US7420272B1 (en) 2002-11-08 2008-09-02 Amkor Technology, Inc. Two-sided wafer escape package
US9054117B1 (en) 2002-11-08 2015-06-09 Amkor Technology, Inc. Wafer level package and fabrication method
US9871015B1 (en) 2002-11-08 2018-01-16 Amkor Technology, Inc. Wafer level package and fabrication method
US8952522B1 (en) 2002-11-08 2015-02-10 Amkor Technology, Inc. Wafer level package and fabrication method
US9406645B1 (en) 2002-11-08 2016-08-02 Amkor Technology, Inc. Wafer level package and fabrication method
US8691632B1 (en) 2002-11-08 2014-04-08 Amkor Technology, Inc. Wafer level package and fabrication method
US6847099B1 (en) 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
JP2004319824A (ja) * 2003-04-17 2004-11-11 Dainippon Printing Co Ltd 樹脂封止型半導体装置とその製造方法
US7563647B2 (en) * 2005-07-29 2009-07-21 Stats Chippac Ltd. Integrated circuit package system with interconnect support
US7901996B2 (en) 2005-07-29 2011-03-08 Stats Chippac Ltd. Integrated circuit package system with interconnection support and method of manufacture thereof
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US8106494B2 (en) * 2007-04-20 2012-01-31 Chipmos Technologies Inc. Leadframe for leadless package, structure and manufacturing method using the same
US20110133322A1 (en) * 2007-04-20 2011-06-09 Chipmos Technologies Inc. Leadframe for leadless package, structure and manufacturing method using the same
US10811341B2 (en) 2009-01-05 2020-10-20 Amkor Technology Singapore Holding Pte Ltd. Semiconductor device with through-mold via
JP2010080971A (ja) * 2009-11-25 2010-04-08 Dainippon Printing Co Ltd 樹脂封止型半導体装置とその製造方法
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US10546833B2 (en) 2009-12-07 2020-01-28 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
JP2014027303A (ja) * 2009-12-29 2014-02-06 Intel Corp リセス埋込ダイを備えるコアレスパッケージ
US10541232B2 (en) 2009-12-29 2020-01-21 Intel Corporation Recessed and embedded die coreless package
US10163863B2 (en) 2009-12-29 2018-12-25 Intel Corporation Recessed and embedded die coreless package
US9553075B2 (en) 2009-12-29 2017-01-24 Intel Corporation Recessed and embedded die coreless package
US9324614B1 (en) 2010-04-06 2016-04-26 Amkor Technology, Inc. Through via nub reveal method and structure
US9159672B1 (en) 2010-08-02 2015-10-13 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8900995B1 (en) 2010-10-05 2014-12-02 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
JP2012146963A (ja) * 2010-12-20 2012-08-02 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法及び半導体パッケージ
US9082833B1 (en) 2011-01-06 2015-07-14 Amkor Technology, Inc. Through via recessed reveal structure and method
US9631481B1 (en) 2011-01-27 2017-04-25 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands and method
US9978695B1 (en) 2011-01-27 2018-05-22 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands and method
JP2012212871A (ja) * 2011-03-23 2012-11-01 Toshiba Corp 半導体発光装置およびその製造方法
US8614455B2 (en) 2011-03-23 2013-12-24 Kabushiki Kaisha Toshiba Semiconductor light emitting device
US8866278B1 (en) 2011-10-10 2014-10-21 Amkor Technology, Inc. Semiconductor device with increased I/O configuration
US10410967B1 (en) 2011-11-29 2019-09-10 Amkor Technology, Inc. Electronic device comprising a conductive pad on a protruding-through electrode
US11043458B2 (en) 2011-11-29 2021-06-22 Amkor Technology Singapore Holding Pte. Ltd. Method of manufacturing an electronic device comprising a conductive pad on a protruding-through electrode
US9431323B1 (en) 2011-11-29 2016-08-30 Amkor Technology, Inc. Conductive pad on protruding through electrode
US9947623B1 (en) 2011-11-29 2018-04-17 Amkor Technology, Inc. Semiconductor device comprising a conductive pad on a protruding-through electrode
US8981572B1 (en) 2011-11-29 2015-03-17 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US10090228B1 (en) 2012-03-06 2018-10-02 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US10014240B1 (en) 2012-03-29 2018-07-03 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
JP2019095317A (ja) * 2017-11-24 2019-06-20 セイコーエプソン株式会社 センサーユニット、センサーユニットの製造方法、慣性計測装置、電子機器、および移動体
US11262374B2 (en) 2017-11-24 2022-03-01 Seiko Epson Corporation Sensor unit, method of manufacturing sensor unit, inertial measurement device, electronic apparatus, and vehicle
WO2025027906A1 (ja) * 2023-07-31 2025-02-06 株式会社東芝 半導体装置、回路基板、および回路基板の製造方法

Also Published As

Publication number Publication date
KR100219791B1 (ko) 1999-09-01
TW349266B (en) 1999-01-01
KR960043137A (ko) 1996-12-23
US6060768A (en) 2000-05-09

Similar Documents

Publication Publication Date Title
JPH08306853A (ja) 半導体装置及びその製造方法及びリードフレームの製造方法
US6878570B2 (en) Thin stacked package and manufacturing method thereof
US6515357B2 (en) Semiconductor package and semiconductor package fabrication method
US6258632B1 (en) Molded packaging for semiconductor device and method of manufacturing the same
KR0167800B1 (ko) 반도체 장치와 그 제조방법
US7405104B2 (en) Lead frame and method of producing the same, and resin-encapsulated semiconductor device and method of producing the same
JP2609382B2 (ja) 半導体装置
US7247933B2 (en) Thin multiple semiconductor die package
JPH09252065A (ja) 半導体装置及びその製造方法及び基板フレーム
JPH0455341B2 (ja)
JPH05299530A (ja) 樹脂封止半導体装置及びその製造方法
US20020039807A1 (en) Manufacturing method of a semiconductor device
JPH10335368A (ja) ワイヤボンディング構造及び半導体装置
JPH10335366A (ja) 半導体装置
JP2000243875A (ja) 半導体装置
JP2000058742A (ja) 半導体装置とその製造方法
TWI283048B (en) New package system for discrete devices
JPH11186449A (ja) 半導体装置およびその製造方法
EP4579742A1 (en) Lidded electronic package containing a battery
JP2503029B2 (ja) 薄型構造の半導体装置の製造方法
JP2000012621A (ja) 半導体装置およびその製造方法
JPH11260950A (ja) 半導体装置及びその製造方法
JP2003273311A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2681145B2 (ja) 樹脂封止半導体装置
JPH08181165A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020806