JPH08306867A

JPH08306867A - 半導体集積回路

Info

Publication number: JPH08306867A
Application number: JP11345895A
Authority: JP
Inventors: Satoshi Sugano; 智菅野
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1995-05-11
Filing date: 1995-05-11
Publication date: 1996-11-22

Abstract

(57)【要約】【目的】大規模かつ高密度な半導体集積回路におい
て、配線を介して信号伝送が行われる際の遅延および信
号波形の鈍りを低く抑え、かつ、クロストークを効果的
に防止する。【構成】半導体基板上の信号配線２２の左右両側およ
び下方にダミー配線２２Ｌ，２２Ｒおよび２１を形成
し、これらのダミー配線に対して信号配線２２への信号
と同相の信号を入力するようにした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体集積回路に係
り、特に信号遅延、クロストーク等を効果的に低減し得
る構造を有する半導体集積回路に関する。

【０００２】

【従来の技術】近年の半導体製造技術の進歩により、極
めて多くの素子を搭載した大規模な半導体集積回路の製
造が可能になった。しかし、その反面、半導体集積回路
の大規模化により、次のような問題が生じるに至ってい
る。

【０００３】すなわち、大規模な半導体集積回路になる
と、１つの信号を多数の論理素子へ供給するような信号
伝送の形態を採ることが多くなるが、かかる信号伝送の
ための配線はかなり長いものとなってしまう。従って、
このような配線と基板表面等との間には比較的大きな値
の容量が介在することとなり、このため、配線を介して
伝送される信号の波形の鈍り、遅延が大きくなり、これ
らに起因した動作タイミング上の種々の不具合が生じ易
くなるのである。

【０００４】また、配線が高密度に形成されると、配線
間に介在する容量を介した信号の漏れ、すなわち、クロ
ストークが生じ易くなり、このクロストークが回路の誤
動作を招くおそれがある。

【０００５】特にフリップフロップ等の順序回路を駆動
するためのクロック信号に信号波形の鈍り、遅延の増大
等が生じたり、あるいはクロストークにより他の配線か
らの信号が重畳したりすると、回路構成によっては致命
的な誤動作が生じる場合があるため、配線のレイアウト
を検討するにあたっては注意が必要である。

【０００６】このような問題を解決するための配線構造
として、従来、図３に示すものがあった。この図３にお
いて、１１および１２はクロック信号ＣＬＫを増幅して
出力するクロックドライバである。２１は半導体基板表
面の絶縁膜（図示略）の上に形成された最下層の配線
（第１層配線）、２２は第１層配線２１の直上に形成さ
れた第２層配線であり、両者は所定の膜厚の層間絶縁膜
（図示略）を介して対向している。ここで、配線２２
は、信号の伝送を目的とした信号配線であり、一端がク
ロックドライバ１２の出力端に接続され、他端はフリッ
プフロップ等の回路に接続されている。一方、配線２１
は、配線２２の遅延の軽減等を目的としたダミー配線で
あり、一端はクロックドライバ１１の出力端に接続され
ているが、他端は何処にも接続されていない。

【０００７】このような配線構造によれば、信号配線２
２およびダミー配線２１は相互に同相の信号が各々伝播
する。従って、両配線間に容量が介在していても、かか
る容量は充放電がなされないため、信号配線２２を介し
た信号伝送を遅延させる原因とならない。また、信号配
線２２と半導体基板との間にはダミー配線２１が介在し
ているため、信号配線２２と半導体基板との間の容量は
僅かである。従って、この配線構造によれば、第２層配
線２２の実効的な容量値を低く抑えることができ、フリ
ップフロップ等へ供給するクロック信号の波形の鈍り、
遅延時間を低く抑えることができる。

【０００８】また、クロストークの防止に効果的な配線
構造として、図４に示すものがあった。この配線構造
は、第１層配線３１、第２層配線３２および第３層配線
の３層の配線を使用するものである。図４に示す例で
は、最上層の第３層配線３３がクロック信号の伝送のた
めに使用されており、最下層の第１層配線３１はクロッ
ク信号以外の他の信号の伝送のために使用されている。
そして、これらの中間には、接地された第２層配線３２
が介挿されている。

【０００９】この配線構造によれば、接地状態にある第
２層配線３２により、第１層配線３１および第３層配線
３３間の結合容量の形成が阻止されるため、両配線間の
クロストークを防止することができる。

【００１０】

【発明が解決しようとする課題】ところで、上述した従
来の技術のうち図３に示すものは、信号配線２２を介し
た信号伝送の遅延および信号波形の鈍りを減らすことに
は効果的であるが、信号配線２２のすぐ近くを他の信号
伝送用の配線が横切るような場合に両配線間においてク
ロストークが発生し易いという問題があった。また、図
４に示す従来技術は、第３層配線３３と第２層配線３２
との間および第１層配線３１と第２層配線３２との間に
比較的大きな容量が介在することとなるため、クロック
信号および他の信号の伝送に要する遅延時間が長くなっ
てしまうという問題があった。また、この従来技術は、
層の異なった配線間のクロストークの防止には効果的で
あるが、同層の配線間で生じるクロストークを効果的に
防止することができないという問題があった。上記各従
来技術の他、クロック信号を伝送するための信号配線に
ついては、他の信号とは別の専用の配線層を使用すると
いう技術もあるが、かかる技術を採用したとしても、専
用の配線層を使用した複数本の配線間で生じるクロスト
ークを効果的に防止し得ない。また、クロック信号の伝
送のための配線層を形成することは、製造プロセスが複
雑化し、製造コストの増大を招く。

【００１１】この発明は、以上説明した事情に鑑みてな
されたものであり、信号伝送の際の遅延および信号波形
の鈍りを低く抑え、かつ、クロストークを効果的に防止
し得る配線構造を有する半導体集積回路を提供すること
を目的としている。

【００１２】

【課題を解決するための手段】請求項１に係る発明は、
半導体基板上の少なくとも一部の信号配線の両側に該信
号配線を両側から挟むダミー配線を形成し、これらのダ
ミー配線に対して該信号配線への信号と同相の信号を入
力するようにしたことを特徴とする半導体集積回路を要
旨とする。

【００１３】請求項２に係る発明は、前記信号配線の下
層にさらにダミー配線を形成し、このダミー配線に対し
ても該信号配線への信号と同相の信号を入力するように
したことを特徴とする請求項１記載の半導体集積回路を
要旨とする。

【００１４】

【作用】請求項１に係る発明によれば、信号配線とその
両側の各ダミー配線は同相の信号が伝播する。従って、
各ダミー配線と信号配線との間に容量が介在していたと
しても、これらの容量は充放電されることがないため、
信号配線を介した信号伝送を遅延させる機能を果し得な
い。そして、この信号配線の近くを他の信号配線が横切
る場合においても、両信号配線の間にはダミー配線が介
在しているため、両信号配線間のクロストークを防止す
ることができる。

【００１５】請求項２に係る発明によれば、信号配線の
下層にもダミー配線が形成されているため、信号配線に
寄生する容量を減らすことができ、信号配線を介した信
号伝送の遅延、信号波形の鈍りを低く抑えることができ
る。

【００１６】

【実施例】以下、本発明を更に理解しやすくするため、
実施例について説明する。かかる実施例は、本発明の一
態様を示すものであり、この発明を限定するものではな
く、本発明の範囲で任意に変更可能である。

【００１７】図１はこの発明の一実施例による半導体集
積回路の配線構造を示すものである。なお、この図にお
いて、上述した図３と対応する部分には同一の符号を付
し、その説明を省略する。

【００１８】上述した図３の配線構造においては、クロ
ック信号を伝送するための信号配線２２の下層にダミー
配線２１を形成したのみであった。しかし、本実施例に
おいては、配線２２の左右両側に配線２２と同層のダミ
ー配線２２Ｌおよび２２Ｒを形成する。これらのダミー
配線２２Ｌおよび２２Ｒの各一端に対しては、配線２２
へ供給するクロック信号と同層の信号をクロックドライ
バ１１により供給する。ダミー配線２２Ｌおよび２２Ｒ
の各他端は、ダミー配線２１と同様、何処にも接続され
ていない。

【００１９】図２は、図１における信号配線２２、ダミ
ー配線２１、２２Ｌおよび２２Ｒを信号配線２２と直交
する平面によって切断した状態を示す断面図である。ま
た、図１において、４１〜４３はクロック信号ＣＬＫ以
外の信号を伝送する他の信号配線を例示したものであ
る。そして、Ｃ１〜Ｃ３はダミー配線２２Ｌ、２２Ｒお
よび２１と信号配線２２との間に各々介在する容量であ
り、Ｃ４〜Ｃ６は信号配線４１〜４３と信号配線２２と
の間に各々介在する容量である。

【００２０】以上の構成を採った場合、信号配線２２の
周囲にはダミー配線２２Ｌ、２２Ｒおよび２１があるた
め、信号配線２２と他の信号配線４１〜４３との間の結
合容量Ｃ４〜Ｃ５は極めて小さな値となり、クロストー
クの発生が防止される。また、信号配線２２とその周囲
を囲む各ダミー配線２２Ｌ、２２Ｒおよび２１は、各々
同相の信号が伝播する。従って、各ダミー配線と信号配
線２１との間の容量Ｃ１〜Ｃ３は充放電されることがな
いため、信号配線２２を介した信号伝送を遅延させる機
能を果し得ない。従って、信号配線２２を介した信号伝
送の遅延および信号波形を鈍りを低く抑えることができ
る。

【００２１】なお、上記実施例では信号配線２２の下層
にもダミー配線２１を形成したが、信号配線２２の下層
に配線層がなく、かつ、信号配線２２の配線層と半導体
基板とが十分に離間している場合はダミー配線２１は不
要である。また、上記実施例は、フリップフロップ等へ
クロック信号を伝送するための信号配線に本発明を適用
した例を説明したが、本発明を適用する配線はこれに限
定されるものではなく、例えば雑音に対する耐性の要求
されるアナログ回路の信号配線、メモリの書込制御線等
に適用してもよい。また、本発明は、特定の一部の信号
配線のみならず、半導体基板上のすべての信号配線に適
用するようにしてもよい。

【００２２】

【発明の効果】以上説明したように、本発明による半導
体集積回路によれば、信号伝送の際の遅延および信号波
形の鈍りを低く抑え、かつ、クロストークを効果的に防
止することができるという効果がある。

【図面の簡単な説明】

【図１】この発明の一実施例による半導体集積回路の
配線構造を示す図である。

【図２】同実施例における各配線の断面図である。

【図３】従来の半導体集積回路の配線構造を示す図で
ある。

【図４】従来の半導体集積回路の配線構造を示す図で
ある。

【符号の説明】

２２……信号配線、２１，２２Ｌ，２２Ｒ……ダミー配
線。

Claims

【特許請求の範囲】

【請求項１】半導体基板上の少なくとも一部の信号配
線の両側に該信号配線を両側から挟むダミー配線を形成
し、これらのダミー配線に対して該信号配線への信号と
同相の信号を入力するようにしたことを特徴とする半導
体集積回路。
【請求項２】前記信号配線の下層にさらにダミー配線
を形成し、このダミー配線に対しても該信号配線への信
号と同相の信号を入力するようにしたことを特徴とする
請求項１記載の半導体集積回路。