JPH083073Y2 - Ａｍｉ符号発生用ドライバ駆動回路 - Google Patents
Ａｍｉ符号発生用ドライバ駆動回路Info
- Publication number
- JPH083073Y2 JPH083073Y2 JP9557189U JP9557189U JPH083073Y2 JP H083073 Y2 JPH083073 Y2 JP H083073Y2 JP 9557189 U JP9557189 U JP 9557189U JP 9557189 U JP9557189 U JP 9557189U JP H083073 Y2 JPH083073 Y2 JP H083073Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input terminal
- signal
- receiving
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc Digital Transmission (AREA)
Description
【考案の詳細な説明】 ［産業上の利用分野］ 本考案は、２進信号に応答し、該２進信号に対応した
AMI（Alternate Mark Inversion）符号を発生するAMI符
号発生用ドライバの駆動回路に関する。
AMI（Alternate Mark Inversion）符号を発生するAMI符
号発生用ドライバの駆動回路に関する。
［従来の技術］ 一般に、AMI符号発生用ドライバは、AMI符号の正極性
符号を発生する正極性符号発生用ドライバと、AMI符号
の負極性符号を発生する負極性符号発生用ドライバとを
有している。
符号を発生する正極性符号発生用ドライバと、AMI符号
の負極性符号を発生する負極性符号発生用ドライバとを
有している。
［考案が解決しようとする課題］ このようなAMI符号発生用ドライバの駆動回路は、２
進信号を受け、それにに対応したAMI符号を、AMI符号発
生用ドライバに発生させる。このAMI符号発生用ドライ
バ駆動回路として、簡単な回路構成のものが望まれてい
る。
進信号を受け、それにに対応したAMI符号を、AMI符号発
生用ドライバに発生させる。このAMI符号発生用ドライ
バ駆動回路として、簡単な回路構成のものが望まれてい
る。
本考案の課題は、簡単な回路構成のAMI符号発生用ド
ライバ駆動回路を提供することにある。
ライバ駆動回路を提供することにある。
［課題を解決するための手段］ 本考案によれば、 所定のビット長をもち、“0"または“1"のビットが連
続する２進信号を、受けるＪ入力端子と、該２進信号を
受けるＫ入力端子と、Ｑ出力端子と、出力端子とを、
有するＪ−Ｋフリップフロップと、 前記２進信号を受ける第１の入力端子と、前記Ｑ出力
端子に接続された第２の入力端子と、前記２進信号のビ
ット長より短いパルス幅を有し、前記２進信号の各ビッ
トの中央位置にて高レベルを有するクロックパルスを受
ける第３の入力端子とを、有する第１のAND回路と、 前記２進信号を受ける第１の入力端子と、前記出力
端子に接続された第２の入力端子と、前記クロックパル
スを受ける第３の入力端子とを、有する第２のAND回路
とを、含み、 前記第１のAND回路の出力信号が、AMI符号の正極性符
号を発生する正極性符号発生用ドライバの入力信号とし
て用いられ、前記第２のAND回路の出力信号が、前記AMI
符号の負極性符号を発生する負極性符号発生用ドライバ
の入力信号として用いられることを特徴とするAMI符号
発生用ドライバ駆動回路が得られる。
続する２進信号を、受けるＪ入力端子と、該２進信号を
受けるＫ入力端子と、Ｑ出力端子と、出力端子とを、
有するＪ−Ｋフリップフロップと、 前記２進信号を受ける第１の入力端子と、前記Ｑ出力
端子に接続された第２の入力端子と、前記２進信号のビ
ット長より短いパルス幅を有し、前記２進信号の各ビッ
トの中央位置にて高レベルを有するクロックパルスを受
ける第３の入力端子とを、有する第１のAND回路と、 前記２進信号を受ける第１の入力端子と、前記出力
端子に接続された第２の入力端子と、前記クロックパル
スを受ける第３の入力端子とを、有する第２のAND回路
とを、含み、 前記第１のAND回路の出力信号が、AMI符号の正極性符
号を発生する正極性符号発生用ドライバの入力信号とし
て用いられ、前記第２のAND回路の出力信号が、前記AMI
符号の負極性符号を発生する負極性符号発生用ドライバ
の入力信号として用いられることを特徴とするAMI符号
発生用ドライバ駆動回路が得られる。
［実施例］ 次に、本考案の実施例について、図面を参照して説明
する。
する。
第１図を参照すると、本考案の一実施例によるAMI符
号発生用ドライバ駆動回路10は、２進信号DATAを、受け
るＪ入力端子と、該２進信号DATAを受けるＫ入力端子
と、第１のクロックパルスCK1を受けるCK入力端子と、
クリア信号CLKを受けるクリア端子と、Ｑ出力端子と、
出力端子とを、有するＪ−Ｋフリップフロップ（Ｊ−
KFF）11を、有している。
号発生用ドライバ駆動回路10は、２進信号DATAを、受け
るＪ入力端子と、該２進信号DATAを受けるＫ入力端子
と、第１のクロックパルスCK1を受けるCK入力端子と、
クリア信号CLKを受けるクリア端子と、Ｑ出力端子と、
出力端子とを、有するＪ−Ｋフリップフロップ（Ｊ−
KFF）11を、有している。
第２図を参照すると、２進信号DATAは、所定のビット
長Ｌをもち、“0"または“1"のビットが連続するもので
ある。この２進信号DATAは、図示された例では、010101
110010である。
長Ｌをもち、“0"または“1"のビットが連続するもので
ある。この２進信号DATAは、図示された例では、010101
110010である。
第１のクロックパルスCK1は、２進信号DATAのビット
長Ｌより短いパルス幅W1を有し、第１のクロックパルス
CK1のパルス繰り返し周期Tp1は,2進信号DATAのビット長
Ｌに等しい。第１のクロックパルスCK1は、２進信号DAT
Aの各ビットの前縁より僅か時間Ｄだけ遅れた時点で立
ち下がる。
長Ｌより短いパルス幅W1を有し、第１のクロックパルス
CK1のパルス繰り返し周期Tp1は,2進信号DATAのビット長
Ｌに等しい。第１のクロックパルスCK1は、２進信号DAT
Aの各ビットの前縁より僅か時間Ｄだけ遅れた時点で立
ち下がる。
クリア信号CLKは、第２図の最上ラインに示されてお
り、Ｊ−Ｋフリップフロップ11をクリアする。
り、Ｊ−Ｋフリップフロップ11をクリアする。
２進信号DATAの“1"がＪ−Ｋフリップフロップ11に入
力されると、第１のクロックパルスCK1の立ち下がり
で、Ｊ−Ｋフリップフロップ11のＱ出力端子の信号は反
転する。２進信号DATAの“0"がＪ−Ｋフリップフロップ
11に入力された場合は、Ｊ−Ｋフリップフロップ11のＱ
出力端子の信号はホールド状態となる。
力されると、第１のクロックパルスCK1の立ち下がり
で、Ｊ−Ｋフリップフロップ11のＱ出力端子の信号は反
転する。２進信号DATAの“0"がＪ−Ｋフリップフロップ
11に入力された場合は、Ｊ−Ｋフリップフロップ11のＱ
出力端子の信号はホールド状態となる。
Ｊ−Ｋフリップフロップ11のＱ出力端子からは、第２
図にＪ−KFF Qで示された信号が得られる。Ｊ−Ｋフリ
ップフロップ11の出力端子からは、第２図のＪ−KFF
Qで示された信号の反転信号が得られる。
図にＪ−KFF Qで示された信号が得られる。Ｊ−Ｋフリ
ップフロップ11の出力端子からは、第２図のＪ−KFF
Qで示された信号の反転信号が得られる。
第１図に戻って、上記駆動回路10は、さらに、２進信
号DATAを受ける第１の入力端子12−１と、Ｊ−Ｋフリッ
プフロップ11のＱ出力端子に接続された第２の入力端子
12−２と、第２のクロックパルスCK2を受ける第３の入
力端子12−３と、クリア信号CLKを受ける第４の入力端
子12−４とを、有する第１のAND回路13を有している。
号DATAを受ける第１の入力端子12−１と、Ｊ−Ｋフリッ
プフロップ11のＱ出力端子に接続された第２の入力端子
12−２と、第２のクロックパルスCK2を受ける第３の入
力端子12−３と、クリア信号CLKを受ける第４の入力端
子12−４とを、有する第１のAND回路13を有している。
第２図を参照して、第２のクロックパルスCK2は、２
進信号DATAのビット長Ｌより短いパルス幅W2を有し、第
２のクロックパルスCK2のパルス繰り返し周期Tp2は,2進
信号DATAのビット長Ｌ（即ち、第１のクロックパルスCK
1のパルス繰り返し周期Tp1）に等しい。第２のクロック
パルスCK2は、２進信号DATAの各ビットとの中央位置に
て高レベルを有する。
進信号DATAのビット長Ｌより短いパルス幅W2を有し、第
２のクロックパルスCK2のパルス繰り返し周期Tp2は,2進
信号DATAのビット長Ｌ（即ち、第１のクロックパルスCK
1のパルス繰り返し周期Tp1）に等しい。第２のクロック
パルスCK2は、２進信号DATAの各ビットとの中央位置に
て高レベルを有する。
第１のAND回路13の出力信号を、第２図にOPDにて示
す。第１のAND回路13の出力信号OPDの高レベル部分は、
第２のクロックパルスCK2によって決定される。
す。第１のAND回路13の出力信号OPDの高レベル部分は、
第２のクロックパルスCK2によって決定される。
第１図に戻って、上記駆動回路10は、さらに、第２の
AND回路14を有している。第２のAND回路14は、２進信号
DATAを受ける第１の入力端子15−１と、Ｊ−Ｋフリップ
フロップ11の出力端子に接続された第２の入力端子15
−２と、第２のクロックパルスCK2を受ける第３の入力
端子15−３と、クリア信号CLKを受ける第４の入力端子1
5、４とを、有する。
AND回路14を有している。第２のAND回路14は、２進信号
DATAを受ける第１の入力端子15−１と、Ｊ−Ｋフリップ
フロップ11の出力端子に接続された第２の入力端子15
−２と、第２のクロックパルスCK2を受ける第３の入力
端子15−３と、クリア信号CLKを受ける第４の入力端子1
5、４とを、有する。
第２のAND回路14の出力信号を、第２図にONDにて示
す。第２のAND回路14の出力信号ONDの高レベル部分も、
第２のクロックパルスCK2によって決定される。
す。第２のAND回路14の出力信号ONDの高レベル部分も、
第２のクロックパルスCK2によって決定される。
第１図において、第１のAND回路13の出力信号OPDが、
AMI符号の正極性符号を発生する正極性符号発生用ドラ
イバ15の入力信号として用いられ、第２のAND回路16の
出力信号が、AMI符号の負極性符号を発生する負極性符
号用発生ドライバ16の入力信号として用いられる。正極
性符号発生用ドライバ15の出力端子と負極性符号用発生
ドライバ16の出力端子とは、互いに接続されて、AMI符
号発生用ドライバ17の出力端となる。
AMI符号の正極性符号を発生する正極性符号発生用ドラ
イバ15の入力信号として用いられ、第２のAND回路16の
出力信号が、AMI符号の負極性符号を発生する負極性符
号用発生ドライバ16の入力信号として用いられる。正極
性符号発生用ドライバ15の出力端子と負極性符号用発生
ドライバ16の出力端子とは、互いに接続されて、AMI符
号発生用ドライバ17の出力端となる。
Ｊ−Ｋフリップフロップ11の出力信号によって、正極
性符号発生用ドライバ15及び負極性符号用発生ドライバ
16のどちらを駆動するかが、制御される。
性符号発生用ドライバ15及び負極性符号用発生ドライバ
16のどちらを駆動するかが、制御される。
AMI符号発生用ドライバ17の出力端には、第２図の最
下ラインに示されたAMI符号が得られる。
下ラインに示されたAMI符号が得られる。
［考案の効果］ 以上説明したように、本考案では、Ｊ−Ｋフリップフ
ロップのＱ出力端子及び出力端子の互いに反転した信
号によって、正極性符号発生用ドライバ及び負極性符号
用発生ドライバのどちらを駆動するかが、制御されるよ
うにした簡単な回路構成にて、AMI符号発生用ドライバ
駆動回路を得ることができる。
ロップのＱ出力端子及び出力端子の互いに反転した信
号によって、正極性符号発生用ドライバ及び負極性符号
用発生ドライバのどちらを駆動するかが、制御されるよ
うにした簡単な回路構成にて、AMI符号発生用ドライバ
駆動回路を得ることができる。
【図面の簡単な説明】 第１図は本考案の一実施例によるAMI符号発生用ドライ
バ用駆動回路のブロック図、第２図は第１図のAMI符号
発生用ドライバ用駆動回路の動作を説明するための図あ
る。 10はAMI符号発生用ドライバ用駆動回路、11はＪ−Ｋフ
リップフロップ、13は第１のAND回路、14は第２のAND回
路、15は正極性符号発生用ドライバ、16は負極性符号用
発生ドライバ、17はAMI符号発生用ドライバ。
バ用駆動回路のブロック図、第２図は第１図のAMI符号
発生用ドライバ用駆動回路の動作を説明するための図あ
る。 10はAMI符号発生用ドライバ用駆動回路、11はＪ−Ｋフ
リップフロップ、13は第１のAND回路、14は第２のAND回
路、15は正極性符号発生用ドライバ、16は負極性符号用
発生ドライバ、17はAMI符号発生用ドライバ。
Claims (1)
- 【請求項１】所定のビット長をもち、“0"または“1"の
ビットが連続する２進信号を、受けるＪ入力端子と、該
２進信号を受けるＫ入力端子と、Ｑ出力端子と、出力
端子とを、有するＪ−Ｋフリップフロップと、 前記２進信号を受ける第１の入力端子と、前記Ｑ出力端
子に接続された第２の入力端子と、前記２進信号のビッ
ト長より短いパルス幅を有し、前記２進信号の各ビット
の中央位置にて高レベルを有するクロックパルスを受け
る第３の入力端子とを、有する第１のAND回路と、 前記２進信号を受ける第１の入力端子と、前記出力端
子に接続された第２の入力端子と、前記クロックパルス
を受ける第３の入力端子とを、有する第２のAND回路と
を、含み、 前記第１のAND回路の出力信号が、AMI符号の正極性符号
を発生する正極性符号発生用ドライバの入力信号として
用いられ、前記第２のAND回路の出力信号が、前記AMI符
号の負極性符号を発生する負極性符号発生用ドライバの
入力信号として用いられることを特徴とするAMI符号発
生用ドライバ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9557189U JPH083073Y2 (ja) | 1989-08-16 | 1989-08-16 | Ａｍｉ符号発生用ドライバ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9557189U JPH083073Y2 (ja) | 1989-08-16 | 1989-08-16 | Ａｍｉ符号発生用ドライバ駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0336233U JPH0336233U (ja) | 1991-04-09 |
| JPH083073Y2 true JPH083073Y2 (ja) | 1996-01-29 |
Family
ID=31644828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9557189U Expired - Fee Related JPH083073Y2 (ja) | 1989-08-16 | 1989-08-16 | Ａｍｉ符号発生用ドライバ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH083073Y2 (ja) |
-
1989
- 1989-08-16 JP JP9557189U patent/JPH083073Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0336233U (ja) | 1991-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0895356A3 (de) | Signalwechsel-Erkennungsschaltung | |
| JPH083073Y2 (ja) | Ａｍｉ符号発生用ドライバ駆動回路 | |
| US3983321A (en) | Switching circuit utilizing a base storage characteristics of a transistor for use in a facsimile transceiver and the like | |
| JPH05191238A (ja) | Ｐｗｍ回路 | |
| JPH0223411Y2 (ja) | ||
| JPH08223929A (ja) | Ｖｖｖｆ用ｐｗｍ近似値正弦波ロジックシステム | |
| JPH0516741Y2 (ja) | ||
| JPS6390251A (ja) | 交番信号監視回路 | |
| JPH055836Y2 (ja) | ||
| JPS58123387U (ja) | 時計用同期モ−タの駆動回路 | |
| SU1390748A1 (ru) | Способ управлени автономным инвертором с широтно-импульсной модул цией | |
| JPS5834184U (ja) | 表示回路 | |
| JPH0411192Y2 (ja) | ||
| JPS62109522U (ja) | ||
| JPS58129156U (ja) | オシロスコ−プの掃引用トリガパルス発生回路 | |
| JPH0244787U (ja) | ||
| JPH01109815A (ja) | タイミング調整回路 | |
| JPS5658670A (en) | Logical waveform generating circuit | |
| JPS58104029U (ja) | パルス発生回路 | |
| JPS6439114A (en) | Pulse producing circuit | |
| JPH0674093U (ja) | スイッチング素子の駆動回路 | |
| JPS62300U (ja) | ||
| JPS59162622U (ja) | 超音波流量計 | |
| JPH01147544U (ja) | ||
| JPH0262049B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |