JPH0830803B2 - 表示電極基板の製造方法 - Google Patents
表示電極基板の製造方法Info
- Publication number
- JPH0830803B2 JPH0830803B2 JP5135889A JP5135889A JPH0830803B2 JP H0830803 B2 JPH0830803 B2 JP H0830803B2 JP 5135889 A JP5135889 A JP 5135889A JP 5135889 A JP5135889 A JP 5135889A JP H0830803 B2 JPH0830803 B2 JP H0830803B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- line
- color
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、アクティブマトリクス型表示装置に用いら
れる表示電極基板の製造方法に関する。
れる表示電極基板の製造方法に関する。
従来の技術 第12図は、従来のアクティブマトリクス型カラー液晶
表示装置に用いられる表示電極基板の製造工程の途中に
おける表面構造の一例を示す平面図である。第12図にお
いて、ソースバスライン１は信号線となるバスラインで
あり、ゲートバスライン２は走査線となるバスラインで
あって、これらは透明絶縁基板７上において互いに絶縁
層を介して直角に立体交差するように配列して形成され
ている。
表示装置に用いられる表示電極基板の製造工程の途中に
おける表面構造の一例を示す平面図である。第12図にお
いて、ソースバスライン１は信号線となるバスラインで
あり、ゲートバスライン２は走査線となるバスラインで
あって、これらは透明絶縁基板７上において互いに絶縁
層を介して直角に立体交差するように配列して形成され
ている。
薄膜トランジスタ（Thin Film Transistor:以下、TFT
と略称する）３は表示電極基板のスイッチング素子とな
る素子であって、このTFT3と絵素電極４と図示しない補
助容量とが、ソースバスライン１とゲートバスライン２
とで囲まれる各ます目の部分ごとにそれぞれマトリクス
状に配列して形成され、TFT3のソース電極はソースバス
ライン１に、ゲート電極はゲートバスライン２に、ドレ
イン電極は絵素電極４と補助容量の一端にそれぞれ接続
されている。これらソースバスライン１、ゲートバスラ
イン２、TFT3、絵素電極４などの形成部外域には、表示
電極基板の製造工程途中で外部からの静電気による絶縁
破壊などが生じるのを防止するためのショートリング線
５が形成され、ソースバスライン１およびゲートバスラ
イン２のそれぞれがこのショートリング線５に接続され
ている。
と略称する）３は表示電極基板のスイッチング素子とな
る素子であって、このTFT3と絵素電極４と図示しない補
助容量とが、ソースバスライン１とゲートバスライン２
とで囲まれる各ます目の部分ごとにそれぞれマトリクス
状に配列して形成され、TFT3のソース電極はソースバス
ライン１に、ゲート電極はゲートバスライン２に、ドレ
イン電極は絵素電極４と補助容量の一端にそれぞれ接続
されている。これらソースバスライン１、ゲートバスラ
イン２、TFT3、絵素電極４などの形成部外域には、表示
電極基板の製造工程途中で外部からの静電気による絶縁
破壊などが生じるのを防止するためのショートリング線
５が形成され、ソースバスライン１およびゲートバスラ
イン２のそれぞれがこのショートリング線５に接続され
ている。
第13図は、上述した表示電極基板６を用いて組み立て
られたアクティブマトリクス型カラー液晶表示装置の一
部を拡大して示す縦断面図である。
られたアクティブマトリクス型カラー液晶表示装置の一
部を拡大して示す縦断面図である。
第13図において、透明絶縁基板７上にはTFT3のゲート
電極８と補助容量９の電極10とが形成され、その上にゲ
ート絶縁膜11が形成されている。また、ゲート絶縁膜11
上のゲート電極８に対応する部分にはa-si（ｉ）（真性
半導体非晶質シリコン）層12およびa-si（n+）（ｎ形半
導体非品質シリコン）層13が形成され、さらにその上に
ソース電極14およびドレイン電極15が形成され、これに
よってTFT3が構成されている。次いで、一部をドレイン
電極15上に積層して絵素電極４が形成され、その延長部
分4aは絶縁膜11を介して電極10上に積層され、この延長
部分4aによって補助容量９が構成されている。さらに、
その上の全体には保護膜16が形成され、その上面に配向
膜17aが形成されている。
電極８と補助容量９の電極10とが形成され、その上にゲ
ート絶縁膜11が形成されている。また、ゲート絶縁膜11
上のゲート電極８に対応する部分にはa-si（ｉ）（真性
半導体非晶質シリコン）層12およびa-si（n+）（ｎ形半
導体非品質シリコン）層13が形成され、さらにその上に
ソース電極14およびドレイン電極15が形成され、これに
よってTFT3が構成されている。次いで、一部をドレイン
電極15上に積層して絵素電極４が形成され、その延長部
分4aは絶縁膜11を介して電極10上に積層され、この延長
部分4aによって補助容量９が構成されている。さらに、
その上の全体には保護膜16が形成され、その上面に配向
膜17aが形成されている。
このようにして構成された表示電極基板６と対向させ
て対向基板18が配置され、この表示電極基板６と対向基
板18との間に液晶層24が介在させてある。対向基板18に
おいては、透明絶縁基板19の上記表示電極基板６と対向
する表面全面のうち、絵素電極４と対向する部分にカラ
ーフィルタ20が、また他の部分には光遮蔽膜21が形成さ
れ、その上面に対向電極22が形成され、さらにその上に
配向膜17bが形成されている。
て対向基板18が配置され、この表示電極基板６と対向基
板18との間に液晶層24が介在させてある。対向基板18に
おいては、透明絶縁基板19の上記表示電極基板６と対向
する表面全面のうち、絵素電極４と対向する部分にカラ
ーフィルタ20が、また他の部分には光遮蔽膜21が形成さ
れ、その上面に対向電極22が形成され、さらにその上に
配向膜17bが形成されている。
上記カラーフィルタ20の形成は、印刷技術を用いる方
法、フォトプロセスと染色技術を用いる方法、真空蒸着
技術を用いる方法などによって行われる。これとは別
に、電着法によってカラーフィルタを形成する方法も周
知である。この電着法は、染料を分散させたポリエステ
ル樹脂などを水などの溶媒に溶かして電着液とし、この
電着液中に対向基板18と電着用電極とを対向させて浸漬
し、対向基板18の対向電極22と電着用電極との間に直流
電圧を印加し、これによって対向基板18の対向電極22上
に染料を析出させカラーフィルタとするものである。
法、フォトプロセスと染色技術を用いる方法、真空蒸着
技術を用いる方法などによって行われる。これとは別
に、電着法によってカラーフィルタを形成する方法も周
知である。この電着法は、染料を分散させたポリエステ
ル樹脂などを水などの溶媒に溶かして電着液とし、この
電着液中に対向基板18と電着用電極とを対向させて浸漬
し、対向基板18の対向電極22と電着用電極との間に直流
電圧を印加し、これによって対向基板18の対向電極22上
に染料を析出させカラーフィルタとするものである。
さらに、上述した電着法を用いて表示電極基板６上の
絵素電極４に染料を析出させカラーフィルタを形成する
ことも、従来より試みられている。すなわち、この場合
には、表示電極基板６上のTFT3をオン状態にしておい
て、着色すべき絵素電極４が接続されているソースバス
ライン１に選択的に電圧を印加し、対向する絵素電極４
に染料を析出させることによってカラーフィルタが形成
される。この方法では、対向基板18上にカラーフィルタ
20を形成する場合に比べて、絵素電極４とカラーフィル
タの位置ずれがほとんどなく、しかも微細なパターンの
形成が比較的に容易であり、製造コストも安いという利
点がある。
絵素電極４に染料を析出させカラーフィルタを形成する
ことも、従来より試みられている。すなわち、この場合
には、表示電極基板６上のTFT3をオン状態にしておい
て、着色すべき絵素電極４が接続されているソースバス
ライン１に選択的に電圧を印加し、対向する絵素電極４
に染料を析出させることによってカラーフィルタが形成
される。この方法では、対向基板18上にカラーフィルタ
20を形成する場合に比べて、絵素電極４とカラーフィル
タの位置ずれがほとんどなく、しかも微細なパターンの
形成が比較的に容易であり、製造コストも安いという利
点がある。
発明が解決しようとする課題 しかしながら、電着法によって表示電極基板６の絵素
電極４上にカラーフィルタを形成する上述した従来の製
造方法の場合、ソースバスライン１と電着用電極とを直
流電源を介して接続するのに、たとえば銀ペーストを塗
布するなどの作業が必要で、ソースバスライン１が多数
であることからその塗布作業に手間がかかるばかりか、
電着後に行われる銀ペーストの剥離が不充分であると、
その銀ペーストによって工程の途中で表示電極基板６が
汚染されてしまうという問題点があった。
電極４上にカラーフィルタを形成する上述した従来の製
造方法の場合、ソースバスライン１と電着用電極とを直
流電源を介して接続するのに、たとえば銀ペーストを塗
布するなどの作業が必要で、ソースバスライン１が多数
であることからその塗布作業に手間がかかるばかりか、
電着後に行われる銀ペーストの剥離が不充分であると、
その銀ペーストによって工程の途中で表示電極基板６が
汚染されてしまうという問題点があった。
また、表示電極基板６の製造工程においては、静電気
対策などの目的で上述したようにショートリング線５
（第12図）が形成され、このショートリング線５にソー
スバスライン１およびゲートバスライン２が接続される
のが通例であり、このため上記電着を行うにはすべての
ソースバスライン１をショートリング線５から切り離さ
なければならないばかりか、電着後にはその後の工程に
おける静電気対策などのために再びソースバスライン１
をショートリング線５に接続し直さなければならず、製
造工程が非常に複雑になるという問題点もあった。
対策などの目的で上述したようにショートリング線５
（第12図）が形成され、このショートリング線５にソー
スバスライン１およびゲートバスライン２が接続される
のが通例であり、このため上記電着を行うにはすべての
ソースバスライン１をショートリング線５から切り離さ
なければならないばかりか、電着後にはその後の工程に
おける静電気対策などのために再びソースバスライン１
をショートリング線５に接続し直さなければならず、製
造工程が非常に複雑になるという問題点もあった。
したがって、本発明の目的は、電着法による絵素電極
上へのカラーフィルタの形成を簡単な工程によって行う
ことのできる表示電極基板の製造方法を提供することで
ある。
上へのカラーフィルタの形成を簡単な工程によって行う
ことのできる表示電極基板の製造方法を提供することで
ある。
課題を解決するための手段 本発明は、絶縁基板上に、アクティブマトリクス型カ
ラー表示装置の複数の各色の絵素に対応する絵素電極お
よびカラーフィルタと、各絵素電極に接続されたスイッ
チング素子とがマトリクス状に配列して形成されるとと
もに、スイッチング素子を介して絵素電極に信号を伝え
るための複数の信号線と、信号線に交差して延びかつス
イッチング素子をオン動作させるための複数の走査線
と、絶縁基板上の周辺部で信号線および走査線に交差す
る方向にそれぞれ延びる部分を有するショートリング線
とが形成され、さらに絵素電極上に配向膜が形成される
表示電極基板の製造方法において、 絶縁基板上に、各色にそれぞれ対応しかつ信号線に交
差する方向に延びる複数の共通電極を形成し、 各共通電極に、その共通電極の色に対応する複数の信
号線が共通にそれぞれ接続され、かつ走査線がショート
リング線に接続され、かつ共通電極がショートリング線
とは遮断されている状態で、ショートリング線に電圧を
印加してスイッチング素子をオン動作させた条件のもと
で、各色ごとの共通電極に電圧を印加し、その電圧が印
加された共通電極に対応する色を表示するための絵素電
極上に、各色ごとの電着液を用いる電着法によってカラ
ーフィルタを各色ごとに順次的に形成し、 カラーフィルタの形成後、共通電極をショートリング
線に接続した状態として配向膜を形成することを特徴と
する表示電極基板の製造方法である。
ラー表示装置の複数の各色の絵素に対応する絵素電極お
よびカラーフィルタと、各絵素電極に接続されたスイッ
チング素子とがマトリクス状に配列して形成されるとと
もに、スイッチング素子を介して絵素電極に信号を伝え
るための複数の信号線と、信号線に交差して延びかつス
イッチング素子をオン動作させるための複数の走査線
と、絶縁基板上の周辺部で信号線および走査線に交差す
る方向にそれぞれ延びる部分を有するショートリング線
とが形成され、さらに絵素電極上に配向膜が形成される
表示電極基板の製造方法において、 絶縁基板上に、各色にそれぞれ対応しかつ信号線に交
差する方向に延びる複数の共通電極を形成し、 各共通電極に、その共通電極の色に対応する複数の信
号線が共通にそれぞれ接続され、かつ走査線がショート
リング線に接続され、かつ共通電極がショートリング線
とは遮断されている状態で、ショートリング線に電圧を
印加してスイッチング素子をオン動作させた条件のもと
で、各色ごとの共通電極に電圧を印加し、その電圧が印
加された共通電極に対応する色を表示するための絵素電
極上に、各色ごとの電着液を用いる電着法によってカラ
ーフィルタを各色ごとに順次的に形成し、 カラーフィルタの形成後、共通電極をショートリング
線に接続した状態として配向膜を形成することを特徴と
する表示電極基板の製造方法である。
作用 本発明に従えば、同一色のカラーフィルタを形成すべ
き絵素電極に対応する複数の信号線は１つの共通電極に
共通に接続されるので、電着時にはその１つの共通電極
を選択し、これに電圧を印加するだけで、対応する複数
の絵素電極に同一色のカラーフィルタが形成される。
き絵素電極に対応する複数の信号線は１つの共通電極に
共通に接続されるので、電着時にはその１つの共通電極
を選択し、これに電圧を印加するだけで、対応する複数
の絵素電極に同一色のカラーフィルタが形成される。
また、静電気対策などの目的で形成されるショートリ
ング線と信号線との製造工程中での接続は、共通電極を
介して行えばよいので、電着工程の前後において、ショ
ートリング線から共通電極を切離したり、配向膜の形成
に先立ってショートリング線に共通電極を接続する作業
は、前述の先行技術における多数の信号線に比べてはる
かに数の少ない切離し、および接続の各作業で済ませる
ことができ、その作業性が格段に向上される。
ング線と信号線との製造工程中での接続は、共通電極を
介して行えばよいので、電着工程の前後において、ショ
ートリング線から共通電極を切離したり、配向膜の形成
に先立ってショートリング線に共通電極を接続する作業
は、前述の先行技術における多数の信号線に比べてはる
かに数の少ない切離し、および接続の各作業で済ませる
ことができ、その作業性が格段に向上される。
実施例 第１図は本発明の表示電極基板の製造方法の第１の実
施例の第１工程における表示電極基板30の表面構造を部
分的に拡大して示す平面図であり、第９図はその表示電
極基板30の全体の表面構造を概略的に示す平面図であ
る。これらのおよび他の図面において、図解の便宜のた
めに、斜線を施して示すことがある。
施例の第１工程における表示電極基板30の表面構造を部
分的に拡大して示す平面図であり、第９図はその表示電
極基板30の全体の表面構造を概略的に示す平面図であ
る。これらのおよび他の図面において、図解の便宜のた
めに、斜線を施して示すことがある。
第１図および第９図において、ガラス、石英ガラス、
セラミクスなどからなる透明絶縁基板31上の周辺部には
静電気対策などの目的でショートリング線32が形成さ
れ、このショートリング線32には同じく透明絶縁基板31
上に互いに平行に配列して形成され走査線を構成する複
数のゲートバスライン33の一端が接続されている。ま
た、透明絶縁基板31上の上辺部にはゲートバスライン33
に対して平行に配列された３本の共通電極34r,34g,34b
（以下、任意の共通電極は符号34で表す）が形成され、
これらの共通電極34の両端もショートリング線32に接続
されている。これらのショートリング線32、ゲートバス
ライン33および共通電極34の材料としてはMo,Al,Ti,ITO
（インジウム錫酸化物）などの金属材料が用いられる。
セラミクスなどからなる透明絶縁基板31上の周辺部には
静電気対策などの目的でショートリング線32が形成さ
れ、このショートリング線32には同じく透明絶縁基板31
上に互いに平行に配列して形成され走査線を構成する複
数のゲートバスライン33の一端が接続されている。ま
た、透明絶縁基板31上の上辺部にはゲートバスライン33
に対して平行に配列された３本の共通電極34r,34g,34b
（以下、任意の共通電極は符号34で表す）が形成され、
これらの共通電極34の両端もショートリング線32に接続
されている。これらのショートリング線32、ゲートバス
ライン33および共通電極34の材料としてはMo,Al,Ti,ITO
（インジウム錫酸化物）などの金属材料が用いられる。
第２図は、この実施例の第２工程における表示電極基
板30の表面構造を部分的に拡大して示す平面図である。
この第２工程では、第２図に示すようにゲートバスライ
ン33および共通電極34の大部分がゲート絶縁膜35によっ
て被覆され、その共通電極34と重なる部分には選択的に
複数のコンタクト用スルホール36が形成される。さら
に、ゲートバスライン33上に相当する個所には半導体膜
37がマトリクス状に配列して形成される。この半導体膜
37は表示電極基板36のスイッチング素子となるTFTを構
成する一部材となるものであり、したがってTFTもマト
リクス状に配列して形成されることになる。上記スルホ
ール36のうち、共通電極34r上のスルホール36は上記半
導体膜37の配列の左端側から3m＋１番目（ｍは整数）の
列に対応する位置に形成され、また共通電極34g上のス
ルホール36は半導体膜37の配列の3m＋２番目の列に対応
する位置に形成され、さらに共通電極34b上のスルホー
ル36は半導体膜37の配列の3m＋３番目の列に対応する位
置に形成される。
板30の表面構造を部分的に拡大して示す平面図である。
この第２工程では、第２図に示すようにゲートバスライ
ン33および共通電極34の大部分がゲート絶縁膜35によっ
て被覆され、その共通電極34と重なる部分には選択的に
複数のコンタクト用スルホール36が形成される。さら
に、ゲートバスライン33上に相当する個所には半導体膜
37がマトリクス状に配列して形成される。この半導体膜
37は表示電極基板36のスイッチング素子となるTFTを構
成する一部材となるものであり、したがってTFTもマト
リクス状に配列して形成されることになる。上記スルホ
ール36のうち、共通電極34r上のスルホール36は上記半
導体膜37の配列の左端側から3m＋１番目（ｍは整数）の
列に対応する位置に形成され、また共通電極34g上のス
ルホール36は半導体膜37の配列の3m＋２番目の列に対応
する位置に形成され、さらに共通電極34b上のスルホー
ル36は半導体膜37の配列の3m＋３番目の列に対応する位
置に形成される。
上記ゲート絶縁膜35としては、SiO2,SiNX,Ta2O5など
の材料が用いられる。また、上記半導体膜37としては、
a-Si,cdSe,poly-Si,Teなどの材料を用いることができる
が、ここではa-Siが用いられ、リンなどを注入したa-Si
（n+）層とリンなどを注入しないa-Si（ｉ）層との２層
構造とされている。
の材料が用いられる。また、上記半導体膜37としては、
a-Si,cdSe,poly-Si,Teなどの材料を用いることができる
が、ここではa-Siが用いられ、リンなどを注入したa-Si
（n+）層とリンなどを注入しないa-Si（ｉ）層との２層
構造とされている。
第３図は、この実施例の第３工程における表示電極基
板30の表面構造を部分的に拡大して示す平面図である。
この第３工程では第３図に示すようにゲート絶縁膜35上
において、信号線を構成する複数のソースバスライン38
がゲートバスライン33と直交する向きとなるように互い
に平行に配列して形成され、その一端がそれぞれスルホ
ール36を介して対応する共通電極34に接続されている。
このソースバスライン38とゲートバスライン33の交差部
近傍に上記各半導体膜37が位置しており、このソースバ
スライン38に接続される各TFTのソース電極と、各TFTの
ドレイン電極とこのドレイン電極に接続される絵素電極
39もこのとき形成され、これによって各TFT40とこれに
対応する絵素電極39とがマトリクス配列される。ソース
バスライン38、ソース電極、ドレイン電極、絵素電極39
の材料してはMo,Al,Ti,ITOなどの金属材料が用いられ
る。
板30の表面構造を部分的に拡大して示す平面図である。
この第３工程では第３図に示すようにゲート絶縁膜35上
において、信号線を構成する複数のソースバスライン38
がゲートバスライン33と直交する向きとなるように互い
に平行に配列して形成され、その一端がそれぞれスルホ
ール36を介して対応する共通電極34に接続されている。
このソースバスライン38とゲートバスライン33の交差部
近傍に上記各半導体膜37が位置しており、このソースバ
スライン38に接続される各TFTのソース電極と、各TFTの
ドレイン電極とこのドレイン電極に接続される絵素電極
39もこのとき形成され、これによって各TFT40とこれに
対応する絵素電極39とがマトリクス配列される。ソース
バスライン38、ソース電極、ドレイン電極、絵素電極39
の材料してはMo,Al,Ti,ITOなどの金属材料が用いられ
る。
以上の工程によって、TFT40のソース電極に接続され
ているソースバスライン38は共通電極34を介してショー
トリング線32に接続される一方、TFT40のゲート電極に
接続されているゲートバスライン33もショートリング線
32に接続されるため、工程中に発生する静電気や電気化
学反応によって生じるTFT40の特性劣化などを防止する
ことができる。
ているソースバスライン38は共通電極34を介してショー
トリング線32に接続される一方、TFT40のゲート電極に
接続されているゲートバスライン33もショートリング線
32に接続されるため、工程中に発生する静電気や電気化
学反応によって生じるTFT40の特性劣化などを防止する
ことができる。
第４図は、この実施例の第４工程における表示電極基
板30の表面構造を部分的に拡大して示す平面図である。
この第４工程では、上記第３工程を経た表示電極基板30
上に先ずプラズマCVD法を用いてSiNX膜が形成され、次
にホトリソグラフィの手法を用いて第４図に斜線を施し
て示すように、ショートリング線32、共通電極34やゲー
トバスライン33の一部および絵素電極39の部分を除いた
形状にSiNX膜をパターン化して、保護膜41が形成され
る。この保護膜41のうち、共通電極34の配列部に近いソ
ースバスライン38上の位置には、ソース信号入力用端子
をこのソースバスライン38に接続するためのコンタクト
ホール42が形成される。
板30の表面構造を部分的に拡大して示す平面図である。
この第４工程では、上記第３工程を経た表示電極基板30
上に先ずプラズマCVD法を用いてSiNX膜が形成され、次
にホトリソグラフィの手法を用いて第４図に斜線を施し
て示すように、ショートリング線32、共通電極34やゲー
トバスライン33の一部および絵素電極39の部分を除いた
形状にSiNX膜をパターン化して、保護膜41が形成され
る。この保護膜41のうち、共通電極34の配列部に近いソ
ースバスライン38上の位置には、ソース信号入力用端子
をこのソースバスライン38に接続するためのコンタクト
ホール42が形成される。
次いで、各共通電極34のショートリング線32との接続
部43がレーザーによって第４図に示すように切断分離さ
れて遮断される。
部43がレーザーによって第４図に示すように切断分離さ
れて遮断される。
第５図は、この実施例の第５工程である電着工程を模
試的に示す説明図である。この工程では、上記第４工程
によって得られた表示電極基板30の各絵素電極39上にカ
ラーフィルタが形成される。第５図において、電着槽44
にはカルボキシル基などの親水基を持つポリエステル、
メラミン樹脂混合物などのアニオン性高分子材料と染料
（ここでは赤、緑、青の３原色のうち緑色の染料）を混
合して、無機アルカリや有機アミンなどの溶媒に溶かし
あるいは分散させた電着液45が満たされ、この電着液45
中に表示電極基板30と電着用対向電極46とが浸漬され
る。
試的に示す説明図である。この工程では、上記第４工程
によって得られた表示電極基板30の各絵素電極39上にカ
ラーフィルタが形成される。第５図において、電着槽44
にはカルボキシル基などの親水基を持つポリエステル、
メラミン樹脂混合物などのアニオン性高分子材料と染料
（ここでは赤、緑、青の３原色のうち緑色の染料）を混
合して、無機アルカリや有機アミンなどの溶媒に溶かし
あるいは分散させた電着液45が満たされ、この電着液45
中に表示電極基板30と電着用対向電極46とが浸漬され
る。
表示電極基板30の共通電極34gには直流電源47の正極
側が、電着用対向電極46には直流電源47の負極側がそれ
ぞれ接続される一方、表示電極基板30のショートリング
線32つまりゲートバスライン側には別の直流電源48の正
極側が、電着用対向電極46にはその直流電源48の負極側
がそれぞれ接続される。
側が、電着用対向電極46には直流電源47の負極側がそれ
ぞれ接続される一方、表示電極基板30のショートリング
線32つまりゲートバスライン側には別の直流電源48の正
極側が、電着用対向電極46にはその直流電源48の負極側
がそれぞれ接続される。
TFT40では、ゲート・ソース間またはゲート・ドレイ
ン間の少なくとも一方に正の電圧が印加されるとオン状
態になるので、上記結線によって表示電極基板30上のTF
T40はオン状態になるとともに、共通電極34gに接続され
ているソースバスライン38に対応する各TFT40（この場
合は、3m＋２列目のTFT40）を介してこれらのTFT40に接
続されている絵素電極39に電着用対向電極46に対して正
の電圧が印加される。
ン間の少なくとも一方に正の電圧が印加されるとオン状
態になるので、上記結線によって表示電極基板30上のTF
T40はオン状態になるとともに、共通電極34gに接続され
ているソースバスライン38に対応する各TFT40（この場
合は、3m＋２列目のTFT40）を介してこれらのTFT40に接
続されている絵素電極39に電着用対向電極46に対して正
の電圧が印加される。
この結果、電着液45中の緑色の染料がアニオン性高分
子とともに表示電極基板30列に移動して正電位の絵素電
極39上に付着し、TFT40を介して共通電極34gに接続され
ている絵素電極39はすべて緑色のカラーフィルタが形成
される。このとき、他の共通電極34r,34bに接続されて
いる絵素電極39は正電位となっていないので着色されて
いない。
子とともに表示電極基板30列に移動して正電位の絵素電
極39上に付着し、TFT40を介して共通電極34gに接続され
ている絵素電極39はすべて緑色のカラーフィルタが形成
される。このとき、他の共通電極34r,34bに接続されて
いる絵素電極39は正電位となっていないので着色されて
いない。
また、ゲートバスライン33、ソースバスライン38およ
びTFT40上には保護膜41が形成されていることから、こ
れらのバスライン33,38およびTFT40も着色されず、した
がってこれらが着色されることから生じるバスラインの
抵抗値の増大や、TFT40の特性劣化などの弊害を確実に
防止することになる。
びTFT40上には保護膜41が形成されていることから、こ
れらのバスライン33,38およびTFT40も着色されず、した
がってこれらが着色されることから生じるバスラインの
抵抗値の増大や、TFT40の特性劣化などの弊害を確実に
防止することになる。
着色終了後、表示電極基板30を電着液45から引き上
げ、水洗いしたあとの加熱硬化させることによって緑色
のカラーフィルタの形成が完了する。
げ、水洗いしたあとの加熱硬化させることによって緑色
のカラーフィルタの形成が完了する。
次に、上記表示電極基板30を赤色の電着液つまり上述
した染料として赤色の染料を用いた電着液に浸漬して、
緑色のカラーフィルタ形成の場合と同様にして赤色のカ
ラーフィルタの形成が行われる。この場合、正電位に設
定する共通電極34として、共通電極34rが選ばれる。し
たがって、このときソースバスライン38およびTFT40を
介して共通電極34rに接続された絵素電極39（3m＋１列
の絵素電極39）が赤色に着色される。この場合、先に緑
色に着色されている絵素電極39では、その着色層が絶縁
体となるため、その上にさらに赤色が着色されることは
ない。着色終了後は、緑色のカラーフィルタ形成の場合
と同様にして水洗、加熱硬化が行われ、これによって赤
色のカラーフィルタが形成される。
した染料として赤色の染料を用いた電着液に浸漬して、
緑色のカラーフィルタ形成の場合と同様にして赤色のカ
ラーフィルタの形成が行われる。この場合、正電位に設
定する共通電極34として、共通電極34rが選ばれる。し
たがって、このときソースバスライン38およびTFT40を
介して共通電極34rに接続された絵素電極39（3m＋１列
の絵素電極39）が赤色に着色される。この場合、先に緑
色に着色されている絵素電極39では、その着色層が絶縁
体となるため、その上にさらに赤色が着色されることは
ない。着色終了後は、緑色のカラーフィルタ形成の場合
と同様にして水洗、加熱硬化が行われ、これによって赤
色のカラーフィルタが形成される。
青色のカラーフィルタも同様に、青色の電着液を用
い、共通電極34bに正電圧を印加することによって、残
りの絵素電極39（3m列の絵素電極39）上に形成される。
ここでは、緑、赤、青の順序で各カラーフィルタを形成
する場合を示しているが、その順序は染料材料の性質な
どに応じて変更してもよい。
い、共通電極34bに正電圧を印加することによって、残
りの絵素電極39（3m列の絵素電極39）上に形成される。
ここでは、緑、赤、青の順序で各カラーフィルタを形成
する場合を示しているが、その順序は染料材料の性質な
どに応じて変更してもよい。
第６図は、この実施例の第５工程における表示電極基
板30の表面構造を部分的に拡大して示す平面図である。
この工程では、このあとの工程時に発生する静電気や電
気化学反応によるTFT40の特性劣化などの不良発生を防
止するために、第６図に符号Ａで示すように各共通電極
34のショートリング線32からの分離個所はそれぞれ再び
接合される。この場合には、スパッタリングによるマク
スデポジションなどの方法が用いられる。
板30の表面構造を部分的に拡大して示す平面図である。
この工程では、このあとの工程時に発生する静電気や電
気化学反応によるTFT40の特性劣化などの不良発生を防
止するために、第６図に符号Ａで示すように各共通電極
34のショートリング線32からの分離個所はそれぞれ再び
接合される。この場合には、スパッタリングによるマク
スデポジションなどの方法が用いられる。
第７図は、この実施例の第７工程における表示電極基
板30の表面構造を部分的に拡大して示す平面図である。
この工程では、第６工程でカラーフィルタが形成された
表示電極基板30の表面に配向膜が形成されるとともに、
ゲートバスライン33およびソースバスライン38がショー
トリング線32から切り離される。ソースバスライン38の
切離しについては、第７図に符号Ｂで示すように各共通
電極34をレーザーなどによってショートリング線32から
切り離すことによって行われる。このとき、各ソースバ
スライン38間を切り離すために、符号Ｃで示すように隣
り合うソースバスライン38間の部分ごとに各共通電極34
も切断される。
板30の表面構造を部分的に拡大して示す平面図である。
この工程では、第６工程でカラーフィルタが形成された
表示電極基板30の表面に配向膜が形成されるとともに、
ゲートバスライン33およびソースバスライン38がショー
トリング線32から切り離される。ソースバスライン38の
切離しについては、第７図に符号Ｂで示すように各共通
電極34をレーザーなどによってショートリング線32から
切り離すことによって行われる。このとき、各ソースバ
スライン38間を切り離すために、符号Ｃで示すように隣
り合うソースバスライン38間の部分ごとに各共通電極34
も切断される。
ソースバスライン38のショートリング線32からの切り
離しおよびソースバスライン38相互間の切り離しを行う
には、たとえば表示電極基板30のうち共通電極34の形成
部を第８図に１点鎖線で示すように切断して取り除いて
もよい。
離しおよびソースバスライン38相互間の切り離しを行う
には、たとえば表示電極基板30のうち共通電極34の形成
部を第８図に１点鎖線で示すように切断して取り除いて
もよい。
このようにして得られた表示電極基板30は、対向電極
の形成された対向基板と対向配置された、これら基板間
に液晶層を介装することによってアクティブマトリクス
型カラー液晶表示装置に組み立てられる。
の形成された対向基板と対向配置された、これら基板間
に液晶層を介装することによってアクティブマトリクス
型カラー液晶表示装置に組み立てられる。
第10図は、本発明の表示電極基板の製造方法の第２の
実施例の途中の工程における表示電極基板30の表面構造
を部分的に拡大して示す平面図である。
実施例の途中の工程における表示電極基板30の表面構造
を部分的に拡大して示す平面図である。
第10図に示すように、この実施例では３本の共通電極
34をそれぞれTFT49を介してショートリング線32に接続
し、第１の実施例における共通電極34とショートリング
線32との接合／切断の工程をTFT49のオン・オフによっ
て代用するようにしている。そのオン・オフ制御はTFT4
9のゲート電極49aに印加する電圧によって行われる。こ
の場合、画面内のTFT40に及ぶゲート絶縁膜35や保護膜4
1は上記接合切断用TFT49にも及ぶようにパターン形成さ
れる。なお、これらのTFT49は画面内のTFT40の形成工程
と共通の工程によって形成することができるので、特に
製造工程が複雑になるということはない。
34をそれぞれTFT49を介してショートリング線32に接続
し、第１の実施例における共通電極34とショートリング
線32との接合／切断の工程をTFT49のオン・オフによっ
て代用するようにしている。そのオン・オフ制御はTFT4
9のゲート電極49aに印加する電圧によって行われる。こ
の場合、画面内のTFT40に及ぶゲート絶縁膜35や保護膜4
1は上記接合切断用TFT49にも及ぶようにパターン形成さ
れる。なお、これらのTFT49は画面内のTFT40の形成工程
と共通の工程によって形成することができるので、特に
製造工程が複雑になるということはない。
第11図は、本発明の表示電極基板の製造方法の第３の
実施例の途中の工程における表示電極基板30全体の表面
構造を概略的に示す平面図である。
実施例の途中の工程における表示電極基板30全体の表面
構造を概略的に示す平面図である。
第11図に示すように、この実施例ではソースバスライ
ン37の抵抗や配線構造によって電着工程での着色の良否
や作業性が左右されることがないように、表示電極基板
の上辺部と下辺部にそれぞれ３本の共通電極34を形成し
ている。この場合、電着工程では、たとえば先ず上辺部
の共通電極34に電圧を印加して電着処理を行ったあと、
表示電極基板30を上下反転させて電着液に浸漬し、先に
下辺側に位置していた共通電極34に電圧を印加して電着
処理するといった手順で行うことによって、表示電極基
板30全面にわたって均一にカラーフィルタを形成するこ
とができる。
ン37の抵抗や配線構造によって電着工程での着色の良否
や作業性が左右されることがないように、表示電極基板
の上辺部と下辺部にそれぞれ３本の共通電極34を形成し
ている。この場合、電着工程では、たとえば先ず上辺部
の共通電極34に電圧を印加して電着処理を行ったあと、
表示電極基板30を上下反転させて電着液に浸漬し、先に
下辺側に位置していた共通電極34に電圧を印加して電着
処理するといった手順で行うことによって、表示電極基
板30全面にわたって均一にカラーフィルタを形成するこ
とができる。
発明の効果 以上のように、本発明の表示電極基板の製造方法によ
れば、同一色のカラーフィルタを形成すべき絵素電極に
対応する複数の信号線を１つの共通電極に接続し、電着
時にその１つの共通電極を選択してこれに電圧を印加す
るようにしたので、簡単な工程によって絵素電極上へカ
ラーフィルタを形成することができ、また各色ごとの電
着液を用いる電着法によってカラーフィルタを形成する
際には、共通電極がショートリング線とは遮断されてい
る状態であり、このカラーフィルタの形成後、少なくと
も絵素電極上に配向膜を形成するにあたり、静電気対策
などのためにショートリング線と共通電極とを接続状態
とする作業は、その共通電極の数が多数の信号線よりも
はるかに少ない数であるので、前述の先行技術における
ショートリング線と多数の信号線との切離しおよび接続
の作業が格段に簡略化される。
れば、同一色のカラーフィルタを形成すべき絵素電極に
対応する複数の信号線を１つの共通電極に接続し、電着
時にその１つの共通電極を選択してこれに電圧を印加す
るようにしたので、簡単な工程によって絵素電極上へカ
ラーフィルタを形成することができ、また各色ごとの電
着液を用いる電着法によってカラーフィルタを形成する
際には、共通電極がショートリング線とは遮断されてい
る状態であり、このカラーフィルタの形成後、少なくと
も絵素電極上に配向膜を形成するにあたり、静電気対策
などのためにショートリング線と共通電極とを接続状態
とする作業は、その共通電極の数が多数の信号線よりも
はるかに少ない数であるので、前述の先行技術における
ショートリング線と多数の信号線との切離しおよび接続
の作業が格段に簡略化される。
第１図は本発明の第１の実施例の実施例である表示電極
基板の製造方法の第１工程における表示電極基板の表面
構造を部分的に拡大して示す平面図、第２図はその第２
工程における表面構造の部分拡大平面図、第３図はその
第３工程における表面構造の部分拡大平面図、第４図は
その第４工程における表面構造の部分拡大平面図、第５
図はその第５工程を模試的に示す説明図、第６図はその
第６工程における表面構造の部分拡大平面図、第７図は
その第７工程における表面構造の部分拡大平面図、第８
図は第７工程の他の態様における表面構造の部分拡大平
面図、第９図は第１工程における表示電極基板全体の表
面構造を概略的に示す平面図、第10図は本発明の第２の
実施例である表示電極基板の製造方法の途中の工程にお
ける表示電極基板の表面構造を部分的に拡大して示す平
面図、第11図は本発明の第３の実施例である表示電極基
板の製造方法の途中の工程における表示電極基板の表面
構造を部分的に拡大して示す平面図、第12図は従来の製
造方法によって得られる表示電極基板の表面構造を部分
的に拡大して示す平面図、第13図はその表示電極基板を
用いて組み立てられたアクティブマトリクス型カラー液
晶表示装置の一部を拡大して示す縦断面図である。 31……透明絶縁基板、32……ショートリング線、33……
ゲートバスライン、34r,34g,34b……共通電極、39……
電着液、46……電着用対向電極、47,48……直流電源
基板の製造方法の第１工程における表示電極基板の表面
構造を部分的に拡大して示す平面図、第２図はその第２
工程における表面構造の部分拡大平面図、第３図はその
第３工程における表面構造の部分拡大平面図、第４図は
その第４工程における表面構造の部分拡大平面図、第５
図はその第５工程を模試的に示す説明図、第６図はその
第６工程における表面構造の部分拡大平面図、第７図は
その第７工程における表面構造の部分拡大平面図、第８
図は第７工程の他の態様における表面構造の部分拡大平
面図、第９図は第１工程における表示電極基板全体の表
面構造を概略的に示す平面図、第10図は本発明の第２の
実施例である表示電極基板の製造方法の途中の工程にお
ける表示電極基板の表面構造を部分的に拡大して示す平
面図、第11図は本発明の第３の実施例である表示電極基
板の製造方法の途中の工程における表示電極基板の表面
構造を部分的に拡大して示す平面図、第12図は従来の製
造方法によって得られる表示電極基板の表面構造を部分
的に拡大して示す平面図、第13図はその表示電極基板を
用いて組み立てられたアクティブマトリクス型カラー液
晶表示装置の一部を拡大して示す縦断面図である。 31……透明絶縁基板、32……ショートリング線、33……
ゲートバスライン、34r,34g,34b……共通電極、39……
電着液、46……電着用対向電極、47,48……直流電源
Claims (1)
- 【請求項１】絶縁基板上に、アクティブマトリクス型カ
ラー表示装置の複数の各色の絵素に対応する絵素電極お
よびカラーフィルタと、各絵素電極に接続されたスイッ
チング素子とがマトリクス状に配列して形成されるとと
もに、スイッチング素子を介して絵素電極に信号を伝え
るための複数の信号線と、信号線に交差して延びかつス
イッチング素子をオン動作させるための複数の走査線
と、絶縁基板上の周辺部で信号線および走査線に交差す
る方向にそれぞれ延びる部分を有するショートリング線
とが形成され、さらに絵素電極上に配向膜が形成される
表示電極基板の製造方法において、 絶縁基板上に、各色にそれぞれ対応しかつ信号線に交差
する方向に延びる複数の共通電極を形成し、 各共通電極に、その共通電極の色に対応する複数の信号
線が共通にそれぞれ接続され、かつ走査線がショートリ
ング線に接続され、かつ共通電極がショートリング線と
は遮断されている状態で、ショートリング線に電圧を印
加してスイッチング素子をオン動作させた条件のもと
で、各色ごとの共通電極に電圧を印加し、その電圧が印
加された共通電極に対応する色を表示するための絵素電
極上に、各色ごとの電着液を用いる電着法によってカラ
ーフィルタを各色ごとに順次的に形成し、 カラーフィルタの形成後、共通電極をショートリング線
に接続した状態として配向膜を形成することを特徴とす
る表示電極基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5135889A JPH0830803B2 (ja) | 1989-03-02 | 1989-03-02 | 表示電極基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5135889A JPH0830803B2 (ja) | 1989-03-02 | 1989-03-02 | 表示電極基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02230121A JPH02230121A (ja) | 1990-09-12 |
| JPH0830803B2 true JPH0830803B2 (ja) | 1996-03-27 |
Family
ID=12884715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5135889A Expired - Lifetime JPH0830803B2 (ja) | 1989-03-02 | 1989-03-02 | 表示電極基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0830803B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN119439568A (zh) * | 2023-07-28 | 2025-02-14 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板以及显示装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5990818A (ja) * | 1982-11-16 | 1984-05-25 | Seiko Epson Corp | カラ−フイルタ−の製造方法 |
| JPS5848098B2 (ja) * | 1983-01-14 | 1983-10-26 | セイコーインスツルメンツ株式会社 | カラ−マトリツクス液晶表示装置の製造方法 |
| JPS60149027A (ja) * | 1984-01-13 | 1985-08-06 | Seiko Instr & Electronics Ltd | 多色表示装置 |
-
1989
- 1989-03-02 JP JP5135889A patent/JPH0830803B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02230121A (ja) | 1990-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5751381A (en) | Active matrix LCD device with image signal lines having a multilayered structure | |
| US6128051A (en) | Method for forming and apparatus including a liquid crystal display having shorting bar connector | |
| JP4199357B2 (ja) | 液晶表示装置及びその製造方法 | |
| KR101177720B1 (ko) | 액정표시장치와 그 제조방법 | |
| US5731855A (en) | Liquid crystal display device having a film for protecting interface between interlayer insulating film and underlying layer and manufacturing method thereof | |
| US20020101548A1 (en) | Structure of a liquid crystal display and the method of manufacturing the same | |
| KR100260359B1 (ko) | 액정 표시 장치 및 그 제조방법 | |
| KR100746140B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR20100078368A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| US20010030728A1 (en) | Liquid crystal display and inspection method thereof | |
| JP2002116712A (ja) | 表示装置および表示装置の製造方法 | |
| US6256079B1 (en) | Liquid crystal display device, method for manufacturing the same, and method for inspecting the same | |
| KR19990037226A (ko) | 액티브 매트릭스 액정 표시 장치 | |
| JPH117046A (ja) | 液晶表示装置 | |
| JP2820738B2 (ja) | 液晶表示装置用の薄膜トランジスタとクロスオーバ構体およびその製造法 | |
| KR0182247B1 (ko) | 리페어선을 가지고 있는 액정 표시 장치용 박막 트랜지스터 기판 | |
| KR100386458B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| KR100621533B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR20020074056A (ko) | 액정 표시 장치, 그의 박막 트랜지스터 기판 및 그 제조방법 | |
| JPH0746265B2 (ja) | 表示装置 | |
| KR100430027B1 (ko) | 평면스크린의능동매트릭스제조방법,그방법으로제조된능동매트릭스를포함하는액정디스플레이스크린및그유형의액정스크린을위한어드레스지정방법 | |
| JPH02230121A (ja) | 表示電極基板の製造方法 | |
| JP3277137B2 (ja) | 液晶表示装置の製造方法 | |
| KR100268105B1 (ko) | 박막트랜지스터기판및그제조방법 | |
| WO2005040905A1 (en) | Thin film diode panel and manufacturing method of the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080327 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090327 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |