JPH0830992B2 - アナログ出力回路の故障検出装置 - Google Patents
アナログ出力回路の故障検出装置Info
- Publication number
- JPH0830992B2 JPH0830992B2 JP63310178A JP31017888A JPH0830992B2 JP H0830992 B2 JPH0830992 B2 JP H0830992B2 JP 63310178 A JP63310178 A JP 63310178A JP 31017888 A JP31017888 A JP 31017888A JP H0830992 B2 JPH0830992 B2 JP H0830992B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- input signal
- output
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
- Control Of Voltage And Current In General (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、アナログの入力信号電圧をアナログ電流
信号に変換するアナログ出力回路の故障検出装置に関す
るものである。
信号に変換するアナログ出力回路の故障検出装置に関す
るものである。
第５図は例えば「実用電子回路ハンドブック」（CQ出
版、昭和47年,P461）に示された従来のアナログ出力回
路の故障検出装置を示すブロック接続図であり、図にお
いて、１は入力信号電圧を演算増幅器２へ出力する演算
器、３はトランジスタ、４は抵抗器で、2,3,4は電圧−
電流変換回路を構成する。５はトランジスタ３のコレク
タに接続された負荷抵抗、６は直流電源としての直流安
定化電源装置で、電流出力駆動用の電流を供給する。７
は電圧設定器で、電圧比較器８に基準入力電圧を与え
る。８は抵抗器４の両端の電圧と、電圧設定器７の基準
入力電圧とを比較する電圧比較器、９は電圧設定器、10
は演算器１からの入力信号電圧と電圧設定器９の出力電
圧を比較する電圧比較器、11は電圧比較器8,10の論理積
を求めるアンド回路である。なお、Ｄは故障検出回路で
ある。
版、昭和47年,P461）に示された従来のアナログ出力回
路の故障検出装置を示すブロック接続図であり、図にお
いて、１は入力信号電圧を演算増幅器２へ出力する演算
器、３はトランジスタ、４は抵抗器で、2,3,4は電圧−
電流変換回路を構成する。５はトランジスタ３のコレク
タに接続された負荷抵抗、６は直流電源としての直流安
定化電源装置で、電流出力駆動用の電流を供給する。７
は電圧設定器で、電圧比較器８に基準入力電圧を与え
る。８は抵抗器４の両端の電圧と、電圧設定器７の基準
入力電圧とを比較する電圧比較器、９は電圧設定器、10
は演算器１からの入力信号電圧と電圧設定器９の出力電
圧を比較する電圧比較器、11は電圧比較器8,10の論理積
を求めるアンド回路である。なお、Ｄは故障検出回路で
ある。
次に動作について説明する。
演算増幅器２、トランジスタ３、抵抗器４で構成され
る電圧−電流変換回路の入力信号電圧Ｖと出力電流Ｉと
の関係は、第６図に示す通りであり、入力信号電圧Ｖが
演算増幅器２に入力されると、電圧−電流変換回路の出
力電流Ｉであるトランジスタ３のコレクタ電流は、抵抗
器４を経て流れ、このとき、抵抗器４の両端に発生する
電圧VFは、フィードバック電圧として演算増幅器２の入
力側にフィードバック入力されて、演算器１からの入力
信号電圧Ｖと比較される。この結果、演算増幅器２はＶ
＝VFとするように、トランジスタ３のベース電圧を制御
する。
る電圧−電流変換回路の入力信号電圧Ｖと出力電流Ｉと
の関係は、第６図に示す通りであり、入力信号電圧Ｖが
演算増幅器２に入力されると、電圧−電流変換回路の出
力電流Ｉであるトランジスタ３のコレクタ電流は、抵抗
器４を経て流れ、このとき、抵抗器４の両端に発生する
電圧VFは、フィードバック電圧として演算増幅器２の入
力側にフィードバック入力されて、演算器１からの入力
信号電圧Ｖと比較される。この結果、演算増幅器２はＶ
＝VFとするように、トランジスタ３のベース電圧を制御
する。
次に、電圧比較器10は演算器１の入力信号電圧Ｖを電
圧設定器９からの設定電圧VS2と比較し、Ｖ≧VS2の場合
は、電圧比較器10の出力電圧VBがローレベルからハイレ
ベルに変化する。この関係を第７図（ｂ）に示す。電圧
比較器８は抵抗器４の両端に発生する電圧VFと、電圧設
定器７で設定した設定電圧VS1とを比較し、VF＜VS1の場
合は、出力電圧をハイレベルとなし、VF≧VS1の場合は
ローレベルとなる。この関係を第７図（ａ）に示す。こ
こで、抵抗器４の抵抗値Ｒは次の関係が成立する大きさ
に選ばれている。
圧設定器９からの設定電圧VS2と比較し、Ｖ≧VS2の場合
は、電圧比較器10の出力電圧VBがローレベルからハイレ
ベルに変化する。この関係を第７図（ｂ）に示す。電圧
比較器８は抵抗器４の両端に発生する電圧VFと、電圧設
定器７で設定した設定電圧VS1とを比較し、VF＜VS1の場
合は、出力電圧をハイレベルとなし、VF≧VS1の場合は
ローレベルとなる。この関係を第７図（ａ）に示す。こ
こで、抵抗器４の抵抗値Ｒは次の関係が成立する大きさ
に選ばれている。
Ｖ＝VF＝Ｒ・Ｉ また、上記電圧VS1,VS2は、０＜VS1＜VS2＜１の関係
に設定されている。
に設定されている。
また、入力信号電圧Ｖの有効範囲は１〜５ボルトの範
囲であり、出力電流Ｉが４〜20ミリアンペアに変換され
る。従って、入力信号電圧Ｖが１ボルト以上で、出力電
流Ｉは４ミリアンペア以上となり、このため電圧比較器
８の出力VAはローレベルとなる。しかし、トランジスタ
３の故障、抵抗器４、トランジスタ３、負荷抵抗５、直
流安定化電源およびこれらを結ぶ線路中に断線が生じた
場合には、出力電流Ｉが０となり、出力VAはハイレベル
となる。また、電圧比較器10の出力VBは、入力信号電圧
Ｖが１以上であり、Ｖ＞VS1であるからハイレベルとな
る。このように、入力信号電圧Ｖが１ボルト以上で、し
かも出力電流Ｉが正常である場合は、出力VBはハイレベ
ルとなり、また、Ｖ＞VS2であれば、出力VBがローレベ
ルとなるため、それぞれに応じて、アンド回路11の出力
はローレベルとなる。次に、入力信号電圧Ｖが１ボルト
以下で、出力電流Ｉが回路の断線などによりVF＝Ｉ・Ｒ
＜VS1となった場合には、出力VAはハイレベルとなり、
従ってアンド回路11の出力がハイレベルとなって、上記
故障が検出される。
囲であり、出力電流Ｉが４〜20ミリアンペアに変換され
る。従って、入力信号電圧Ｖが１ボルト以上で、出力電
流Ｉは４ミリアンペア以上となり、このため電圧比較器
８の出力VAはローレベルとなる。しかし、トランジスタ
３の故障、抵抗器４、トランジスタ３、負荷抵抗５、直
流安定化電源およびこれらを結ぶ線路中に断線が生じた
場合には、出力電流Ｉが０となり、出力VAはハイレベル
となる。また、電圧比較器10の出力VBは、入力信号電圧
Ｖが１以上であり、Ｖ＞VS1であるからハイレベルとな
る。このように、入力信号電圧Ｖが１ボルト以上で、し
かも出力電流Ｉが正常である場合は、出力VBはハイレベ
ルとなり、また、Ｖ＞VS2であれば、出力VBがローレベ
ルとなるため、それぞれに応じて、アンド回路11の出力
はローレベルとなる。次に、入力信号電圧Ｖが１ボルト
以下で、出力電流Ｉが回路の断線などによりVF＝Ｉ・Ｒ
＜VS1となった場合には、出力VAはハイレベルとなり、
従ってアンド回路11の出力がハイレベルとなって、上記
故障が検出される。
従来のアナログ出力回路の故障検出装置は以上のよう
に構成されているので、出力電流Ｉが正常値より大きな
場合の異常や、出力電流Ｉの値が有効範囲内にある場合
の異常については、これらを故障として検出できないな
どの問題点があった。
に構成されているので、出力電流Ｉが正常値より大きな
場合の異常や、出力電流Ｉの値が有効範囲内にある場合
の異常については、これらを故障として検出できないな
どの問題点があった。
この発明は入力信号の予め設定した有効範囲内におい
て、出力電流が予め設定した大小２つの正常電流領域内
にあるか否かを個別に検出することによって、より高精
度に故障検出ができるアナログ出力回路の故障検出装置
を得ることを目的とする。
て、出力電流が予め設定した大小２つの正常電流領域内
にあるか否かを個別に検出することによって、より高精
度に故障検出ができるアナログ出力回路の故障検出装置
を得ることを目的とする。
この発明に係るアナログ出力回路の故障検出装置は、
入力信号電圧が有効範囲の下限以上であることを、第１
の電圧比較器によって検出するとともに、演算増幅器に
対して抵抗器から入力するフィードバック電圧が大小２
つの設定電圧値で定めた設定電圧領域を外れたか否かを
第2,第３の電圧比較器によって検出し、上記下限以上の
領域で、上記フィードバック電圧がその設定電圧領域を
外れた際。アンド回路も通して故障検出信号を出力する
ようにしたものである。
入力信号電圧が有効範囲の下限以上であることを、第１
の電圧比較器によって検出するとともに、演算増幅器に
対して抵抗器から入力するフィードバック電圧が大小２
つの設定電圧値で定めた設定電圧領域を外れたか否かを
第2,第３の電圧比較器によって検出し、上記下限以上の
領域で、上記フィードバック電圧がその設定電圧領域を
外れた際。アンド回路も通して故障検出信号を出力する
ようにしたものである。
この発明における第２の電圧比較器は、出力電流に対
応するフィードバック電圧が予め設定した高い方の電圧
値の上限許容値内にあるか否かを検出し、第３の電圧比
較器は、上記フィードバック電圧が予め設定した低い方
の下限許容値内にあるか否かを検出し、これらのフィー
ドバック電圧が上記２つの各上限、下限許容値を外れた
際に、演算増幅器に入力される入力信号電圧が有効範囲
内にある場合に限って、故障検出信号を出力できるとと
もに、故障の原因を判別できるようにする。
応するフィードバック電圧が予め設定した高い方の電圧
値の上限許容値内にあるか否かを検出し、第３の電圧比
較器は、上記フィードバック電圧が予め設定した低い方
の下限許容値内にあるか否かを検出し、これらのフィー
ドバック電圧が上記２つの各上限、下限許容値を外れた
際に、演算増幅器に入力される入力信号電圧が有効範囲
内にある場合に限って、故障検出信号を出力できるとと
もに、故障の原因を判別できるようにする。
以下、この発明の一実施例を図について説明する。第
１図について、１は演算器、。２は演算器１からの入力
信号電圧Ｖを一方の入力端子（＋端子）に受ける演算増
幅器、３は演算増幅器２の出力により制御される負荷回
路用のトランジスタ、４はトランジスタ３とアースとの
間に接続した抵抗器、６はトランジスタ３のコレクタに
負荷抵抗５を介して電流を供給する直流安定化電源装置
としての直流電源であり、上記トランジスタ３のエミッ
タと演算増幅器２の他方の入力端子（−端子）とは、フ
ィードバック電圧VFのフィードバックラインｌにより接
続されている。
１図について、１は演算器、。２は演算器１からの入力
信号電圧Ｖを一方の入力端子（＋端子）に受ける演算増
幅器、３は演算増幅器２の出力により制御される負荷回
路用のトランジスタ、４はトランジスタ３とアースとの
間に接続した抵抗器、６はトランジスタ３のコレクタに
負荷抵抗５を介して電流を供給する直流安定化電源装置
としての直流電源であり、上記トランジスタ３のエミッ
タと演算増幅器２の他方の入力端子（−端子）とは、フ
ィードバック電圧VFのフィードバックラインｌにより接
続されている。
また、12は上記入力信号電圧Ｖとフィードバック電圧
VFとの差を求める差電圧検出器で、これの各入力端子の
入力インピーダンスは無限大に近く（10数メガオーム以
上）、差電圧（Ｖ−VF）を出力する。13はこの差電圧
（Ｖ−VF）の絶対値をとる絶対値回路、14は設定電圧Δ
Ｖを出力する電圧設定器、15はこの設定電圧ΔＶと上記
絶対値の電圧|V−VF｜を比較して、故障信号を検出する
電圧比較器である。なお、Ｄは故障検出回路である。
VFとの差を求める差電圧検出器で、これの各入力端子の
入力インピーダンスは無限大に近く（10数メガオーム以
上）、差電圧（Ｖ−VF）を出力する。13はこの差電圧
（Ｖ−VF）の絶対値をとる絶対値回路、14は設定電圧Δ
Ｖを出力する電圧設定器、15はこの設定電圧ΔＶと上記
絶対値の電圧|V−VF｜を比較して、故障信号を検出する
電圧比較器である。なお、Ｄは故障検出回路である。
次に動作について説明する。
演算器１からの入力信号電圧ＶがＯボルトのときは、
演算増幅器２はこれの入力端子（−端子）にかかるフィ
ードバック電圧VFもＯボルトにするように、トランジス
タ３のインピーダンスを制御する。次に、入力信号電圧
Ｖが正の値になると、上記入力端子（−端子）の電圧が
Ｏボルトであるため、トランジスタ３のベースに＋電位
を出力してこれを導通させる。このため、このトランジ
スタ３のコレクタ、エミッタ間、負荷抵抗５、抵抗器４
からなる負荷回路に、直流電源６から出力電流Ｉが流さ
れ、抵抗器４の両端にフィードバック電圧VFが得られ
る。このフィードバック電圧VFは演算増幅器２の−端子
に入力され、その＋端子、−端子に入力される電圧が等
しくなるように、トランジスタ３が制御される。ここ
で、抵抗器４の抵抗値をＲとすると、Ｉ＝V/Rとなる。
演算増幅器２はこれの入力端子（−端子）にかかるフィ
ードバック電圧VFもＯボルトにするように、トランジス
タ３のインピーダンスを制御する。次に、入力信号電圧
Ｖが正の値になると、上記入力端子（−端子）の電圧が
Ｏボルトであるため、トランジスタ３のベースに＋電位
を出力してこれを導通させる。このため、このトランジ
スタ３のコレクタ、エミッタ間、負荷抵抗５、抵抗器４
からなる負荷回路に、直流電源６から出力電流Ｉが流さ
れ、抵抗器４の両端にフィードバック電圧VFが得られ
る。このフィードバック電圧VFは演算増幅器２の−端子
に入力され、その＋端子、−端子に入力される電圧が等
しくなるように、トランジスタ３が制御される。ここ
で、抵抗器４の抵抗値をＲとすると、Ｉ＝V/Rとなる。
このように回路が正常状態にあるとき、入力信号電圧
Ｖとフィードバック電圧VFは等しく、このため差電圧検
出器12の出力はＯボルトで、絶対値回路13の出力もＯボ
ルトとなり、この結果、電圧比較器15の出力はローレベ
ルとなる。
Ｖとフィードバック電圧VFは等しく、このため差電圧検
出器12の出力はＯボルトで、絶対値回路13の出力もＯボ
ルトとなり、この結果、電圧比較器15の出力はローレベ
ルとなる。
一方、トランジスタ３、直流電源６が故障するが、上
記負荷回路に断線事故が発生した場合には、入力信号電
圧Ｖとフィードバック電圧VFは等しくならず、絶対値回
路13の出力電圧も|V−VF｜≠０となり、これが電圧設定
器14からの故障判断の基準となる設定電圧とともに、電
圧比較器15に入力される。そして、|V−VF｜＞ΔＶとな
ったとき、その出力がハイレベルとなり、故障検出され
ることになる。また、第２図は入力信号電圧および出力
電流の関係を許容範囲内電圧との対比で説明するグラフ
である。
記負荷回路に断線事故が発生した場合には、入力信号電
圧Ｖとフィードバック電圧VFは等しくならず、絶対値回
路13の出力電圧も|V−VF｜≠０となり、これが電圧設定
器14からの故障判断の基準となる設定電圧とともに、電
圧比較器15に入力される。そして、|V−VF｜＞ΔＶとな
ったとき、その出力がハイレベルとなり、故障検出され
ることになる。また、第２図は入力信号電圧および出力
電流の関係を許容範囲内電圧との対比で説明するグラフ
である。
第３図はこの発明の他の発明を示し、図において、16
は抵抗器４とアースとの間に接続した分圧抵抗器、17は
入力信号電圧Ｖと電圧設定器18にて設定した有効範囲下
限の設定電圧とを比較する第１の電圧比較器、19は抵抗
器4,16の接続中点Ｃの電圧VCと、上記入力信号電圧Ｖの
分圧抵抗器20,21による接続中点Ｄの電圧VDとを比較す
る第２の電圧比較器、22は上記接続中点Ｃの電圧VCと、
上記入力信号電圧Ｖを分圧抵抗器23,24の接続中点で分
圧した電圧VEとを比較する第３の電圧比較器、25はオア
回路、26はオア回路25の出力と第１の電圧比較器17の出
力との論理積をとるアンド回路である。なお、Ｄは故障
検出回路である。
は抵抗器４とアースとの間に接続した分圧抵抗器、17は
入力信号電圧Ｖと電圧設定器18にて設定した有効範囲下
限の設定電圧とを比較する第１の電圧比較器、19は抵抗
器4,16の接続中点Ｃの電圧VCと、上記入力信号電圧Ｖの
分圧抵抗器20,21による接続中点Ｄの電圧VDとを比較す
る第２の電圧比較器、22は上記接続中点Ｃの電圧VCと、
上記入力信号電圧Ｖを分圧抵抗器23,24の接続中点で分
圧した電圧VEとを比較する第３の電圧比較器、25はオア
回路、26はオア回路25の出力と第１の電圧比較器17の出
力との論理積をとるアンド回路である。なお、Ｄは故障
検出回路である。
次に、この第３図の回路の動作を説明する。
いま、回路が正常である場合の接続中点C,D,Eの電圧V
C,VD,VEの関係を図示すると、第４図に示すようにな
る。これによれば、電圧VC,VD,VEは、VD＞VC＞VEとなる
ように抵抗器４、分圧抵抗器16,20,21,23,24の大きさが
設定されている。ここで、演算器１からの入力信号電圧
が電圧設定器18の出力電圧、つまり有効範囲の下限を超
えると、第７図（ｂ）の場合と同じく、第１の電圧比較
器17の出力はハイレベルとなる。そこで、各分圧抵抗器
20,21,23,24の抵抗値をR20,R21,R23,R24とすると、電圧
VD,VEは次のようになる。
C,VD,VEの関係を図示すると、第４図に示すようにな
る。これによれば、電圧VC,VD,VEは、VD＞VC＞VEとなる
ように抵抗器４、分圧抵抗器16,20,21,23,24の大きさが
設定されている。ここで、演算器１からの入力信号電圧
が電圧設定器18の出力電圧、つまり有効範囲の下限を超
えると、第７図（ｂ）の場合と同じく、第１の電圧比較
器17の出力はハイレベルとなる。そこで、各分圧抵抗器
20,21,23,24の抵抗値をR20,R21,R23,R24とすると、電圧
VD,VEは次のようになる。
そして、出力電流Ｉが正常であるときはVD＞VC＞VEVE
で，第2,第３の電圧比較器19、22の出力はそれぞれロー
レベルとなっている。
で，第2,第３の電圧比較器19、22の出力はそれぞれロー
レベルとなっている。
一方、何らかの原因で、例えば電流−電圧変換回路
（負荷回路）、直流電源６の故障や負荷抵抗５トランジ
スタ３間の断線事故が発生すると、出力電流Ｉが異常と
なる。例えば、出力電流Ｉが短絡事故などにより過大に
なると、VC＞VDとなり、第２の電圧比較器19の出力はハ
イレベルとなり、オア回路25の出力もハイレベルとな
る。この結果、アンド回路26から故障信号であるハイレ
ベルの出力信号が出力される。
（負荷回路）、直流電源６の故障や負荷抵抗５トランジ
スタ３間の断線事故が発生すると、出力電流Ｉが異常と
なる。例えば、出力電流Ｉが短絡事故などにより過大に
なると、VC＞VDとなり、第２の電圧比較器19の出力はハ
イレベルとなり、オア回路25の出力もハイレベルとな
る。この結果、アンド回路26から故障信号であるハイレ
ベルの出力信号が出力される。
一方、出力電流Ｉが断線事故などにより正常時よりも
過小になると、VE＞VCとなり、第３の電圧比較器22の出
力、オア回路25の出力がそれぞれハイレベルになる。こ
の結果、アンド回路26からハイレベルの故障信号が出力
される。このように、入力信号電圧Ｖが所定の有効範囲
の下限以上である場合に、出力電流が過大または過小と
なったとき、アンド回路26から故障信号が出力されるこ
とになる。つまり、負荷回路の故障状態（短絡、断線
等）を区別しながら、故障検出を行うことができる。
過小になると、VE＞VCとなり、第３の電圧比較器22の出
力、オア回路25の出力がそれぞれハイレベルになる。こ
の結果、アンド回路26からハイレベルの故障信号が出力
される。このように、入力信号電圧Ｖが所定の有効範囲
の下限以上である場合に、出力電流が過大または過小と
なったとき、アンド回路26から故障信号が出力されるこ
とになる。つまり、負荷回路の故障状態（短絡、断線
等）を区別しながら、故障検出を行うことができる。
以上のように、この発明によれば、入力信号電圧が有
効範囲の下限以上であることを第１の電圧比較器にて検
出し、さらに出力電流が所定領域の正常値よりも過大で
あるか否か、過小であるか否かを第2,第３の電圧比較器
によって検出するように構成したので、回路故障が負荷
回路の断線であるのか、短絡事故であるのかなどを区別
できると共に、入力信号電圧の有効範囲における上記回
路故障を高精度に検出でき、また、入力信号電圧の設定
分圧値にもとづいて回路故障を検出するので、入力信号
電圧の大きさに拘らず、回路故障の検出誤差を一定にす
ることができる効果がある。
効範囲の下限以上であることを第１の電圧比較器にて検
出し、さらに出力電流が所定領域の正常値よりも過大で
あるか否か、過小であるか否かを第2,第３の電圧比較器
によって検出するように構成したので、回路故障が負荷
回路の断線であるのか、短絡事故であるのかなどを区別
できると共に、入力信号電圧の有効範囲における上記回
路故障を高精度に検出でき、また、入力信号電圧の設定
分圧値にもとづいて回路故障を検出するので、入力信号
電圧の大きさに拘らず、回路故障の検出誤差を一定にす
ることができる効果がある。
第１図はこの第１の請求項に係る発明の一実施例による
アナログ出力回路の故障検出装置を示すブロック接続
図、第２図は第１図のブロック接続図の動作を示す入力
信号電圧−出力電流特性図、第３図はこの第２の請求項
に係る発明の一実施例によるアナログ出力回路回路の故
障検出装置を示すブロック接続図、第４図は第２図のブ
ロック接続図各部の電圧を示す電圧特性図、第５図は従
来のアナログ出力回路の故障検出装置を示すブロック接
続図、第６図は第５図における入力信号電圧−出力電流
特性図、第７図は第５のブロック接続図各部の電圧を示
す電圧特性図である。 ２は演算増幅器、３はトランジスタ、４は抵抗器、５は
負荷抵抗、６は直流電源、12は差電圧検出器、13は絶対
値回路、15は電圧比較器、17は第１の電圧比較器、19は
第２の電圧比較器、22は第３の電圧比較器、25はオア回
路、26はアンド回路、Ｄは故障検出回路。 なお、図中、同一符号は同一、又は相当部分を示す。
アナログ出力回路の故障検出装置を示すブロック接続
図、第２図は第１図のブロック接続図の動作を示す入力
信号電圧−出力電流特性図、第３図はこの第２の請求項
に係る発明の一実施例によるアナログ出力回路回路の故
障検出装置を示すブロック接続図、第４図は第２図のブ
ロック接続図各部の電圧を示す電圧特性図、第５図は従
来のアナログ出力回路の故障検出装置を示すブロック接
続図、第６図は第５図における入力信号電圧−出力電流
特性図、第７図は第５のブロック接続図各部の電圧を示
す電圧特性図である。 ２は演算増幅器、３はトランジスタ、４は抵抗器、５は
負荷抵抗、６は直流電源、12は差電圧検出器、13は絶対
値回路、15は電圧比較器、17は第１の電圧比較器、19は
第２の電圧比較器、22は第３の電圧比較器、25はオア回
路、26はアンド回路、Ｄは故障検出回路。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 【請求項１】入力信号電圧を一方の入力端子に受けて、
直流電源に負荷抵抗を介して接続されたトランジスタを
制御する演算増幅器と、上記負荷抵抗を含む負荷回路中
に接続されて、上記演算増幅器の他方の入力端子にその
負荷回路に流れる出力電流を電圧変換してフィードバッ
ク入力する抵抗器と、この抵抗器から得たフィードバッ
ク電圧と上記入力信号電圧とにもとづいて回路故障を検
出する故障検出回路とを備えたアナログ出力回路の故障
検出装置において、上記故障検出回路を、上記入力信号
電圧と設定電圧とを比較して、この入力信号電圧が有効
範囲の下限以上であることを検出する第１の電圧比較器
と、上記フィードバック電圧と上記入力信号電圧の設定
分圧値とを比較して、その設定分圧値よりフィードバッ
ク電圧の方が大きい場合、上記出力電流が過大電流であ
ることを検出する第２の電圧比較器と、上記フィードバ
ック電圧と上記入力信号電圧の別の設定分圧値とを比較
して、その設定分圧値よりフィードバック電圧の方が小
さい場合、上記出力電流が過小電流であることを検出す
る第３の電圧比較器と、上記第１の電圧比較器によって
入力信号電圧が有効範囲の下限以上であることが検出さ
れ、且つ上記第２の電圧比較器または第３の電圧比較器
によって上記出力電流が過大または過小電流であること
が検出された場合、回路故障と判断する論理回路とから
構成したことを特徴とするアナログ出力回路の故障検出
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63310178A JPH0830992B2 (ja) | 1988-12-09 | 1988-12-09 | アナログ出力回路の故障検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63310178A JPH0830992B2 (ja) | 1988-12-09 | 1988-12-09 | アナログ出力回路の故障検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02157915A JPH02157915A (ja) | 1990-06-18 |
| JPH0830992B2 true JPH0830992B2 (ja) | 1996-03-27 |
Family
ID=18002111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63310178A Expired - Fee Related JPH0830992B2 (ja) | 1988-12-09 | 1988-12-09 | アナログ出力回路の故障検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0830992B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04101509A (ja) * | 1990-08-21 | 1992-04-03 | Fuji Electric Co Ltd | 近接スイッチ |
| JP2772916B2 (ja) * | 1994-07-20 | 1998-07-09 | 株式会社藤商事 | 遊技機の検査装置 |
| JP4859094B2 (ja) * | 2005-08-09 | 2012-01-18 | 株式会社リコー | 電気装置 |
| CN104090228B (zh) * | 2014-07-16 | 2017-05-17 | 电子科技大学 | 一种模拟电路模糊组识别方法 |
| CN105093095B (zh) * | 2015-07-10 | 2017-12-12 | 四川航天系统工程研究所 | 模拟非线性直流电路的改进粒子群优化诊断方法及系统 |
| CN108508878B (zh) * | 2018-06-30 | 2024-10-22 | 中国华电集团科学技术研究总院有限公司 | 一种电厂模拟量输出通道的有效性检测系统及方法 |
| KR102717670B1 (ko) * | 2018-12-07 | 2024-10-16 | 엘지이노텍 주식회사 | 회로 고장 검출 장치 |
| JP2022155444A (ja) * | 2021-03-30 | 2022-10-13 | ラピステクノロジー株式会社 | ソースドライバ及び表示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5741720A (en) * | 1980-08-25 | 1982-03-09 | Nec Corp | Power supply circuit |
| JPS63204163A (ja) * | 1987-02-19 | 1988-08-23 | Hitachi Ltd | アナログ出力装置の故障検出装置 |
-
1988
- 1988-12-09 JP JP63310178A patent/JPH0830992B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02157915A (ja) | 1990-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4296811B2 (ja) | 物理量センサ装置 | |
| US6621259B2 (en) | Current sense amplifier and method | |
| US5081379A (en) | Current-sensing circuit for an ic power semiconductor device | |
| US7417438B2 (en) | Battery voltage measurement apparatus | |
| US4446338A (en) | Telephone lines status sensor | |
| JPH0830992B2 (ja) | アナログ出力回路の故障検出装置 | |
| JPH0661432A (ja) | 半導体装置 | |
| JPH05107292A (ja) | 断線検出装置 | |
| JP4246679B2 (ja) | 電流検出装置 | |
| US20030102870A1 (en) | Modular ATE power supply architecture | |
| CN110649791B (zh) | 电流检测电路及电源装置 | |
| JP2862296B2 (ja) | 電圧印加電流測定装置及び電流印加電圧測定装置 | |
| JP2002503348A (ja) | 電子的信号発生器用の評価回路 | |
| US6204571B1 (en) | Multiple power supply unit with improved overcurrent sensitivity | |
| JP3807003B2 (ja) | Ａ／ｄ変換装置 | |
| JPS6049417A (ja) | 過電流検出回路 | |
| JPH0715343Y2 (ja) | 電源装置の出力短絡・開放検知回路 | |
| JP4803161B2 (ja) | パワートランジスタ回路 | |
| JPH0660851B2 (ja) | 力検出装置 | |
| JPH01223360A (ja) | 電圧監視回路 | |
| JP2022125458A (ja) | フィールド機器 | |
| JP2591901Y2 (ja) | 電源供給回路の電圧監視回路 | |
| JPH07209347A (ja) | 電流検出回路 | |
| JP2579611Y2 (ja) | 検出装置 | |
| KR930005444Y1 (ko) | 전력제어루프의 안티로그 d/a 변환기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |