JPH0831111B2 - レイアウトパターン検証システム - Google Patents
レイアウトパターン検証システムInfo
- Publication number
- JPH0831111B2 JPH0831111B2 JP2326895A JP32689590A JPH0831111B2 JP H0831111 B2 JPH0831111 B2 JP H0831111B2 JP 2326895 A JP2326895 A JP 2326895A JP 32689590 A JP32689590 A JP 32689590A JP H0831111 B2 JPH0831111 B2 JP H0831111B2
- Authority
- JP
- Japan
- Prior art keywords
- layout pattern
- data
- module
- time constant
- extracting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体集積回路のレイアウトパターンデ
ータにおけるデータが、正しく設計されているかを検証
するレイアウトパターン検証システムに関するものであ
る。
ータにおけるデータが、正しく設計されているかを検証
するレイアウトパターン検証システムに関するものであ
る。
第３図は、従来のレイアウトパターン検証システムを
示すブロツク図である。図において、（１）はレイアウ
トパターンデータ、（２）は（１）のデータよりデバイ
ス，回路接続情報等を抽出するルールを記述したレイア
ウトパターン情報抽出ルール、（３）はレイアウトパタ
ーンデータ（１）とレイアウトパターン情報抽出ルール
（２）を用いてデバイス回路接続情報等を抽出し、記憶
するレイアウトパターン情報抽出モジユール、（４）は
抽出し，生成されたレイアウトパターン情報抽出結果デ
ータ、（５）はレイアウトパターン情報抽出結果データ
（４）のデータよりトランジスタサイズを抽出するトラ
ンジスタサイズ抽出モジユール、（６）はレイアウトパ
ターン情報抽出結果データ（４）のデータより配線容
量，抵抗を算出する配線容量，抵抗算出モジユール、
（12）はトランジスタサイズ抽出モジユール（５），配
線容量，抵抗算出モジユール（６）により生成し，記憶
されたトランジスタサイズ，配線容量等を含んだ回路シ
ミユレーシヨン用データ、（13）は回路シミユレーシヨ
ン用データ（12）のデータを解析する回路シミユレー
タ、（14）は回路シミユレーシヨン用データ（12）によ
り解析された回路シミユレーシヨン結果、（15）は回路
シミユレーシヨン結果（14）の結果を表示し解析する波
形表示モジユールである。
示すブロツク図である。図において、（１）はレイアウ
トパターンデータ、（２）は（１）のデータよりデバイ
ス，回路接続情報等を抽出するルールを記述したレイア
ウトパターン情報抽出ルール、（３）はレイアウトパタ
ーンデータ（１）とレイアウトパターン情報抽出ルール
（２）を用いてデバイス回路接続情報等を抽出し、記憶
するレイアウトパターン情報抽出モジユール、（４）は
抽出し，生成されたレイアウトパターン情報抽出結果デ
ータ、（５）はレイアウトパターン情報抽出結果データ
（４）のデータよりトランジスタサイズを抽出するトラ
ンジスタサイズ抽出モジユール、（６）はレイアウトパ
ターン情報抽出結果データ（４）のデータより配線容
量，抵抗を算出する配線容量，抵抗算出モジユール、
（12）はトランジスタサイズ抽出モジユール（５），配
線容量，抵抗算出モジユール（６）により生成し，記憶
されたトランジスタサイズ，配線容量等を含んだ回路シ
ミユレーシヨン用データ、（13）は回路シミユレーシヨ
ン用データ（12）のデータを解析する回路シミユレー
タ、（14）は回路シミユレーシヨン用データ（12）によ
り解析された回路シミユレーシヨン結果、（15）は回路
シミユレーシヨン結果（14）の結果を表示し解析する波
形表示モジユールである。
次に動作について第４図のフローチャートを用いて説
明する。レイアウトパターンデータ（１）と、（１）の
データよりデバイス、及び回路接続情報等を抽出するレ
イアウトパターン情報抽出ルール（12）を用いて、レイ
アウトパターン情報抽出モジユール（３）により、デバ
イス，回路接続情報等を含むレイアウトパターン情報抽
出結果データ（４）を抽出し、記憶する。次にデータ
（４）よりトランジスタサイズを抽出するトランジスタ
サイズ抽出モジユール（５）と配線の寄生容量，抵抗を
算出する配線容量，抵抗抽出モジユール（６）により、
トランジスタサイズ，配線容量，抵抗を含んだ回路シミ
ユレーシヨン用情報データ（12）を生成し、記憶する。
次に、各トランジスタの立ち上がり，立ち下がりのタイ
ミングを調べるために回路シミユレーシヨン用情報デー
タ（12）を用いて回路シミユレータ（13）により解析
し、回路シミユレーシヨン結果（14）を生成し、記憶す
る。その結果を人により特性が規格値を満たさない箇所
をエラーと判断する。
明する。レイアウトパターンデータ（１）と、（１）の
データよりデバイス、及び回路接続情報等を抽出するレ
イアウトパターン情報抽出ルール（12）を用いて、レイ
アウトパターン情報抽出モジユール（３）により、デバ
イス，回路接続情報等を含むレイアウトパターン情報抽
出結果データ（４）を抽出し、記憶する。次にデータ
（４）よりトランジスタサイズを抽出するトランジスタ
サイズ抽出モジユール（５）と配線の寄生容量，抵抗を
算出する配線容量，抵抗抽出モジユール（６）により、
トランジスタサイズ，配線容量，抵抗を含んだ回路シミ
ユレーシヨン用情報データ（12）を生成し、記憶する。
次に、各トランジスタの立ち上がり，立ち下がりのタイ
ミングを調べるために回路シミユレーシヨン用情報デー
タ（12）を用いて回路シミユレータ（13）により解析
し、回路シミユレーシヨン結果（14）を生成し、記憶す
る。その結果を人により特性が規格値を満たさない箇所
をエラーと判断する。
従来のレイアウトパターン検証システムは以上のよう
に構成されているため各トランジスタの立ち上がり，立
ち下がり時間の検証するために、トランジスタサイズ、
配線の寄生容量，抵抗を抽出した回路シミユレーシヨン
用情報データを抽出し、回路シミユレータにより解析
し、その結果を人が判断する必要があり、結果を得るま
でに非常に手間がかかるという問題点と、全てのトラン
ジスタを回路シミユレーシヨンで検証することはほとん
ど困難であるという問題点があった。
に構成されているため各トランジスタの立ち上がり，立
ち下がり時間の検証するために、トランジスタサイズ、
配線の寄生容量，抵抗を抽出した回路シミユレーシヨン
用情報データを抽出し、回路シミユレータにより解析
し、その結果を人が判断する必要があり、結果を得るま
でに非常に手間がかかるという問題点と、全てのトラン
ジスタを回路シミユレーシヨンで検証することはほとん
ど困難であるという問題点があった。
この発明は上記のような問題点を解消するためになさ
れたもので、回路シミユレーシヨンを実行せずに、レイ
アウトパターンデータだけの検証により各トランジスタ
の立ち上り，立ち下り時間を算出し、回路の特性を検証
するレイアウトパターン検証を得ることを目的とする。
れたもので、回路シミユレーシヨンを実行せずに、レイ
アウトパターンデータだけの検証により各トランジスタ
の立ち上り，立ち下り時間を算出し、回路の特性を検証
するレイアウトパターン検証を得ることを目的とする。
この発明に係るレイアウトパターン検証システムは、
レイアウトパターンデータからデバイス，及び回路接続
情報等を抽出するレイアウトパターン情報抽出ルールを
用いて、レイアウトパターン情報抽出モジユールでレイ
アウトパターン情報を抽出し、その結果からトランジス
タサイズをトランジスタサイズ抽出モジユールにより抽
出し、さらに配線の寄生容量，抵抗を配線容量，抵抗抽
出モジユールで算出する。抽出した以上の情報をもと
に、各トランジスタの時定数を時定数算出モジユールに
より計算し、その結果を検証ルールの規定値を基に時定
数検証モジユールにより比較検証し、規定値を越えるト
ランジスタとその出力配線をエラーとして出力するよう
にしたものである。
レイアウトパターンデータからデバイス，及び回路接続
情報等を抽出するレイアウトパターン情報抽出ルールを
用いて、レイアウトパターン情報抽出モジユールでレイ
アウトパターン情報を抽出し、その結果からトランジス
タサイズをトランジスタサイズ抽出モジユールにより抽
出し、さらに配線の寄生容量，抵抗を配線容量，抵抗抽
出モジユールで算出する。抽出した以上の情報をもと
に、各トランジスタの時定数を時定数算出モジユールに
より計算し、その結果を検証ルールの規定値を基に時定
数検証モジユールにより比較検証し、規定値を越えるト
ランジスタとその出力配線をエラーとして出力するよう
にしたものである。
この発明におけるレイアウトパターン検証システム
は、レイアウトパターンデータからデバイス，回路接続
情報をレイアウトパターン情報抽出モジユールにより抽
出し、抽出したデバイス，回路接続情報よりトランジス
タサイズ抽出モジユール及び配線容量，抵抗算出モジユ
ールによりトランジスタサイズと配線容量，抵抗を抽出
する。抽出された上記情報より、各トランジスタの時定
数（立ち上がり時間，立ち下がり時間）を時定数算出モ
ジユールにより算出し、算出した値は検証ルールの規定
値を満足するか時定数検証モジユールにより検証し、満
足しなければエラーとして出力する。
は、レイアウトパターンデータからデバイス，回路接続
情報をレイアウトパターン情報抽出モジユールにより抽
出し、抽出したデバイス，回路接続情報よりトランジス
タサイズ抽出モジユール及び配線容量，抵抗算出モジユ
ールによりトランジスタサイズと配線容量，抵抗を抽出
する。抽出された上記情報より、各トランジスタの時定
数（立ち上がり時間，立ち下がり時間）を時定数算出モ
ジユールにより算出し、算出した値は検証ルールの規定
値を満足するか時定数検証モジユールにより検証し、満
足しなければエラーとして出力する。
以下、この発明の一実施例を図について説明する。第
１図において、（１）はLSIの構造を幾何学的に表わし
たレイアウトパターンデータ、（２）はデバイス，回路
接続情報等を抽出するレイアウトパターン情報抽出ルー
ル、（３）は（１）のデータより（２）のルールを用い
て、レイアウトパターン情報を抽出し記憶するレイアウ
トパターン情報抽出モジユール、（４）は（３）により
抽出し、記憶されたレイアウトパターン情報抽出結果デ
ータ、（５）は（４）の結果より、トランジスタサイズ
を抽出するトランジスタサイズ抽出モジユール、（６）
は（４）の結果より配線容量，抵抗を算出する配線容
量，抵抗算出モジユール、（７）は上記モジユールによ
り算出した情報より、各トランジスタの時定数を算出す
る時定数算出モジユール、（８）は（７）により算出し
た時定数を検証するための基準値を定義した検証ルー
ル、（９）は（７）により算出した時定数を（８）の検
証ルールを用いて検証する時定数検証モジユール、（1
0）は（９）により生成し記憶されたエラー結果、（1
1）は（10）のエラー結果を表示する表示モジユールで
ある。
１図において、（１）はLSIの構造を幾何学的に表わし
たレイアウトパターンデータ、（２）はデバイス，回路
接続情報等を抽出するレイアウトパターン情報抽出ルー
ル、（３）は（１）のデータより（２）のルールを用い
て、レイアウトパターン情報を抽出し記憶するレイアウ
トパターン情報抽出モジユール、（４）は（３）により
抽出し、記憶されたレイアウトパターン情報抽出結果デ
ータ、（５）は（４）の結果より、トランジスタサイズ
を抽出するトランジスタサイズ抽出モジユール、（６）
は（４）の結果より配線容量，抵抗を算出する配線容
量，抵抗算出モジユール、（７）は上記モジユールによ
り算出した情報より、各トランジスタの時定数を算出す
る時定数算出モジユール、（８）は（７）により算出し
た時定数を検証するための基準値を定義した検証ルー
ル、（９）は（７）により算出した時定数を（８）の検
証ルールを用いて検証する時定数検証モジユール、（1
0）は（９）により生成し記憶されたエラー結果、（1
1）は（10）のエラー結果を表示する表示モジユールで
ある。
次に動作について第２図のフローチヤートを用いて説
明する。レイアウトパターンデータ（１）から、デバイ
ス，回路接続情報等を抽出するレイアウトパターン情報
抽出ルール（２）を用いてレイアウトパターン情報抽出
モジユール（３）によりデバイス，回路接続情報等を含
んだレイアウトパターン情報抽出結果データ（４）を生
成し、記憶する。生成し、記憶されたデータより、トラ
ンジスタサイズをトランジスタサイズ抽出モジユール
（５）により抽出し、さらに配線容量，抵抗を配線容
量，抵抗抽出モジユール（６）により算出する。これら
のデータから各トランジスタの時定数を時定数算出モジ
ユール（７）により算出し、算出した値を検証ルール
（８）に定義された値により時定数検証モジユール
（９）により検証し、エラー結果（10）を生成し記憶す
る。生成し、記憶されたエラー結果をエラー表示モジユ
ール（11）により表示し、エラーを確認する様にしたも
のである。
明する。レイアウトパターンデータ（１）から、デバイ
ス，回路接続情報等を抽出するレイアウトパターン情報
抽出ルール（２）を用いてレイアウトパターン情報抽出
モジユール（３）によりデバイス，回路接続情報等を含
んだレイアウトパターン情報抽出結果データ（４）を生
成し、記憶する。生成し、記憶されたデータより、トラ
ンジスタサイズをトランジスタサイズ抽出モジユール
（５）により抽出し、さらに配線容量，抵抗を配線容
量，抵抗抽出モジユール（６）により算出する。これら
のデータから各トランジスタの時定数を時定数算出モジ
ユール（７）により算出し、算出した値を検証ルール
（８）に定義された値により時定数検証モジユール
（９）により検証し、エラー結果（10）を生成し記憶す
る。生成し、記憶されたエラー結果をエラー表示モジユ
ール（11）により表示し、エラーを確認する様にしたも
のである。
以上のように、この発明によるレイアウトパターン検
証システムによれば、レイアウトパターンデータだけで
簡単な回路の特性（立ち上がり，立ち下がり時間）の検
証が短時間ででき、またシミユレーシヨンと違いエラー
箇所の発見も容易にできるといつた効果がある。
証システムによれば、レイアウトパターンデータだけで
簡単な回路の特性（立ち上がり，立ち下がり時間）の検
証が短時間ででき、またシミユレーシヨンと違いエラー
箇所の発見も容易にできるといつた効果がある。
第１図はこの発明の一実施例によるレイアウトパターン
検証システムのブロツク図、第２図は第１図の動作を示
すフローチヤート図、第３図は従来のレイアウトパター
ン検証システムのブロツク図、第４図は従来システムの
動作を示すフローチヤート図である。 図において、（１）はレイアウトパターンデータ、
（２）はレイアウトパターン情報抽出ルール、（３）は
レイアウトパターン情報抽出モジユール、（４）はレイ
アウトパターン情報抽出結果データ、（５）はトランジ
スタサイズ抽出モジユール、（６）は配線容量，抵抗算
出モジユール、（７）は時定数算出モジユール、（８）
は検証ルール、（９）は時定数検証モジユール、（10）
はエラー結果、（11）はエラー表示モジユールである。 なお、図中、同一符号は同一、又は相当部分を示す。
検証システムのブロツク図、第２図は第１図の動作を示
すフローチヤート図、第３図は従来のレイアウトパター
ン検証システムのブロツク図、第４図は従来システムの
動作を示すフローチヤート図である。 図において、（１）はレイアウトパターンデータ、
（２）はレイアウトパターン情報抽出ルール、（３）は
レイアウトパターン情報抽出モジユール、（４）はレイ
アウトパターン情報抽出結果データ、（５）はトランジ
スタサイズ抽出モジユール、（６）は配線容量，抵抗算
出モジユール、（７）は時定数算出モジユール、（８）
は検証ルール、（９）は時定数検証モジユール、（10）
はエラー結果、（11）はエラー表示モジユールである。 なお、図中、同一符号は同一、又は相当部分を示す。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 Ｈ０１Ｌ 21/82 Ｃ
Claims (1)
- 【請求項１】LSIの構造を幾何学的に定義したレイアウ
トパターンデータと、そのデータよりデバイス，回路接
続情報等を抽出するルールを記述したレイアウトパター
ン情報抽出ルールと、それらのデータとルールによりデ
バイス，回路接続情報等を抽出し、記憶するレイアウト
パターン情報抽出モジユールと、抽出し、記憶されたレ
イアウトパターン情報抽出結果データと、その結果デー
タよりトランジスタサイズを抽出するトランジスタサイ
ズ抽出モジユールと、配線容量，抵抗を算出する配線容
量，抵抗算出モジユールと、これらのモジユールより抽
出したデータから各トランジスタの時定数（立ち上がり
時間，立ち下がり時間）を算出する時定数算出モジユー
ルと、その算出した時定数が基準値を満足するかを検証
するための規格値を記述した検証ルールと、その検証ル
ールを用いて算出した時定数を検証し、エラーを生成
し，記憶する時定数検証モジユールと生成し，記憶され
たエラー結果と、そのエラー結果を表示する表示モジユ
ールを少なくとも備えたレイアウトパターン検証システ
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2326895A JPH0831111B2 (ja) | 1990-11-27 | 1990-11-27 | レイアウトパターン検証システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2326895A JPH0831111B2 (ja) | 1990-11-27 | 1990-11-27 | レイアウトパターン検証システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04192078A JPH04192078A (ja) | 1992-07-10 |
| JPH0831111B2 true JPH0831111B2 (ja) | 1996-03-27 |
Family
ID=18192947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2326895A Expired - Lifetime JPH0831111B2 (ja) | 1990-11-27 | 1990-11-27 | レイアウトパターン検証システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831111B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6671862B1 (en) * | 2002-08-07 | 2003-12-30 | Hewlett-Packard Development Company, L.P. | Method and apparatus for simplifying a circuit model |
-
1990
- 1990-11-27 JP JP2326895A patent/JPH0831111B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04192078A (ja) | 1992-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090228849A1 (en) | Method for Using an Equivalence Checker to Reduce Verification Effort in a System Having Analog Blocks | |
| US6539528B2 (en) | Methods, systems, and computer program products for designing an integrated circuit that use an information repository having circuit block layout information | |
| JPH05342305A (ja) | クロストーク検証装置 | |
| US7434183B2 (en) | Method and system for validating a hierarchical simulation database | |
| US6615394B2 (en) | Method and apparatus for preparing a simulation model for semiconductor integrated circuit at power terminal for simulating electromagnetic interference | |
| US20110099531A1 (en) | Statistical delay and noise calculation considering cell and interconnect variations | |
| US20020011885A1 (en) | Power model for EMI simulation to semiconductor integrated circuit , method of designing the power model, EMI simulator, power model preparation computer program, and storage medium storing the same as well as power model design support system | |
| CN114818598B (zh) | 一种基于电路翻转行为的vcd矢量压缩方法及装置 | |
| JPH0831111B2 (ja) | レイアウトパターン検証システム | |
| US6606587B1 (en) | Method and apparatus for estimating elmore delays within circuit designs | |
| US6928401B1 (en) | Interactive repeater insertion simulator (IRIS) system and method | |
| JP2000195960A (ja) | 半導体集積回路の遅延計算装置及びその方法並びにタイミング検証装置及びその方法 | |
| US6981238B1 (en) | Verification of integrated circuit designs using buffer control | |
| US20020013688A1 (en) | Back annotation apparatus for carrying out a simulation based on the extraction result in regard to parasitic elements | |
| JP2932794B2 (ja) | 回路接続検証装置 | |
| JPH07262257A (ja) | レイアウト検証装置 | |
| JPH06348781A (ja) | レイアウト検証装置 | |
| JPH03123057A (ja) | レイアウトパターン検証方法 | |
| JP3037022B2 (ja) | 素子接続状態の認識方法 | |
| JPH0567680A (ja) | 寄生デバイス情報抽出装置 | |
| JP2000082089A (ja) | Ｌｓｉの設計におけるタイミング検証方法 | |
| JPH11175580A (ja) | 集積回路設計装置 | |
| JP2937136B2 (ja) | 半導体集積回路のノイズ信頼性検証方法及び検証システ ム | |
| JPH06337904A (ja) | レイアウト検証装置 | |
| JPH0944559A (ja) | レイアウト検証方法および回路シミュレーション方法 |