JPH06348781A - レイアウト検証装置 - Google Patents
レイアウト検証装置Info
- Publication number
- JPH06348781A JPH06348781A JP5140715A JP14071593A JPH06348781A JP H06348781 A JPH06348781 A JP H06348781A JP 5140715 A JP5140715 A JP 5140715A JP 14071593 A JP14071593 A JP 14071593A JP H06348781 A JPH06348781 A JP H06348781A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion
- netlist
- layout pattern
- potential
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体集積回路を構成するＰ拡散抵抗の接続
状態と共に上記Ｐ拡散抵抗の形成層の電位をも検証す
る。 【構成】 半導体集積回路のレイアウトパタ−ン図ネッ
トリストを基に回路シュミレ−ションを行ない上記半導
体集積回路を構成するＰ拡散抵抗の両端の電位と上記Ｐ
拡散抵抗の形成層の電位とを求め、上記Ｐ拡散抵抗の両
端の電位と上記Ｐ拡散抵抗の形成層の電位とを比較し上
記Ｐ拡散抵抗の形成層電位を検証するようにしたもので
ある。
状態と共に上記Ｐ拡散抵抗の形成層の電位をも検証す
る。 【構成】 半導体集積回路のレイアウトパタ−ン図ネッ
トリストを基に回路シュミレ−ションを行ない上記半導
体集積回路を構成するＰ拡散抵抗の両端の電位と上記Ｐ
拡散抵抗の形成層の電位とを求め、上記Ｐ拡散抵抗の両
端の電位と上記Ｐ拡散抵抗の形成層の電位とを比較し上
記Ｐ拡散抵抗の形成層電位を検証するようにしたもので
ある。
Description
【０００１】
【産業上の利用分野】この発明は、基板上に分離形成さ
れるエピタキシャル層や基板内のＮ拡散層等にＰ拡散に
より形成されるＰ拡散抵抗を含む半導体集積回路のレイ
アウト検証装置に関するものである。
れるエピタキシャル層や基板内のＮ拡散層等にＰ拡散に
より形成されるＰ拡散抵抗を含む半導体集積回路のレイ
アウト検証装置に関するものである。
【０００２】
【従来の技術】図５は従来の半導体集積回路のレイアウ
ト検証装置の構成図であり、図において、１は半導体集
積回路図およびそのレイアウトパターン図を入力し表示
する回路図、レイアウトパターン図入出力部、３は回路
図、レイアウトパターン図入出力部１から入力された回
路図を表示するための回路図データ２からその回路を構
成する素子のインスタンス番号とその素子を接続する配
線のネット番号からなる回路図ネットリストデータ４を
作成するネットリスト抽出部、６は回路図、レイアウト
パターン図入出力部１から入力されたレイアウトパター
ン図を表示するためのレイアウトパターン図データ５か
らレイアウトパターン図ネットリストデータ７を作成す
るネットリスト抽出部、８はネットリスト比較部、９は
ネットリスト比較データ、１０はネットリスト比較結果
リストである。
ト検証装置の構成図であり、図において、１は半導体集
積回路図およびそのレイアウトパターン図を入力し表示
する回路図、レイアウトパターン図入出力部、３は回路
図、レイアウトパターン図入出力部１から入力された回
路図を表示するための回路図データ２からその回路を構
成する素子のインスタンス番号とその素子を接続する配
線のネット番号からなる回路図ネットリストデータ４を
作成するネットリスト抽出部、６は回路図、レイアウト
パターン図入出力部１から入力されたレイアウトパター
ン図を表示するためのレイアウトパターン図データ５か
らレイアウトパターン図ネットリストデータ７を作成す
るネットリスト抽出部、８はネットリスト比較部、９は
ネットリスト比較データ、１０はネットリスト比較結果
リストである。
【０００３】次に動作について説明する。回路図、レイ
アウトパターン図入出力部１によって描かれ表示された
回路図およびそのレイアウトパターン図の上記回路図デ
ータ２はネットリスト抽出部３に入力され、ネットリス
ト抽出部３において、回路図ネットリストデータ４が作
成されネットリスト比較部８に入力される。また、一
方、上記レイアウトパターン図のレイアウトパターン図
データ５はネットリスト抽出部６に入力され、ネットリ
スト抽出部６においてレイアウトパターン図ネットリス
トデータ７が作成されネットリスト比較部８に入力され
る。そして、ネットリスト比較部８において上記レイア
ウトパターン図ネットリストデータ７と回路図ネットリ
ストデータ４とが比較され、ネットリスト比較結果デー
タ８は記憶部（図示せず）に記憶されると共にプリント
されてリスト出力１０され接続状態が検証される。
アウトパターン図入出力部１によって描かれ表示された
回路図およびそのレイアウトパターン図の上記回路図デ
ータ２はネットリスト抽出部３に入力され、ネットリス
ト抽出部３において、回路図ネットリストデータ４が作
成されネットリスト比較部８に入力される。また、一
方、上記レイアウトパターン図のレイアウトパターン図
データ５はネットリスト抽出部６に入力され、ネットリ
スト抽出部６においてレイアウトパターン図ネットリス
トデータ７が作成されネットリスト比較部８に入力され
る。そして、ネットリスト比較部８において上記レイア
ウトパターン図ネットリストデータ７と回路図ネットリ
ストデータ４とが比較され、ネットリスト比較結果デー
タ８は記憶部（図示せず）に記憶されると共にプリント
されてリスト出力１０され接続状態が検証される。
【０００４】
【発明が解決しようとする課題】従来のレイアウト検証
装置は以上のように構成されているので、集積回路を構
成しているＰ拡散抵抗の接続状態は検証されるが、上記
Ｐ拡散抵抗１１は図７に示されるように基板１２上に分
離用Ｐ拡散部１４によって分離形成されたエピタキシャ
ル層（以下島と称する）１３にＰ拡散によって形成され
ており、上記島１３の電位は検証されないので、島１３
の電位がＰ拡散抵抗１１の両端の電位よりも低くなって
いると図８に破線で示されるようにトランジスタ等の寄
生素子１５が発生し正常動作しなくなる等の問題点があ
った。
装置は以上のように構成されているので、集積回路を構
成しているＰ拡散抵抗の接続状態は検証されるが、上記
Ｐ拡散抵抗１１は図７に示されるように基板１２上に分
離用Ｐ拡散部１４によって分離形成されたエピタキシャ
ル層（以下島と称する）１３にＰ拡散によって形成され
ており、上記島１３の電位は検証されないので、島１３
の電位がＰ拡散抵抗１１の両端の電位よりも低くなって
いると図８に破線で示されるようにトランジスタ等の寄
生素子１５が発生し正常動作しなくなる等の問題点があ
った。
【０００５】この発明は上記のような問題点を解消する
ためになされたもので、半導体集積回路の接続状態が検
証できると共に上記半導体集積回路を構成するＰ拡散抵
抗の形成層の電位の検証をもできるレイアウト検証装置
を提供することを目的とする。
ためになされたもので、半導体集積回路の接続状態が検
証できると共に上記半導体集積回路を構成するＰ拡散抵
抗の形成層の電位の検証をもできるレイアウト検証装置
を提供することを目的とする。
【０００６】
【課題を解決するための手段】この発明に係るレイアウ
ト検証装置は半導体集積回路のレイアウトパターン図ネ
ットリストを基に回路シュミレーションを行ない上記半
導体集積回路を構成するＰ拡散抵抗の両端の電位と上記
Ｐ拡散抵抗の形成層の電位とを求め、上記Ｐ拡散抵抗の
両端の電位と上記Ｐ拡散抵抗の形成層の電位とを比較し
上記Ｐ拡散抵抗の形成層電位を検証するようにしたもの
である。
ト検証装置は半導体集積回路のレイアウトパターン図ネ
ットリストを基に回路シュミレーションを行ない上記半
導体集積回路を構成するＰ拡散抵抗の両端の電位と上記
Ｐ拡散抵抗の形成層の電位とを求め、上記Ｐ拡散抵抗の
両端の電位と上記Ｐ拡散抵抗の形成層の電位とを比較し
上記Ｐ拡散抵抗の形成層電位を検証するようにしたもの
である。
【０００７】
【作用】この発明におけるレイアウト検証装置は半導体
集積回路を構成するＰ拡散抵抗の形成層の電位が回路シ
ミュレーションにより精度高く検証される。
集積回路を構成するＰ拡散抵抗の形成層の電位が回路シ
ミュレーションにより精度高く検証される。
【０００８】
実施例１．以下、図１に示されるこの発明の一実施例に
よるレイアウト検証装置の構成図について説明する。図
１において図６と同一符号は相当部分を示すのでその説
明を省略する。１６は回路図、レイアウトパターン図入
出力部１から入力されたレイアウトパターン図ネットリ
ストに基づき図２に示されるレイオウトパターン図ネッ
トリストデータ１７および図３に示される島つりネット
情報ファイル１８を作成するネットリスト抽出部、１９
はレイアウトパターン図ネットリストデータ１７に基づ
き回路シュミレーションを行う回路シュミレータ、２１
は回路シュミレーション結果２０と島つり情報ファイル
１８およびレイアウトパターン図ネットリストデータ１
７とに基づき上記島１３の電位を検証する抵抗の島電位
検証部である。
よるレイアウト検証装置の構成図について説明する。図
１において図６と同一符号は相当部分を示すのでその説
明を省略する。１６は回路図、レイアウトパターン図入
出力部１から入力されたレイアウトパターン図ネットリ
ストに基づき図２に示されるレイオウトパターン図ネッ
トリストデータ１７および図３に示される島つりネット
情報ファイル１８を作成するネットリスト抽出部、１９
はレイアウトパターン図ネットリストデータ１７に基づ
き回路シュミレーションを行う回路シュミレータ、２１
は回路シュミレーション結果２０と島つり情報ファイル
１８およびレイアウトパターン図ネットリストデータ１
７とに基づき上記島１３の電位を検証する抵抗の島電位
検証部である。
【０００９】次に動作について説明する。回路図、レイ
アウトパターン図入出力部１によって描かれ表示された
回路図およびそのレイアウトパターン図の上記回路図デ
ータ２はネットリスト抽出部３に入力され、ネットリス
ト抽出部３において、回路図ネットリスト４が作成され
る。また、一方、上記レイアウトパターン図のレイアウ
トパターン図データ５はネットリスト抽出部６に入力さ
れる。ネットリスト抽出部１６において入力されたレイ
アウトパターン図データ１５に基づき、図７に示される
島１３にＰ拡散によって形成されるＰ拡散抵抗のインス
タンス番号と上記Ｐ拡散抵抗の両端に接続される配線の
ネット番号および上記島１３の端子１３ａに接続される
配線のネット番号（以後、島つりネット番号と称する）
からなる図２に示されるレイアウトパターン図ネットリ
ストデータ１７、および、上記島１３にＰ拡散によって
形成されるＰ拡散抵抗１１のインスタンス番号と上記島
つりネット番号からなる図３に示される島つりネット情
報ファイル１８が作成される。そして、従来と同様にネ
ットリスト比較部８において上記回路図ネットリストデ
ータ４とレイアウトパターン図ネットリストデータ１７
とが比較され配線状態が検証される。一方、回路シュミ
レータ１９は入力されたレイアウトパターン図ネットリ
ストデータ１７を基に回路シュミレーションを実行す
る。回路シュミレーション結果２０は抵抗の島電位検証
部２１に入力され、抵抗の島電位検証部２１においてシ
ュミレーション結果ファイル２０と島つりネット情報フ
ァイル１８およびレイアウトパターン図ネットリストデ
ータ１７に基づき島のネット電位（島電位）が、島にＰ
拡散によって形成されるＰ拡散抵抗の両端のネット電位
と同電位か、もしくは高電位かを判断され島電位が検証
される。
アウトパターン図入出力部１によって描かれ表示された
回路図およびそのレイアウトパターン図の上記回路図デ
ータ２はネットリスト抽出部３に入力され、ネットリス
ト抽出部３において、回路図ネットリスト４が作成され
る。また、一方、上記レイアウトパターン図のレイアウ
トパターン図データ５はネットリスト抽出部６に入力さ
れる。ネットリスト抽出部１６において入力されたレイ
アウトパターン図データ１５に基づき、図７に示される
島１３にＰ拡散によって形成されるＰ拡散抵抗のインス
タンス番号と上記Ｐ拡散抵抗の両端に接続される配線の
ネット番号および上記島１３の端子１３ａに接続される
配線のネット番号（以後、島つりネット番号と称する）
からなる図２に示されるレイアウトパターン図ネットリ
ストデータ１７、および、上記島１３にＰ拡散によって
形成されるＰ拡散抵抗１１のインスタンス番号と上記島
つりネット番号からなる図３に示される島つりネット情
報ファイル１８が作成される。そして、従来と同様にネ
ットリスト比較部８において上記回路図ネットリストデ
ータ４とレイアウトパターン図ネットリストデータ１７
とが比較され配線状態が検証される。一方、回路シュミ
レータ１９は入力されたレイアウトパターン図ネットリ
ストデータ１７を基に回路シュミレーションを実行す
る。回路シュミレーション結果２０は抵抗の島電位検証
部２１に入力され、抵抗の島電位検証部２１においてシ
ュミレーション結果ファイル２０と島つりネット情報フ
ァイル１８およびレイアウトパターン図ネットリストデ
ータ１７に基づき島のネット電位（島電位）が、島にＰ
拡散によって形成されるＰ拡散抵抗の両端のネット電位
と同電位か、もしくは高電位かを判断され島電位が検証
される。
【００１０】抵抗の島電位検証部２１の判断動作は図４
のフローチャートに示される通り、島つりネット情報フ
ァイル１８から島に形成されるＰ拡散抵抗のインスタン
ス番号とＰ拡散抵抗の島つりネット番号を読み、回路シ
ュミレーション結果ファイル２０からネット番号と電圧
値を読み込み（ステップＡ）、島つりネット情報ファイ
ル１８のネット番号Ｎに対応したシュミレーション結果
ファイル２０のネット番号ｎを探す（Ｎ＝ｎ）。よっ
て、Ｐ拡散抵抗の島つりネット電位（島電位）がＶｎで
あることが判明する（Ｎ＝Ｖｎ）（ステップＢ）。次
に、島つりネット情報ファイル１８の島つりネット番号
Ｎに対応したＰ拡散抵抗のインスタンス番号ＲＮを読み
出し、レイアウトパターン図ネットリスト１７より上記
インスタンス番号ＲＮの両端のネット番号２０、２５を
読み出し、回路シュミレーション結果ファイル２０のネ
ット番号２０、２５から上記Ｐ拡散抵抗ＲＮの両端の電
圧値Ｖ20、Ｖ25を求める（ステップＣ）。次に、島電位
ＶｎとＰ拡散抵抗ＲＮの両端の電圧値Ｖ20、Ｖ25とを比
較し、ＶｎがＶ20、Ｖ25よりも大きい場合、あるいは同
じ場合は島つりネット番号は正常であると判断され、ま
た、ＶｎがＶ20、Ｖ25よりも小さい場合は島つりネット
番号は誤りであると判断され、誤りであると判断された
場合のみレイアウトパターン図データ１５にその検証結
果データ２２が戻される（ステップＤ）。
のフローチャートに示される通り、島つりネット情報フ
ァイル１８から島に形成されるＰ拡散抵抗のインスタン
ス番号とＰ拡散抵抗の島つりネット番号を読み、回路シ
ュミレーション結果ファイル２０からネット番号と電圧
値を読み込み（ステップＡ）、島つりネット情報ファイ
ル１８のネット番号Ｎに対応したシュミレーション結果
ファイル２０のネット番号ｎを探す（Ｎ＝ｎ）。よっ
て、Ｐ拡散抵抗の島つりネット電位（島電位）がＶｎで
あることが判明する（Ｎ＝Ｖｎ）（ステップＢ）。次
に、島つりネット情報ファイル１８の島つりネット番号
Ｎに対応したＰ拡散抵抗のインスタンス番号ＲＮを読み
出し、レイアウトパターン図ネットリスト１７より上記
インスタンス番号ＲＮの両端のネット番号２０、２５を
読み出し、回路シュミレーション結果ファイル２０のネ
ット番号２０、２５から上記Ｐ拡散抵抗ＲＮの両端の電
圧値Ｖ20、Ｖ25を求める（ステップＣ）。次に、島電位
ＶｎとＰ拡散抵抗ＲＮの両端の電圧値Ｖ20、Ｖ25とを比
較し、ＶｎがＶ20、Ｖ25よりも大きい場合、あるいは同
じ場合は島つりネット番号は正常であると判断され、ま
た、ＶｎがＶ20、Ｖ25よりも小さい場合は島つりネット
番号は誤りであると判断され、誤りであると判断された
場合のみレイアウトパターン図データ１５にその検証結
果データ２２が戻される（ステップＤ）。
【００１１】実施例２．なお、上記実施例１では半導体
集積回路を構成するＰ拡散抵抗を基板上に分離形成され
たエピタキシャル層にＰ拡散によって形成したものにつ
いて述べたが、これに限らず、図５に示されるように上
記Ｐ拡散抵抗を基板１２内のＮ拡散層にＰ拡散によって
形成したものであっても良く、前述の実施例１によるレ
イアウト検証装置により同様にして検証することができ
同様の効果を奏する。
集積回路を構成するＰ拡散抵抗を基板上に分離形成され
たエピタキシャル層にＰ拡散によって形成したものにつ
いて述べたが、これに限らず、図５に示されるように上
記Ｐ拡散抵抗を基板１２内のＮ拡散層にＰ拡散によって
形成したものであっても良く、前述の実施例１によるレ
イアウト検証装置により同様にして検証することができ
同様の効果を奏する。
【００１２】
【発明の効果】以上のように、この発明によれば半導体
集積回路を構成するＰ拡散抵抗の形成層の電位を検証す
るように構成したので、寄生素子を発生しない信頼性の
高いレイアウトパターンの形成が容易となる。
集積回路を構成するＰ拡散抵抗の形成層の電位を検証す
るように構成したので、寄生素子を発生しない信頼性の
高いレイアウトパターンの形成が容易となる。
【図１】この発明の一実施例によるレイアウト検証装置
を示す構成図である。
を示す構成図である。
【図２】レイアウトパターン図ネットリストの一例を示
す図である。
す図である。
【図３】島つりネット情報ファイルの一例を示す図であ
る。
る。
【図４】図１に示される抵抗の島電位検証部２１の動作
の一例を示すフローチャートである。
の一例を示すフローチャートである。
【図５】Ｐ拡散抵抗を示す断面図である。
【図６】従来のレイアウト検証装置を示す構成図であ
る。
る。
【図７】Ｐ拡散抵抗を示す断面図である。
【図８】寄生素子の発生の一例を示す図である。
１ 回路図、レイオウトパターン図入出力装置 ２ 回路図データ ３ ネットリスト抽出部 ４ 回路図ネットリスト ８ ネットリスト比較部 ９ ネットリスト比較結果データ １５ レイアウトパターン図データ １６ ネットリスト抽出部 １７ レイアウトパターン図ネットリスト １８ 島つりネット情報ファイル １９ 回路シミュレータ ２０ 回路シミュレーション結果 ２１ 抵抗の島電位検証部
Claims (1)
- 【請求項１】 基板上に分離形成されるエピタキシャル
層や基板内のＮ拡散層等にＰ拡散により形成されるＰ拡
散抵抗を含む半導体集積回路の回路図とそのレイアウト
パターン図入出力部からの回路図データを基に回路図ネ
ットリストを抽出すると共に上記回路図とそのレイアウ
トパターン図入出力部からのレイアウトパターン図デー
タを基にレイアウトパターン図ネットリストを抽出し、
上記両ネットリストを比較しレイアウト検証するものに
おいて、上記レイアウトパターン図ネットリストを基に
回路シュミレーションを行ない上記Ｐ拡散抵抗の両端の
電位と上記Ｐ拡散抵抗の形成層の電位とを求める回路シ
ュミレータと、上記回路シュミレータで求められたＰ拡
散抵抗の両端の電位と上記Ｐ拡散抵抗の形成層の電位と
を比較し上記Ｐ拡散抵抗の形成層電位を検証するＰ拡散
抵抗の形成層電位検証手段を設けたことを特徴とするレ
イアウト検証装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5140715A JPH06348781A (ja) | 1993-06-11 | 1993-06-11 | レイアウト検証装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5140715A JPH06348781A (ja) | 1993-06-11 | 1993-06-11 | レイアウト検証装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06348781A true JPH06348781A (ja) | 1994-12-22 |
Family
ID=15275032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5140715A Pending JPH06348781A (ja) | 1993-06-11 | 1993-06-11 | レイアウト検証装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06348781A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7072816B1 (en) * | 1999-09-30 | 2006-07-04 | International Business Machines Corporation | Method and system for providing hierarchical self-checking in ASIC simulation |
-
1993
- 1993-06-11 JP JP5140715A patent/JPH06348781A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7072816B1 (en) * | 1999-09-30 | 2006-07-04 | International Business Machines Corporation | Method and system for providing hierarchical self-checking in ASIC simulation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2564344B2 (ja) | 半導体集積回路の設計方式 | |
| US6948145B2 (en) | Tool suite for the rapid development of advanced standard cell libraries employing the connection properties of nets to identify potential pin placements | |
| US6449753B1 (en) | Hierarchical coupling noise analysis for submicron integrated circuit designs | |
| US6536022B1 (en) | Two pole coupling noise analysis model for submicron integrated circuit design verification | |
| JP2002197138A (ja) | 設計回路の検証方法 | |
| JPH06348781A (ja) | レイアウト検証装置 | |
| US5715170A (en) | Apparatus for forming input data for a logic simulator | |
| JP2000195960A (ja) | 半導体集積回路の遅延計算装置及びその方法並びにタイミング検証装置及びその方法 | |
| Hwang | REX—A VLSI parasitic extraction tool for electromigration and signal analysis | |
| JPH06337904A (ja) | レイアウト検証装置 | |
| JP3813863B2 (ja) | シールド配線を行うためのプログラムを記録した記録媒体、プログラム | |
| JPH07262257A (ja) | レイアウト検証装置 | |
| JP3514892B2 (ja) | 半導体集積回路のレイアウト検証方法 | |
| JP2689666B2 (ja) | レイアウト検証装置 | |
| JP4684911B2 (ja) | シールド配線を行うためのｌｓｉ | |
| JP2000082089A (ja) | Ｌｓｉの設計におけるタイミング検証方法 | |
| JPH0567680A (ja) | 寄生デバイス情報抽出装置 | |
| JPH06348780A (ja) | レイアウトエディタ装置 | |
| JP2001351981A (ja) | セルの配置方法およびその配置装置 | |
| JP3394321B2 (ja) | 集積回路の論理シミュレーション方法 | |
| JPH0529953B2 (ja) | ||
| JP2011248815A (ja) | レイアウト検証装置及びレイアウト検証方法 | |
| JPH04153774A (ja) | 回路接続情報の記憶方式 | |
| JPH06132401A (ja) | レイアウト検証装置 | |
| JPH0831111B2 (ja) | レイアウトパターン検証システム |