JPH08313592A - Ｉｃ試験装置 - Google Patents
Ｉｃ試験装置Info
- Publication number
- JPH08313592A JPH08313592A JP7118464A JP11846495A JPH08313592A JP H08313592 A JPH08313592 A JP H08313592A JP 7118464 A JP7118464 A JP 7118464A JP 11846495 A JP11846495 A JP 11846495A JP H08313592 A JPH08313592 A JP H08313592A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- speed
- value data
- voltage value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 プログラムが簡単で高速に試験が行え、安価
に構成することができるＩＣ試験装置を実現することを
目的にする。 【構成】 本発明は、電圧値データを入力し、電圧値デ
ータに対応した多値電圧信号を出力する被試験対象の試
験を行うＩＣ試験装置に改良を加えたものである。本装
置は、電圧値データを高速に与える高速信号発生部と、
被試験対象が多値電圧信号を出力する出力ピンごとに設
けられ、被試験対象からの多値電圧信号を入力し、電圧
値データに対応した比較電圧と比較する低速動作の低速
比較部と、を有することを特徴とする。
に構成することができるＩＣ試験装置を実現することを
目的にする。 【構成】 本発明は、電圧値データを入力し、電圧値デ
ータに対応した多値電圧信号を出力する被試験対象の試
験を行うＩＣ試験装置に改良を加えたものである。本装
置は、電圧値データを高速に与える高速信号発生部と、
被試験対象が多値電圧信号を出力する出力ピンごとに設
けられ、被試験対象からの多値電圧信号を入力し、電圧
値データに対応した比較電圧と比較する低速動作の低速
比較部と、を有することを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、電圧値データを入力
し、電圧値データに対応した多値電圧信号を出力する被
試験対象、例えば、液晶ドライバやプラズマドライバな
どの試験を行う試験装置に関し、プログラムが簡単で高
速に試験が行え、安価に構成することができるＩＣ試験
装置に関するものである。
し、電圧値データに対応した多値電圧信号を出力する被
試験対象、例えば、液晶ドライバやプラズマドライバな
どの試験を行う試験装置に関し、プログラムが簡単で高
速に試験が行え、安価に構成することができるＩＣ試験
装置に関するものである。
【０００２】
【従来の技術】例えば、液晶駆動ＩＣは、１６０系統の
出力を備えていて、３ビットの電圧値データをシリアル
に入力し、その電圧値データによる８通りの組み合わせ
に基づいて液晶を駆動するための８電圧レベルの中から
対応する１レベルを各出力系統に選択的に出力する。こ
の例では、液晶は８階調表示されることになる。このよ
うな液晶駆動ＩＣを試験する試験装置は、被試験対象
（液晶駆動ＩＣ）にデジタル信号（電圧値データ）を入
力ピンに入力する。このデジタル信号に基づいて、被試
験対象は出力ピンより多値電圧信号を出力する。そし
て、出力ピンをスキャナにより選択して、出力ピンから
出力される多値電圧信号を取り込んで、被試験対象が所
望の電圧値が出力されているかどうかの試験を行ってい
た。このような試験装置は、特開平６−３４７１７号公
報に記載されている。
出力を備えていて、３ビットの電圧値データをシリアル
に入力し、その電圧値データによる８通りの組み合わせ
に基づいて液晶を駆動するための８電圧レベルの中から
対応する１レベルを各出力系統に選択的に出力する。こ
の例では、液晶は８階調表示されることになる。このよ
うな液晶駆動ＩＣを試験する試験装置は、被試験対象
（液晶駆動ＩＣ）にデジタル信号（電圧値データ）を入
力ピンに入力する。このデジタル信号に基づいて、被試
験対象は出力ピンより多値電圧信号を出力する。そし
て、出力ピンをスキャナにより選択して、出力ピンから
出力される多値電圧信号を取り込んで、被試験対象が所
望の電圧値が出力されているかどうかの試験を行ってい
た。このような試験装置は、特開平６−３４７１７号公
報に記載されている。
【０００３】
【発明が解決しようとする課題】このような試験装置で
は以下のような問題点があった。被試験対象から出力さ
れる多値電圧信号をデジタル値で取り込むので、多値電
圧信号が所望の電圧値であるかの判定に時間を要し、試
験時間が長くなってしまう。また、スキャナにより被試
験対象の出力ピンを選択して取り込まなければならな
い。そのため、被試験対象は、出力ピンが１６０ピンと
多いので、走査時間も多く時間が必要になってしまう。
これにより、１つのＩＣを試験する時間が長くなってし
まう。そして、走査のためにタイミングや切り替えなど
のプログラムが必要になり、プログラムをする時間も必
要になる。
は以下のような問題点があった。被試験対象から出力さ
れる多値電圧信号をデジタル値で取り込むので、多値電
圧信号が所望の電圧値であるかの判定に時間を要し、試
験時間が長くなってしまう。また、スキャナにより被試
験対象の出力ピンを選択して取り込まなければならな
い。そのため、被試験対象は、出力ピンが１６０ピンと
多いので、走査時間も多く時間が必要になってしまう。
これにより、１つのＩＣを試験する時間が長くなってし
まう。そして、走査のためにタイミングや切り替えなど
のプログラムが必要になり、プログラムをする時間も必
要になる。
【０００４】本発明の目的は、プログラムが簡単で高速
に試験が行え、安価に構成することができるＩＣ試験装
置を実現することにある。
に試験が行え、安価に構成することができるＩＣ試験装
置を実現することにある。
【０００５】
【課題を解決するための手段】本発明は、電圧値データ
を入力し、電圧値データに対応した多値電圧信号を出力
する被試験対象の試験を行うＩＣ試験装置において、前
記電圧値データを高速に与える高速信号発生部と、前記
被試験対象が多値電圧信号を出力する出力ピンごとに設
けられ、被試験対象からの多値電圧信号を入力し、前記
電圧値データに対応した比較電圧と比較する低速動作の
低速比較部と、を有することを特徴とするものである。
を入力し、電圧値データに対応した多値電圧信号を出力
する被試験対象の試験を行うＩＣ試験装置において、前
記電圧値データを高速に与える高速信号発生部と、前記
被試験対象が多値電圧信号を出力する出力ピンごとに設
けられ、被試験対象からの多値電圧信号を入力し、前記
電圧値データに対応した比較電圧と比較する低速動作の
低速比較部と、を有することを特徴とするものである。
【０００６】
【作用】このような本発明では、高速信号発生部が出力
する電圧値データを高速に被試験対象に与える。被試験
対象は、電圧値データに基づいた多値電圧信号を出力す
る。そして、低速比較部は、被試験対象からの多値電圧
信号を入力し、電圧値データに対応した比較電圧と比較
する。
する電圧値データを高速に被試験対象に与える。被試験
対象は、電圧値データに基づいた多値電圧信号を出力す
る。そして、低速比較部は、被試験対象からの多値電圧
信号を入力し、電圧値データに対応した比較電圧と比較
する。
【０００７】
【実施例】以下図面を用いて本発明を説明する。図１は
本発明の一実施例を示した構成図である。図において、
１は被試験対象であるＤＵＴで、例えば１６０系統分の
電圧値データ（デジタル信号）をシリアルに入力し、１
６０系統の出力ピンから多値電圧信号をパラレルに出力
する。２は高速信号発生部で、ＤＵＴ１の各入力ピンに
設けられ、ＤＵＴ１が出力する多値電圧信号の電圧値デ
ータなどを高速に与える。３は低速比較部で、ＤＵＴ１
の出力ピンごとに設けられ、ＤＵＴ１からの多値電圧信
号を入力し、ＤＵＴ１に入力した電圧値データに対応し
た比較電圧と比較する。
本発明の一実施例を示した構成図である。図において、
１は被試験対象であるＤＵＴで、例えば１６０系統分の
電圧値データ（デジタル信号）をシリアルに入力し、１
６０系統の出力ピンから多値電圧信号をパラレルに出力
する。２は高速信号発生部で、ＤＵＴ１の各入力ピンに
設けられ、ＤＵＴ１が出力する多値電圧信号の電圧値デ
ータなどを高速に与える。３は低速比較部で、ＤＵＴ１
の出力ピンごとに設けられ、ＤＵＴ１からの多値電圧信
号を入力し、ＤＵＴ１に入力した電圧値データに対応し
た比較電圧と比較する。
【０００８】高速信号発生部２において、２１はタイミ
ングジェネレータで、各種タイミング信号を出力する。
２２はパターンメモリで、ＤＵＴ１に入力するデジタル
信号の入力パターンデータを記憶する。デジタル信号に
は、クロック信号，スタート信号，電圧値データ，出力
信号がある。２３はパターンジェネレータで、タイミン
グジェネレータ２１が出力するタイミング信号によりパ
ターンメモリ２２のアドレスを出力する。また、パター
ンジェネレータ２３は、低速比較部３にイベント信号を
出力する。２４はフォーマッタで、タイミングジェネレ
ータ２１が出力するタイミング信号を入力すると共に、
パターンメモリ２２から入力パターンデータを入力し、
各種波形成形した信号を出力する。２５はドライバで、
フォーマッタ２４からの信号を入力し、入力した信号の
立ち上がり・立ち下がり時間や最大電圧振幅などを設定
し、ＤＵＴ１に出力する。
ングジェネレータで、各種タイミング信号を出力する。
２２はパターンメモリで、ＤＵＴ１に入力するデジタル
信号の入力パターンデータを記憶する。デジタル信号に
は、クロック信号，スタート信号，電圧値データ，出力
信号がある。２３はパターンジェネレータで、タイミン
グジェネレータ２１が出力するタイミング信号によりパ
ターンメモリ２２のアドレスを出力する。また、パター
ンジェネレータ２３は、低速比較部３にイベント信号を
出力する。２４はフォーマッタで、タイミングジェネレ
ータ２１が出力するタイミング信号を入力すると共に、
パターンメモリ２２から入力パターンデータを入力し、
各種波形成形した信号を出力する。２５はドライバで、
フォーマッタ２４からの信号を入力し、入力した信号の
立ち上がり・立ち下がり時間や最大電圧振幅などを設定
し、ＤＵＴ１に出力する。
【０００９】低速比較部３において、３１は低速のパタ
ーンメモリで、期待値パターンデータを記憶する。期待
値パターンデータには、Ｈｉ，Ｌｏ，ＨｉＺ，マスクが
ある。３２は低速のシーケンサで、パターンジェネレー
タ２３からイベント信号を入力し、パターンメモリ３１
にアドレスを指示する。３３は低速のコンパレータで、
ＤＵＴ１から入力される多値電圧信号を比較電圧Ｖref
と比較する。コンパレータ３３は、ウインドコンパレー
タであり、２値（ハイ，ロー）の比較電圧により、多値
電圧信号と比較する。３４は低速のデジタルコンパレー
タで、タイミングジェネレータ２１が出力するストロー
ブ信号のタイミングでパターンメモリ３１からの期待値
パターンデータと、コンパレータ３３の比較結果とを比
較する。この比較結果をパス／フェイル信号として出力
する。
ーンメモリで、期待値パターンデータを記憶する。期待
値パターンデータには、Ｈｉ，Ｌｏ，ＨｉＺ，マスクが
ある。３２は低速のシーケンサで、パターンジェネレー
タ２３からイベント信号を入力し、パターンメモリ３１
にアドレスを指示する。３３は低速のコンパレータで、
ＤＵＴ１から入力される多値電圧信号を比較電圧Ｖref
と比較する。コンパレータ３３は、ウインドコンパレー
タであり、２値（ハイ，ロー）の比較電圧により、多値
電圧信号と比較する。３４は低速のデジタルコンパレー
タで、タイミングジェネレータ２１が出力するストロー
ブ信号のタイミングでパターンメモリ３１からの期待値
パターンデータと、コンパレータ３３の比較結果とを比
較する。この比較結果をパス／フェイル信号として出力
する。
【００１０】このような装置の動作を以下で説明する。
図２は図１の装置の動作を説明するタイミングチャート
である。ここでは、ＤＵＴ１は３ビットの電圧値データ
で動作し、出力ピンが１６０系統のものについて説明す
る。そして、電圧値データ“Ｄｎ”は出力ピン番号
“ｎ”の電圧値データを示す。
図２は図１の装置の動作を説明するタイミングチャート
である。ここでは、ＤＵＴ１は３ビットの電圧値データ
で動作し、出力ピンが１６０系統のものについて説明す
る。そして、電圧値データ“Ｄｎ”は出力ピン番号
“ｎ”の電圧値データを示す。
【００１１】高速信号発生部２は、クロック，スタート
信号，３ビットの電圧値データ，出力信号をＤＵＴ１に
出力する。これらの信号は、０〜５Ｖのデジタル信号
で、クロック信号は周波数が１５Ｍ〜６０ＭＨｚの信号
である。その他の信号は、これに準ずる速度で、ＤＵＴ
１に出力される。高速信号発生部２の動作を詳細に下記
で説明する。
信号，３ビットの電圧値データ，出力信号をＤＵＴ１に
出力する。これらの信号は、０〜５Ｖのデジタル信号
で、クロック信号は周波数が１５Ｍ〜６０ＭＨｚの信号
である。その他の信号は、これに準ずる速度で、ＤＵＴ
１に出力される。高速信号発生部２の動作を詳細に下記
で説明する。
【００１２】タイミングジェネレータ２１がタイミング
信号をパターンジェネレータ２３に出力する。タイミン
グ信号を受けたパターンジェネレータ２３は、パターン
メモリ２２にアドレス信号を出力する。アドレス信号を
受けたパターンメモリ２２は入力パターンデータを出力
する。そして、フォーマッタ２４は、タイミングジェネ
レータ２１からのタイミング信号とパターンメモリ２２
からの入力パターンデータによりデジタル信号を出力す
る。最後にドライバ２５はフォーマッタ２４からデジタ
ルタ信号を入力し、立ち上がり時間，立ち下がり時間，
最大振幅などが設定され、ＤＵＴ１に出力する。
信号をパターンジェネレータ２３に出力する。タイミン
グ信号を受けたパターンジェネレータ２３は、パターン
メモリ２２にアドレス信号を出力する。アドレス信号を
受けたパターンメモリ２２は入力パターンデータを出力
する。そして、フォーマッタ２４は、タイミングジェネ
レータ２１からのタイミング信号とパターンメモリ２２
からの入力パターンデータによりデジタル信号を出力す
る。最後にドライバ２５はフォーマッタ２４からデジタ
ルタ信号を入力し、立ち上がり時間，立ち下がり時間，
最大振幅などが設定され、ＤＵＴ１に出力する。
【００１３】ＤＵＴ１は、スタート信号の立ち下がり
で、電圧値データの入力を開始する。そして、順次、高
速信号発生部２から送られてくる電圧値データを、クロ
ック信号の立ち上がりで、次の出力ピンの電圧値データ
として送っている。つまり、電圧値データ“Ｄ１”はＤ
ＵＴ１の出力ピン番号“１”のデータであるが、ＤＵＴ
１に入力されて、始めのクロック信号の立ち上がりで
は、出力ピン番号“１６０”の出力データとして入力さ
れる。そして、次のクロック信号の立ち上がりで、出力
ピン番号“１６０”の電圧値データは“Ｄ２”となり、
出力ピン番号“１５９”の電圧値データが“Ｄ１”とな
る。このように、順次電圧値データが出力ピン番号“１
６０”の出力データが“Ｄ１６０”になるまで送られ
る。
で、電圧値データの入力を開始する。そして、順次、高
速信号発生部２から送られてくる電圧値データを、クロ
ック信号の立ち上がりで、次の出力ピンの電圧値データ
として送っている。つまり、電圧値データ“Ｄ１”はＤ
ＵＴ１の出力ピン番号“１”のデータであるが、ＤＵＴ
１に入力されて、始めのクロック信号の立ち上がりで
は、出力ピン番号“１６０”の出力データとして入力さ
れる。そして、次のクロック信号の立ち上がりで、出力
ピン番号“１６０”の電圧値データは“Ｄ２”となり、
出力ピン番号“１５９”の電圧値データが“Ｄ１”とな
る。このように、順次電圧値データが出力ピン番号“１
６０”の出力データが“Ｄ１６０”になるまで送られ
る。
【００１４】そして、出力信号の立ち上がりで、各出力
ピンから電圧値データに対応する電圧値の多値電圧信号
が出力する。この多値電圧信号は、最大８０Ｖの電圧を
出力し、出力信号の立ち上がりから多値電圧信号が立ち
上がるまでに数百ｎｓの時間が必要で、次の電圧レベル
になるには数μｓから数十μｓの時間が必要である。従
ってＤＵＴ１に入力される信号に比べ、非常に遅く、電
圧値が高い信号が出力される。
ピンから電圧値データに対応する電圧値の多値電圧信号
が出力する。この多値電圧信号は、最大８０Ｖの電圧を
出力し、出力信号の立ち上がりから多値電圧信号が立ち
上がるまでに数百ｎｓの時間が必要で、次の電圧レベル
になるには数μｓから数十μｓの時間が必要である。従
ってＤＵＴ１に入力される信号に比べ、非常に遅く、電
圧値が高い信号が出力される。
【００１５】低速比較部３において、シーケンサ３２は
パターンジェネレータ２３からイベント信号を入力し、
パターンメモリ３１にアドレスを指示する。このアドレ
スによりパターンメモリ３１は期待値パターンデータを
デジタルコンパレータ３４に出力する。そして、ＤＵＴ
１から多値電圧信号をコンパレータ３３は入力し、比較
電圧Ｖrefと比較する。このとき、比較電圧Ｖrefは、Ｄ
ＵＴ１から出力される多値電圧信号に対応した電圧値が
設定される。コンパレータ３３からの比較結果をデジタ
ルコンパレータ３４は入力し、期待値パターンデータと
比較し、パス／フェイル信号を出力する。
パターンジェネレータ２３からイベント信号を入力し、
パターンメモリ３１にアドレスを指示する。このアドレ
スによりパターンメモリ３１は期待値パターンデータを
デジタルコンパレータ３４に出力する。そして、ＤＵＴ
１から多値電圧信号をコンパレータ３３は入力し、比較
電圧Ｖrefと比較する。このとき、比較電圧Ｖrefは、Ｄ
ＵＴ１から出力される多値電圧信号に対応した電圧値が
設定される。コンパレータ３３からの比較結果をデジタ
ルコンパレータ３４は入力し、期待値パターンデータと
比較し、パス／フェイル信号を出力する。
【００１６】このように、多値電圧信号を出力するＤＵ
Ｔ１の出力ピンごとに多値電圧を比較できる低速比較部
を設けたので、スキャナのプログラムが不要で、プログ
ラム時間の短縮が図れると共に、試験時間の短縮を図る
ことができる。また、高速にデジタル信号を出力する高
速信号発生部と低速に多値電圧信号を比較する低速比較
部とに分けて構成したので、装置を安価に構成すること
ができる。
Ｔ１の出力ピンごとに多値電圧を比較できる低速比較部
を設けたので、スキャナのプログラムが不要で、プログ
ラム時間の短縮が図れると共に、試験時間の短縮を図る
ことができる。また、高速にデジタル信号を出力する高
速信号発生部と低速に多値電圧信号を比較する低速比較
部とに分けて構成したので、装置を安価に構成すること
ができる。
【００１７】なお、本発明は実施例に限定されるもので
はない。例えば、実施例では、パターンジェンレータ２
３からシーケンサ３２にイベント信号を入力し、シーケ
ンサ３２によりパターンメモリ３１にアドレスを指示し
ているが、パターンジェンレータ２３からパターンメモ
リ３１にアドレスを指示する構成でもよい。また、試験
装置全体を司る制御装置からの指示を受ける形でもよ
い。要するに、高速に電圧値データを出力する高速信号
発生部と、多値電圧信号を出力する出力ピンごとに設け
られる低速比較部との構成が、本発明の構成である。
はない。例えば、実施例では、パターンジェンレータ２
３からシーケンサ３２にイベント信号を入力し、シーケ
ンサ３２によりパターンメモリ３１にアドレスを指示し
ているが、パターンジェンレータ２３からパターンメモ
リ３１にアドレスを指示する構成でもよい。また、試験
装置全体を司る制御装置からの指示を受ける形でもよ
い。要するに、高速に電圧値データを出力する高速信号
発生部と、多値電圧信号を出力する出力ピンごとに設け
られる低速比較部との構成が、本発明の構成である。
【００１８】そして、実施例では、高速信号発生部２に
コンパレータとデジタルコンパレータとを有する構成で
はない。しかし、実際の液晶ドライバなどは、デジタル
信号を出力するので、出力されたデジタル信号が正しい
かどうかの判定をするために高速のコンパレータと高速
のデジタルコンパレータが設けられる。
コンパレータとデジタルコンパレータとを有する構成で
はない。しかし、実際の液晶ドライバなどは、デジタル
信号を出力するので、出力されたデジタル信号が正しい
かどうかの判定をするために高速のコンパレータと高速
のデジタルコンパレータが設けられる。
【００１９】
【発明の効果】本発明によれば、以下のような効果があ
る。多値電圧信号を出力する被試験対象の出力ピンごと
に多値電圧を比較できる低速比較部を設けたので、スキ
ャナのプログラムが不要で、プログラム時間の短縮が図
れると共に、試験時間の短縮を図ることができる。ま
た、高速に電圧値データを出力する高速信号発生部と低
速に多値電圧信号を比較する低速比較部とに分けて構成
したので、装置を安価に構成することができる。
る。多値電圧信号を出力する被試験対象の出力ピンごと
に多値電圧を比較できる低速比較部を設けたので、スキ
ャナのプログラムが不要で、プログラム時間の短縮が図
れると共に、試験時間の短縮を図ることができる。ま
た、高速に電圧値データを出力する高速信号発生部と低
速に多値電圧信号を比較する低速比較部とに分けて構成
したので、装置を安価に構成することができる。
【図面の簡単な説明】
【図１】本発明の一実施例を示した構成図である。
【図２】図１の装置の動作を説明するタイミングチャー
トである。
トである。
【符号の説明】 １ ＤＵＴ ２ 高速信号発生部 ３ 低速比較部
Claims (1)
- 【請求項１】 電圧値データを入力し、電圧値データに
対応した多値電圧信号を出力する被試験対象の試験を行
うＩＣ試験装置において、 前記電圧値データを高速に与える高速信号発生部と、 前記被試験対象が多値電圧信号を出力する出力ピンごと
に設けられ、被試験対象からの多値電圧信号を入力し、
前記電圧値データに対応した比較電圧と比較する低速動
作の低速比較部と、を有することを特徴とするＩＣ試験
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7118464A JPH08313592A (ja) | 1995-05-17 | 1995-05-17 | Ｉｃ試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7118464A JPH08313592A (ja) | 1995-05-17 | 1995-05-17 | Ｉｃ試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08313592A true JPH08313592A (ja) | 1996-11-29 |
Family
ID=14737318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7118464A Pending JPH08313592A (ja) | 1995-05-17 | 1995-05-17 | Ｉｃ試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08313592A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006071288A (ja) * | 2004-08-31 | 2006-03-16 | Yokogawa Electric Corp | Ｉｃテスタ |
| US8896332B2 (en) | 2011-12-09 | 2014-11-25 | Advantest Corporation | Test apparatus with voltage margin test |
-
1995
- 1995-05-17 JP JP7118464A patent/JPH08313592A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006071288A (ja) * | 2004-08-31 | 2006-03-16 | Yokogawa Electric Corp | Ｉｃテスタ |
| US8896332B2 (en) | 2011-12-09 | 2014-11-25 | Advantest Corporation | Test apparatus with voltage margin test |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6195772B1 (en) | Electronic circuit testing methods and apparatus | |
| US5453993A (en) | Semiconductor integrated circuit with clock selecting function | |
| US4775977A (en) | Pattern generating apparatus | |
| CN110277041B (zh) | 具有测试功能的显示驱动设备和包括其的显示设备 | |
| US5107205A (en) | Semiconductor device tester with a test waveform monitoring circuit | |
| US6049900A (en) | Automatic parallel electronic component testing method and equipment | |
| US5996099A (en) | Method and apparatus for automatically testing electronic components in parallel utilizing different timing signals for each electronic component | |
| KR100492231B1 (ko) | 자동시험장치(ate)테스터의아날로그채널에서의펄스발생 | |
| JP2004061509A (ja) | 被検査デバイスに対する刺激データの再構成方法および検査装置 | |
| US5732047A (en) | Timing comparator circuit for use in device testing apparatus | |
| US6833695B2 (en) | Simultaneous display of data gathered using multiple data gathering mechanisms | |
| JPH102937A (ja) | Ｉｃ試験装置 | |
| CN101223452A (zh) | 三元搜索过程 | |
| US7558993B2 (en) | Test apparatus for semiconductor memory device | |
| JPH08293734A (ja) | 波形発生装置 | |
| US5381045A (en) | Circuit for AC voltage application in synchronism with pattern signal generator | |
| JP4422223B2 (ja) | Ｉｃ試験装置 | |
| EP0995999B1 (en) | Arbitrary waveform generator | |
| JP3806333B2 (ja) | 半導体集積回路、半導体集積回路の試験装置、及び半導体集積回路の試験方法 | |
| JP3874164B2 (ja) | Ｉｃテスタ | |
| JP2000149593A (ja) | Ｉｃ試験装置 | |
| JP2002236147A (ja) | 半導体集積回路及びその検査方法 | |
| JPH102935A (ja) | Ｉｃ試験装置 | |
| JPH1026655A (ja) | Ｌｓｉの試験装置 | |
| JP3186555B2 (ja) | 集積回路装置と基板との接続テスト装置および接続テスト方法 |