JPH08314475A - 能動騒音制御装置 - Google Patents
能動騒音制御装置Info
- Publication number
- JPH08314475A JPH08314475A JP7121039A JP12103995A JPH08314475A JP H08314475 A JPH08314475 A JP H08314475A JP 7121039 A JP7121039 A JP 7121039A JP 12103995 A JP12103995 A JP 12103995A JP H08314475 A JPH08314475 A JP H08314475A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- signal processing
- processing processor
- dsp
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Soundproofing, Sound Blocking, And Sound Damping (AREA)
Abstract
(57)【要約】
【目的】 騒音と逆位相の音を騒音に加え騒音を消去す
る能動騒音制御装置に関し，演算時間の高速化を図り，
有効に消音することを目的とする。 【構成】 騒音を検出するセンサと，騒音を打ち消す消
去音を出力する二次音源と，消去されずに残った音を検
出するエラーセンサと，二次音源の駆動信号を生成する
複数のデジタル信号処理用プロセッサとを備えた能動騒
音制御装置において，ＤＳＰと別に設けられた外部レジ
スタであって，任意のデジタル信号処理用プロセッサが
求めた他のデジタル信号処理用プロセッサに渡すデータ
を算出した後に該データを渡すデジタル信号処理用プロ
セッサに該データの生成を通知するフラグを保持するＣ
ＦＲを備え，各信号処理用プロセッサは該ＣＦＲをのフ
ラグを参照し動作する構成を持つ。
る能動騒音制御装置に関し，演算時間の高速化を図り，
有効に消音することを目的とする。 【構成】 騒音を検出するセンサと，騒音を打ち消す消
去音を出力する二次音源と，消去されずに残った音を検
出するエラーセンサと，二次音源の駆動信号を生成する
複数のデジタル信号処理用プロセッサとを備えた能動騒
音制御装置において，ＤＳＰと別に設けられた外部レジ
スタであって，任意のデジタル信号処理用プロセッサが
求めた他のデジタル信号処理用プロセッサに渡すデータ
を算出した後に該データを渡すデジタル信号処理用プロ
セッサに該データの生成を通知するフラグを保持するＣ
ＦＲを備え，各信号処理用プロセッサは該ＣＦＲをのフ
ラグを参照し動作する構成を持つ。
Description
【０００１】
【産業上の利用分野】本発明は，騒音と逆位相の音を騒
音に加え騒音を消去する能動騒音制御装置に関する。
音に加え騒音を消去する能動騒音制御装置に関する。
【０００２】電子機器の騒音等のダクトを通過して外部
に出る騒音は，周波数の高い音に対しては吸気ダクトの
内部に吸音材を設け，騒音を減らすことができるが，約
１ＫＨｚ以下の騒音は適応フィルタを使用して能動騒音
制御することにより有効に騒音を低減させることができ
る。
に出る騒音は，周波数の高い音に対しては吸気ダクトの
内部に吸音材を設け，騒音を減らすことができるが，約
１ＫＨｚ以下の騒音は適応フィルタを使用して能動騒音
制御することにより有効に騒音を低減させることができ
る。
【０００３】
【従来の技術】図５は従来の能動騒音制御装置を示す。
図５において，２１０はダクトである。
図５において，２１０はダクトである。
【０００４】２１１はセンサマイクである。２１２はエ
ラーマイクである。２１３は二次音源（スピーカ）であ
る。
ラーマイクである。２１３は二次音源（スピーカ）であ
る。
【０００５】２２１はＤＳＰ１であって，回り込み防止
フィルタ２３０を構成し，加算部２３１を備えるもので
ある。２２２はＤＳＰ２であって，消去用フィルタ２３
２，消去用フィルタ２３２のフィルタ係数を制御する重
み制御部２３３，二次音源２１３からエラーマイク２１
２に至る経路の伝達関数を考慮したＣフィルタ２３４を
構成するものである。
フィルタ２３０を構成し，加算部２３１を備えるもので
ある。２２２はＤＳＰ２であって，消去用フィルタ２３
２，消去用フィルタ２３２のフィルタ係数を制御する重
み制御部２３３，二次音源２１３からエラーマイク２１
２に至る経路の伝達関数を考慮したＣフィルタ２３４を
構成するものである。
【０００６】ＤＳＰ１（２２１）において，２３０は回
り込み防止フィルタであって，二次音源２１３からセン
サマイク２１１に到る系路を模擬するフィルタである。
り込み防止フィルタであって，二次音源２１３からセン
サマイク２１１に到る系路を模擬するフィルタである。
【０００７】２３１は加算部であって，センサマイク２
１１の出力と回り込み防止フィルタ２３０の出力を加算
するものである。ＤＳＰ２（２２２）において，２３２
は消去用フィルタであって，二次音源２１３の駆動信号
を出力するものである。
１１の出力と回り込み防止フィルタ２３０の出力を加算
するものである。ＤＳＰ２（２２２）において，２３２
は消去用フィルタであって，二次音源２１３の駆動信号
を出力するものである。
【０００８】２３３は重み制御部であって，Ｃフィルタ
２３４の出力とエラーマイクの出力とに基づいて消去用
フィルタ２３２の係数を制御するものである。２３４は
Ｃフィルタであって，二次音源２１３とエラーマイク２
１２の間の伝達関数を推定するフィルタである。
２３４の出力とエラーマイクの出力とに基づいて消去用
フィルタ２３２の係数を制御するものである。２３４は
Ｃフィルタであって，二次音源２１３とエラーマイク２
１２の間の伝達関数を推定するフィルタである。
【０００９】図５の構成において，Ｘsjはセンサマイク
２１１の出力である。Ｘs は回り込み防止フィルタ２３
０の出力である。
２１１の出力である。Ｘs は回り込み防止フィルタ２３
０の出力である。
【００１０】Ｘsjは加算部２３１の出力である。Ｙj は
Ｃフィルタ２３４の出力である。Ｅj はエラーマイク２
１２の出力である。
Ｃフィルタ２３４の出力である。Ｅj はエラーマイク２
１２の出力である。
【００１１】Ｈj （ｍ）は，タイミングｊにおける消去
用フィルタ２３２のｍ番目のタップの伝達関数である。
図５の系において伝達関数Ｈj （ｍ）とＨj+1 （ｍ）の
間には，次の関係がある。
用フィルタ２３２のｍ番目のタップの伝達関数である。
図５の系において伝達関数Ｈj （ｍ）とＨj+1 （ｍ）の
間には，次の関係がある。
【００１２】 Ｈj+1 （ｍ）＝Ｈj （ｍ）＋Ｋ〔Ｅj Ｙj 〕／ΣＹj-i 2 但し，Σはｉ＝０〜Ｎ−１（Ｎはフィルタタップ数）に
ついての和を表す。Ｋはステップゲインである。
ついての和を表す。Ｋはステップゲインである。
【００１３】
【発明が解決しようとする課題】図５の構成において，
Ｋ〔Ｅj Ｙj 〕／ΣＹj-i 2 の計算は重み制御部２３３
でなされ，計算に長時間を要するものである。また，Ｄ
ＳＰ１（２２１）とＤＳＰ２（２２２）の間のデータ転
送のインタフェースはａ，ｂ，ｃの３か所であり，シリ
アル転送で行われていた。能動騒音制御装置はリアルタ
イムに処理する必要があり，高い周波数の音まで有効に
消去するためには演算速度を速くする必要があるが，従
来の能動騒音制御装置は演算処理に長時間を要し，有効
に消音することが難しかった。
Ｋ〔Ｅj Ｙj 〕／ΣＹj-i 2 の計算は重み制御部２３３
でなされ，計算に長時間を要するものである。また，Ｄ
ＳＰ１（２２１）とＤＳＰ２（２２２）の間のデータ転
送のインタフェースはａ，ｂ，ｃの３か所であり，シリ
アル転送で行われていた。能動騒音制御装置はリアルタ
イムに処理する必要があり，高い周波数の音まで有効に
消去するためには演算速度を速くする必要があるが，従
来の能動騒音制御装置は演算処理に長時間を要し，有効
に消音することが難しかった。
【００１４】本発明は，演算時間の高速化を図り，有効
に消音できる能動騒音制御装置を提供することを目的と
する。
に消音できる能動騒音制御装置を提供することを目的と
する。
【００１５】
【課題を解決するための手段】本発明は，騒音を検出す
るセンサと，騒音を打ち消す消去音を出力する二次音源
と，消去されずに残った音を検出するエラーセンサと，
二次音源の駆動信号を生成する複数のデジタル信号処理
用プロセッサとを備えた能動騒音制御装置において，Ｄ
ＳＰと別に設けられた外部レジスタであって，任意のデ
ジタル信号処理用プロセッサが求めた他のデジタル信号
処理用プロセッサに渡すデータを算出した後に該データ
を渡すデジタル信号処理用プロセッサに該データの生成
を通知するフラグを保持するＣＦＲを備え，各信号処理
用プロセッサは該ＣＦＲのフラグを参照し動作する構成
を持つ。
るセンサと，騒音を打ち消す消去音を出力する二次音源
と，消去されずに残った音を検出するエラーセンサと，
二次音源の駆動信号を生成する複数のデジタル信号処理
用プロセッサとを備えた能動騒音制御装置において，Ｄ
ＳＰと別に設けられた外部レジスタであって，任意のデ
ジタル信号処理用プロセッサが求めた他のデジタル信号
処理用プロセッサに渡すデータを算出した後に該データ
を渡すデジタル信号処理用プロセッサに該データの生成
を通知するフラグを保持するＣＦＲを備え，各信号処理
用プロセッサは該ＣＦＲのフラグを参照し動作する構成
を持つ。
【００１６】図１は，本発明の基本構成である。図１に
おいて，１は騒音発生源である。
おいて，１は騒音発生源である。
【００１７】２は騒音通過路である。３は騒音出口であ
る。４はセンサである。
る。４はセンサである。
【００１８】５はエラーセンサである。６は二次音源で
ある。１０はＤＳＰ群であって，ｎ個のＤＳＰを有する
ものある。
ある。１０はＤＳＰ群であって，ｎ個のＤＳＰを有する
ものある。
【００１９】１１はＤＳＰ１である。１２はＤＳＰ２で
ある。１３はＤＳＰｎである。
ある。１３はＤＳＰｎである。
【００２０】１５はＣＤＲ（共通データ書き込みレジス
タ）であって，各ＤＳＰで演算に必要なデータを保持す
るものである。例えば，ＤＳＰ１（１１）の演算結果を
ＤＳＰ２（１２），ＤＳＰｎ（１３）で分散処理する場
合にそのデータを保持するものである。
タ）であって，各ＤＳＰで演算に必要なデータを保持す
るものである。例えば，ＤＳＰ１（１１）の演算結果を
ＤＳＰ２（１２），ＤＳＰｎ（１３）で分散処理する場
合にそのデータを保持するものである。
【００２１】１６はＣＦＲ（コミュニケーションフラグ
レジスタ）であって，各ＤＳＰ間を制御するフラグを保
持するものである。
レジスタ）であって，各ＤＳＰ間を制御するフラグを保
持するものである。
【００２２】
【作用】図１の本発明の基本構成の動作を説明する。図
１は，例えば，ＤＳＰ１においてセンサ４の検出信号，
エラーセンサ５の検出信号を入力し，ＤＳＰ１（１１）
で処理し，ＤＳＰ２（１２），ＤＳＰｎ（１３）の演算
結果をもとに二次音源６の駆動信号を演算して求めるも
のとする。
１は，例えば，ＤＳＰ１においてセンサ４の検出信号，
エラーセンサ５の検出信号を入力し，ＤＳＰ１（１１）
で処理し，ＤＳＰ２（１２），ＤＳＰｎ（１３）の演算
結果をもとに二次音源６の駆動信号を演算して求めるも
のとする。
【００２３】ＤＳＰ１（１１）はセンサ４とエラーセン
サ５の検出信号を入力し，二次音源６の駆動信号を生成
する。そのために，ＤＳＰ２（１２），ＤＳＰｎ（１
３）で分散処理するのに必要な演算結果をＣＤＲ１５に
保持し，演算結果が求められたことを通知するフラグを
ＣＦＲ１６にセットする。ＤＳＰ２（１２），ＤＳＰ３
（１３）はＣＦＲ１６のフラグを参照し，ＣＤＲ１５に
演算に必要なデータが格納されたことを検出すると，Ｃ
ＤＲ１５からデータを読み出し，分散処理をする。そし
て，ＤＳＰ２（１２），ＤＳＰｎ（１３）は演算が終了
すると演算結果で得られたことを通知するフラグをＣＦ
Ｒ１６にセットする。ＤＳＰ１（１１）はそのフラグを
参照して演算に必要なデータがＤＳＰ２（１２），ＤＳ
Ｐｎ（１３）に求まったことを検出すると，ＤＳＰ１
（１１）に演算結果の転送を受け，その演算結果を基に
二次音源６の駆動信号を生成する。
サ５の検出信号を入力し，二次音源６の駆動信号を生成
する。そのために，ＤＳＰ２（１２），ＤＳＰｎ（１
３）で分散処理するのに必要な演算結果をＣＤＲ１５に
保持し，演算結果が求められたことを通知するフラグを
ＣＦＲ１６にセットする。ＤＳＰ２（１２），ＤＳＰ３
（１３）はＣＦＲ１６のフラグを参照し，ＣＤＲ１５に
演算に必要なデータが格納されたことを検出すると，Ｃ
ＤＲ１５からデータを読み出し，分散処理をする。そし
て，ＤＳＰ２（１２），ＤＳＰｎ（１３）は演算が終了
すると演算結果で得られたことを通知するフラグをＣＦ
Ｒ１６にセットする。ＤＳＰ１（１１）はそのフラグを
参照して演算に必要なデータがＤＳＰ２（１２），ＤＳ
Ｐｎ（１３）に求まったことを検出すると，ＤＳＰ１
（１１）に演算結果の転送を受け，その演算結果を基に
二次音源６の駆動信号を生成する。
【００２４】本発明によれば，各ＤＳＰ間に必要なデー
タの受け渡しを，外部レジスタであるＣＦＲにより統合
的に制御するようにしたので，演算処理を能率的に行う
ことができ，処理が高速化する。また，複数のＤＳＰで
データを並列処理するようにしたので演算処理が高速化
される。そのため，性能の良い能動騒音制御装置を得る
ことができる。
タの受け渡しを，外部レジスタであるＣＦＲにより統合
的に制御するようにしたので，演算処理を能率的に行う
ことができ，処理が高速化する。また，複数のＤＳＰで
データを並列処理するようにしたので演算処理が高速化
される。そのため，性能の良い能動騒音制御装置を得る
ことができる。
【００２５】
【実施例】図２は本発明の実施例であって，５ＤＳＰに
より構成した場合である。図２において，５１はダクト
（騒音通過路）である。
より構成した場合である。図２において，５１はダクト
（騒音通過路）である。
【００２６】５２はセンサマイクである。・５３はエラ
ーマイクである。５４はスピーカであって，二次音源で
ある。
ーマイクである。５４はスピーカであって，二次音源で
ある。
【００２７】６１はＬ−ＤＳＰであって，加算部７２，
回り込み防止フィルタ７３，加算部７４”を構成するも
のである。６２はＣ−ＤＳＰであって，Ｃフィルタ，演
算部を構成するものである。
回り込み防止フィルタ７３，加算部７４”を構成するも
のである。６２はＣ−ＤＳＰであって，Ｃフィルタ，演
算部を構成するものである。
【００２８】６３はＣ１−ＤＳＰであって，消去用フィ
ルタ１（８１），重み制御部１（８２）を構成するもの
である。６４はＣ２−ＤＳＰであって，消去用フィルタ
２（８３），重み制御部２（８４）を構成するものであ
る。
ルタ１（８１），重み制御部１（８２）を構成するもの
である。６４はＣ２−ＤＳＰであって，消去用フィルタ
２（８３），重み制御部２（８４）を構成するものであ
る。
【００２９】６５はＣ３−ＤＳＰであって，消去用フィ
ルタ３（８５），重み制御部３（８６）を構成するもの
である。Ｌ−ＤＳＰ６１において、７２は加算部であ
る。
ルタ３（８５），重み制御部３（８６）を構成するもの
である。Ｌ−ＤＳＰ６１において、７２は加算部であ
る。
【００３０】７３は回り込み防止フィルタである。７
４”は加算部であって，Ｇ1j，Ｇ2j，Ｇ3jを加算するも
のである。Ｃ−ＤＳＰ６２において，７４はＣフィルタ
であって、ｊ時点におけるＣフィルタ７４のｍ番目のタ
ップの伝達関数はＨ2j（ｍ）である。
４”は加算部であって，Ｇ1j，Ｇ2j，Ｇ3jを加算するも
のである。Ｃ−ＤＳＰ６２において，７４はＣフィルタ
であって、ｊ時点におけるＣフィルタ７４のｍ番目のタ
ップの伝達関数はＨ2j（ｍ）である。
【００３１】７４’は演算部である。７５はＹj-192 2
を演算するものである。７６はＹj-i 2 ｉ＝０〜１９１
についての和を演算するものである。
を演算するものである。７６はＹj-i 2 ｉ＝０〜１９１
についての和を演算するものである。
【００３２】７７はＫ／ΣＹj 2 （ΣＹj 2 はＹj-i 2
のｉ＝０〜１９１についての和である）。Ｋはステップ
ゲインである。９１はＣＤＲ（コミュニケーション・ブ
ラック・レジスタ）である。
のｉ＝０〜１９１についての和である）。Ｋはステップ
ゲインである。９１はＣＤＲ（コミュニケーション・ブ
ラック・レジスタ）である。
【００３３】９２はＣＦＲ（コントロール・データ・レ
ジスタ）である。８２は重み制御部１である。Ｃ１−Ｄ
ＳＰ６３において，８１は消去用フィルタ１である。ｊ
時点におけるｍ番目のタップの伝達関数はＨ31j （ｍ）
である。
ジスタ）である。８２は重み制御部１である。Ｃ１−Ｄ
ＳＰ６３において，８１は消去用フィルタ１である。ｊ
時点におけるｍ番目のタップの伝達関数はＨ31j （ｍ）
である。
【００３４】８４は重み制御部２である。Ｃ２−ＤＳＰ
６４において，８３は消去用フィルタ２である。ｊ時点
におけるｍ番目のタップの伝達関数はＨ32j （ｍ）であ
る。
６４において，８３は消去用フィルタ２である。ｊ時点
におけるｍ番目のタップの伝達関数はＨ32j （ｍ）であ
る。
【００３５】８６は重み制御部３である。Ｃ３−ＤＳＰ
６５において，８５は消去用フィルタ３である。ｊ時点
におけるｍ番目のタップの伝達関数はＨ33j （ｍ）であ
る。
６５において，８５は消去用フィルタ３である。ｊ時点
におけるｍ番目のタップの伝達関数はＨ33j （ｍ）であ
る。
【００３６】図２の構成において，回り込み防止フィル
タ７３，Ｃフィルタ７４は６４タップである。また，消
去用フィルタ１（８１），消去用フィルタ２（８３），
消去用フィルタ３（８５）はそれぞれ６４タップであ
り，消去用フィルタ１（８１），消去用フィルタ２（８
３），消去用フィルタ１（８５）の合計のタップ数は１
９２である。
タ７３，Ｃフィルタ７４は６４タップである。また，消
去用フィルタ１（８１），消去用フィルタ２（８３），
消去用フィルタ３（８５）はそれぞれ６４タップであ
り，消去用フィルタ１（８１），消去用フィルタ２（８
３），消去用フィルタ１（８５）の合計のタップ数は１
９２である。
【００３７】図２の本発明の実施例の構成の動作を説明
する。センサマイク５２はダクト５１に入る騒音を検出
し，信号Ｘs をＬ−ＤＳＰ６１に入力する。加算部７２
は回り込み防止フィルタ７３の出力ＸsjとＸs を加算
し，Ｘj を生成する。Ｘj はＣフィルタ７４と消去用フ
ィルタ１（８１）に入力される。Ｃフィルタ７４はＸj
を入力してＹj を出力する。
する。センサマイク５２はダクト５１に入る騒音を検出
し，信号Ｘs をＬ−ＤＳＰ６１に入力する。加算部７２
は回り込み防止フィルタ７３の出力ＸsjとＸs を加算
し，Ｘj を生成する。Ｘj はＣフィルタ７４と消去用フ
ィルタ１（８１）に入力される。Ｃフィルタ７４はＸj
を入力してＹj を出力する。
【００３８】消去用フィルタ１（８１），消去用フィル
タ２（８３），消去用フィルタ３（８５）はＸj をシリ
アルに入力する。即ち，消去用フィルタ１（８１）はＸ
j を入力するとＸj-64を出力する。消去用フィルタ２
（８３）はＸj-64を入力してＸ j-128 を出力する。消去
用フィルタ３（８５）はＸj-128 を入力してＸj-192 を
出力する。
タ２（８３），消去用フィルタ３（８５）はＸj をシリ
アルに入力する。即ち，消去用フィルタ１（８１）はＸ
j を入力するとＸj-64を出力する。消去用フィルタ２
（８３）はＸj-64を入力してＸ j-128 を出力する。消去
用フィルタ３（８５）はＸj-128 を入力してＸj-192 を
出力する。
【００３９】また，Ｃフィルタ７４の出力するＹj は重
み制御部１（８２），重み制御部２（８４），重み制御
部３（８６）にシリアルに入力される。即ち，Ｙj は重
み制御部１（８２）に入力されＹj-64を出力し，Ｙj-64
は消去用フィルタ２（８３）に入力される。消去用フィ
ルタ２（８３）はＹj-64を入力して，Ｙj-128 を出力す
る。Ｙj-128 は消去用フィルタ３に入力され，消去用フ
ィルタ３（８５）はＹ j-128 を入力して，Ｙj-192 を出
力する。
み制御部１（８２），重み制御部２（８４），重み制御
部３（８６）にシリアルに入力される。即ち，Ｙj は重
み制御部１（８２）に入力されＹj-64を出力し，Ｙj-64
は消去用フィルタ２（８３）に入力される。消去用フィ
ルタ２（８３）はＹj-64を入力して，Ｙj-128 を出力す
る。Ｙj-128 は消去用フィルタ３に入力され，消去用フ
ィルタ３（８５）はＹ j-128 を入力して，Ｙj-192 を出
力する。
【００４０】Ｃ−ＤＳＰ（６２）の演算部７４’におい
て，Ｃフィルタ７４の出力Ｙj に対してＹj-i 2 のｉ＝
０〜１９１の和を計算する（演算部７６）。また，Ｋ／
ΣＹ j 2 を計算する（演算部７７）。そして，演算部７
７の演算結果Ｋ／ΣＹj 2 をＣＤＲ（９１）に保持す
る。さらに，ＣＦＲ（９２）にＫ／ΣＹj 2 の演算結果
が保持されたことを表すフラグをセットする。
て，Ｃフィルタ７４の出力Ｙj に対してＹj-i 2 のｉ＝
０〜１９１の和を計算する（演算部７６）。また，Ｋ／
ΣＹ j 2 を計算する（演算部７７）。そして，演算部７
７の演算結果Ｋ／ΣＹj 2 をＣＤＲ（９１）に保持す
る。さらに，ＣＦＲ（９２）にＫ／ΣＹj 2 の演算結果
が保持されたことを表すフラグをセットする。
【００４１】ＣＤＲ（９１）に保持されたＫ／ΣＹj 2
（＝ＡＮＳ）は重み制御部１（８２），重み制御部２
（８４），重み制御部３（８６）にパラレルに読み出さ
れる。そして，重み制御部１（８２），重み制御部２
（８４），重み制御部３（８６）はエラーマイク５３の
検出信号Ｅj を入力するとともにＣＤＲ（９１）の内容
を読み出し，消去用フィルタ１（８１），消去用フィル
タ２（８３），消去用フィルタ３（８５）のフィルタ係
数を演算し，そのフィルタ係数を各消去用フィルタ（８
１，８３，８５）に設定する。
（＝ＡＮＳ）は重み制御部１（８２），重み制御部２
（８４），重み制御部３（８６）にパラレルに読み出さ
れる。そして，重み制御部１（８２），重み制御部２
（８４），重み制御部３（８６）はエラーマイク５３の
検出信号Ｅj を入力するとともにＣＤＲ（９１）の内容
を読み出し，消去用フィルタ１（８１），消去用フィル
タ２（８３），消去用フィルタ３（８５）のフィルタ係
数を演算し，そのフィルタ係数を各消去用フィルタ（８
１，８３，８５）に設定する。
【００４２】そして，そのフィルタ係数に従い，消去用
フィルタ１（８１）はＸj を入力し，たたみ込み演算を
し，Ｇ1jを出力する。消去用フィルタ２（８３）はＸ
j-64を入力し，たたみ込み演算をしてＧ2jを出力する。
消去用フィルタ３（８５）はＸ j-64を入力してたたみ込
み演算をし，Ｇ3jを出力する。
フィルタ１（８１）はＸj を入力し，たたみ込み演算を
し，Ｇ1jを出力する。消去用フィルタ２（８３）はＸ
j-64を入力し，たたみ込み演算をしてＧ2jを出力する。
消去用フィルタ３（８５）はＸ j-64を入力してたたみ込
み演算をし，Ｇ3jを出力する。
【００４３】Ｌ−ＤＳＰ（６１）において，加算部７
４”はＧ1j，Ｇ2j，Ｇ3jを入力して加算し，スピーカ５
４の駆動信号を生成する。また，加算部７４”の出力は
回り込み防止フィルタ７３に入力され，信号Ｘs を出力
する。
４”はＧ1j，Ｇ2j，Ｇ3jを入力して加算し，スピーカ５
４の駆動信号を生成する。また，加算部７４”の出力は
回り込み防止フィルタ７３に入力され，信号Ｘs を出力
する。
【００４４】図３は本発明のＣＤＲ，ＣＦＲとＤＳＰの
間の関係の説明図である。図３は，ＤＳＰ１がＣＤＲに
データを書き込み，ＤＳＰ２がそのデータをＣＤＲから
読み出して演算し，他のＤＳＰ等に出力するものとす
る。
間の関係の説明図である。図３は，ＤＳＰ１がＣＤＲに
データを書き込み，ＤＳＰ２がそのデータをＣＤＲから
読み出して演算し，他のＤＳＰ等に出力するものとす
る。
【００４５】図３において，１０５はＤＳＰ１である。
１１０はＤＳＰ２である。
１１０はＤＳＰ２である。
【００４６】１１１は出力部である。１１２は演算部で
ある。１１３は読み出し部である。
ある。１１３は読み出し部である。
【００４７】１１４はフラグレジスタである。１２０は
ＣＤＲである。１２１はＣＦＲである。
ＣＤＲである。１２１はＣＦＲである。
【００４８】ＤＳＰ１は演算結果をＣＤＲ（１２０）に
書き込み，ＣＦＲ（１２１）にそのことを通知するため
のフラグをセットする。ＤＳＰ２（１１０）はＣＦＲ
（１２１）のフラグがオンされたことにより，自身のフ
ラグレジスタ１１４のフラグをオンにする。そして，Ｄ
ＳＰ２（１１０）は読み出し部１１３によりＣＤＲ１２
０を読み出し，そのデータに基づいて演算部１１２で演
算処理を行い，出力部１１１により他のＤＳＰ等に演算
結果を出力する。
書き込み，ＣＦＲ（１２１）にそのことを通知するため
のフラグをセットする。ＤＳＰ２（１１０）はＣＦＲ
（１２１）のフラグがオンされたことにより，自身のフ
ラグレジスタ１１４のフラグをオンにする。そして，Ｄ
ＳＰ２（１１０）は読み出し部１１３によりＣＤＲ１２
０を読み出し，そのデータに基づいて演算部１１２で演
算処理を行い，出力部１１１により他のＤＳＰ等に演算
結果を出力する。
【００４９】図４は，本発明のＣＦＲの実施例である。
図４において，１２１はＣＦＲである。ＣＦＲは図示の
ようにＤ０〜Ｄ23ＣＦＲの書き込みは図示のように決め
られたＤＳＰによってしか行うことができないが，読み
出しはどのＤＳＰによっても可能である。
図４において，１２１はＣＦＲである。ＣＦＲは図示の
ようにＤ０〜Ｄ23ＣＦＲの書き込みは図示のように決め
られたＤＳＰによってしか行うことができないが，読み
出しはどのＤＳＰによっても可能である。
【００５０】１３０はアンド回路であって，Ｄ２（Ｃ１
により書き込まれる），Ｄ３（Ｃ２により書き込まれ
る），Ｄ４（Ｃ３により書き込まれる）のアンドの出力
をとり，Ｌ−ＤＳＰに対する割り込み制御信号ＸＦ１を
出力するものである。
により書き込まれる），Ｄ３（Ｃ２により書き込まれ
る），Ｄ４（Ｃ３により書き込まれる）のアンドの出力
をとり，Ｌ−ＤＳＰに対する割り込み制御信号ＸＦ１を
出力するものである。
【００５１】１３１はオア回路であって，Ｄ６（Ｃによ
り書き込まれる），Ｄ１１（Ｃにより書き込まれる），
Ｄ１２（Ｌにより書き込まれる）のオア論理をとるもの
であり，Ｃ１向けの割り込み制御信号ＸＦ１を出力する
ものである。
り書き込まれる），Ｄ１１（Ｃにより書き込まれる），
Ｄ１２（Ｌにより書き込まれる）のオア論理をとるもの
であり，Ｃ１向けの割り込み制御信号ＸＦ１を出力する
ものである。
【００５２】１３２はオア回路であって，Ｄ７（Ｃ１に
より書き込まれる），Ｄ１１（Ｃにより書き込まれる）
のオア論理をとるものであり，Ｃ２向けの割り込み制御
信号ＸＦ１を出力するものである。
より書き込まれる），Ｄ１１（Ｃにより書き込まれる）
のオア論理をとるものであり，Ｃ２向けの割り込み制御
信号ＸＦ１を出力するものである。
【００５３】１３３はオア回路であって，Ｄ８（Ｃ２に
より書き込まれる），Ｄ１１（Ｃにより書き込まれる）
のオア論理をとるものであり，Ｃ３向けの割り込み制御
信号ＸＦ１を出力するものである。
より書き込まれる），Ｄ１１（Ｃにより書き込まれる）
のオア論理をとるものであり，Ｃ３向けの割り込み制御
信号ＸＦ１を出力するものである。
【００５４】１３４はアンド回路であって，Ｄ４（Ｃ３
により書き込まれる），Ｄ１６（Ｃ１により書き込まれ
る），Ｄ１８（Ｃ２により書き込まれる）のアンド論理
をとり，Ｃ向けの割り込み制御信号ＸＦ１を出力するも
のである。
により書き込まれる），Ｄ１６（Ｃ１により書き込まれ
る），Ｄ１８（Ｃ２により書き込まれる）のアンド論理
をとり，Ｃ向けの割り込み制御信号ＸＦ１を出力するも
のである。
【００５５】１３５はアンド回路であって，Ｄ１６（Ｃ
１により書き込まれる）とＤ２０（Ｃ３により書き込ま
れる）のアンド論理をとり，Ｌ向けの割り込み制御信号
ＸＦ１を出力するものである。
１により書き込まれる）とＤ２０（Ｃ３により書き込ま
れる）のアンド論理をとり，Ｌ向けの割り込み制御信号
ＸＦ１を出力するものである。
【００５６】図４において，例えば，アンド回路１３０
はＣ１−ＤＳＰ，Ｃ２−ＤＳＰ，Ｃ３−ＤＳＰがそれぞ
れＣＤＲ９１の内容を読み出してその全てのＤＳＰが演
算処理を終了するとＬ−ＤＳＰに対して割り込み制御信
号ＸＦ１を出力する。そして，Ｌ−ＤＳＰはそれぞれの
ＤＳＰから出力されるＧ1j，Ｇ2j，Ｇ3jを入力して加算
処理する。
はＣ１−ＤＳＰ，Ｃ２−ＤＳＰ，Ｃ３−ＤＳＰがそれぞ
れＣＤＲ９１の内容を読み出してその全てのＤＳＰが演
算処理を終了するとＬ−ＤＳＰに対して割り込み制御信
号ＸＦ１を出力する。そして，Ｌ−ＤＳＰはそれぞれの
ＤＳＰから出力されるＧ1j，Ｇ2j，Ｇ3jを入力して加算
処理する。
【００５７】同様に，オア回路１３１は，ＣがＹj を求
めた結果オンとなるＤ６のフラグによりＣ１に対して割
り込み制御信号ＸＦ１を出力する。あるいはオア回路１
３１は，Ｌ−ＤＳＰがＸj を求めることによりオンとな
るＤ１２のフラグでＣ１に対して割り込み制御信号ＸＦ
１を出力する。
めた結果オンとなるＤ６のフラグによりＣ１に対して割
り込み制御信号ＸＦ１を出力する。あるいはオア回路１
３１は，Ｌ−ＤＳＰがＸj を求めることによりオンとな
るＤ１２のフラグでＣ１に対して割り込み制御信号ＸＦ
１を出力する。
【００５８】同様に，オア回路１３２は，例えば，Ｃ１
−ＤＳＰがＸj-64を出力した時, もしくはＣ−ＤＳＰが
ＣＤＲに演算結果（＝ＡＮＳ）を保持させた時にＣ２に
対して割り込み制御信号ＸＦ１を出力する。
−ＤＳＰがＸj-64を出力した時, もしくはＣ−ＤＳＰが
ＣＤＲに演算結果（＝ＡＮＳ）を保持させた時にＣ２に
対して割り込み制御信号ＸＦ１を出力する。
【００５９】また，オア回路１３３は，Ｃ２−ＤＳＰが
Ｘj-128 を出力した時，もしくはＣ−ＤＳＰがＣＤＲに
ＡＮＳを保持した時に，Ｃ３に対して割り込み制御信号
ＸＦ１を出力する。
Ｘj-128 を出力した時，もしくはＣ−ＤＳＰがＣＤＲに
ＡＮＳを保持した時に，Ｃ３に対して割り込み制御信号
ＸＦ１を出力する。
【００６０】アンド回路１３４は，Ｃ１−ＤＳＰ，Ｃ２
−ＤＳＰ，Ｃ３−ＤＳＰがそれぞれＧ1j，Ｇ2j，Ｇ3jを
求めたときに演算が終了し，次のＹj の入力を指示する
Ｃ向けの割り込み制御信号ＸＦ１を出力するものであ
る。
−ＤＳＰ，Ｃ３−ＤＳＰがそれぞれＧ1j，Ｇ2j，Ｇ3jを
求めたときに演算が終了し，次のＹj の入力を指示する
Ｃ向けの割り込み制御信号ＸＦ１を出力するものであ
る。
【００６１】アンド回路１３５は，Ｃ１−ＤＳＰおよび
Ｃ−ＤＳＰがＸj を取り込み可能な状態となったことに
よりＬ−ＤＳＰに対してＸj の転送を通知するための割
り込み制御信号ＸＦ１を出力するものである。
Ｃ−ＤＳＰがＸj を取り込み可能な状態となったことに
よりＬ−ＤＳＰに対してＸj の転送を通知するための割
り込み制御信号ＸＦ１を出力するものである。
【００６２】
【発明の効果】本発明によれば，ＤＳＰ群に対してＣＦ
Ｒのフラグにより並列的な処理を可能とする。また，消
音制御フィルタの重み係数の算出を複数ＤＳＰにより並
列処理できるので，能動騒音制御装置を高速化すること
ができる。
Ｒのフラグにより並列的な処理を可能とする。また，消
音制御フィルタの重み係数の算出を複数ＤＳＰにより並
列処理できるので，能動騒音制御装置を高速化すること
ができる。
【図１】本発明の基本構成を示す図である。
【図２】本発明の実施例を示す図である。
【図３】本発明のＣＤＲ，ＣＦＲとＤＳＰの関係を示す
図である。
図である。
【図４】ＣＦＲの実施例を示す図である。
【図５】従来の能動騒音制御装置を示す図である。
１：騒音発生源 ２：騒音通過路 ３：騒音出口 ４：センサ ５：エラーセンサ ６：二次音源 １０：ＤＳＰ群 １１：ＤＳＰ１ １２：ＤＳＰ２ １３：ＤＳＰ３ １５：ＣＤＲ １６：ＣＦＲ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山口 敦 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 古屋 浩幸 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (3)
- 【請求項１】 騒音を検出するセンサと，騒音を打ち消
す消去音を出力する二次音源と，消去されずに残った音
を検出するエラーセンサと，二次音源の駆動信号を生成
する複数のデジタル信号処理用プロセッサとを備えた能
動騒音制御装置において，ＤＳＰと別に設けられた外部
レジスタであって，任意のデジタル信号処理用プロセッ
サが求めた他のデジタル信号処理用プロセッサに渡すデ
ータを算出した後に該データを渡すデジタル信号処理用
プロセッサに該データの生成を通知するフラグを保持す
るＣＦＲを備え，各信号処理用プロセッサは該ＣＦＲの
フラグを参照し動作することを特徴とする能動騒音制御
装置。 - 【請求項２】 ＤＳＰと別に設けられた外部レジスタで
あって任意のデジタル信号処理用プロセッサで処理され
たデータを保持するＣＤＲを備え，該ＣＤＲに保持され
た信号を複数のデジタル信号処理用プロセッサで分散処
理することを特徴とする請求項１に記載の能動騒音制御
装置。 - 【請求項３】 能動騒音制御装置は，回り込み防止フィ
ルタを構成する信号処理用プロセッサと，Ｃフィルタを
構成する信号処理用プロセッサと，消去用フィルタとそ
のフィルタ係数を制御する重み制御部を構成する複数の
信号処理用プロセッサとを備え，該ＣＤＲはＣフィルタ
から出力されて消去用フィルタの重み制御部に入力する
信号を保持し，各消去用フィルタのフィルタ係数の重み
制御部は該ＣＤＲに保持した信号を分散処理して各フィ
ルタの重み係数を算出することを特徴とする請求項２に
記載の能動騒音制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12103995A JP3621465B2 (ja) | 1995-05-19 | 1995-05-19 | 能動騒音制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12103995A JP3621465B2 (ja) | 1995-05-19 | 1995-05-19 | 能動騒音制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08314475A true JPH08314475A (ja) | 1996-11-29 |
| JP3621465B2 JP3621465B2 (ja) | 2005-02-16 |
Family
ID=14801310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12103995A Expired - Fee Related JP3621465B2 (ja) | 1995-05-19 | 1995-05-19 | 能動騒音制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3621465B2 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01177672A (ja) * | 1988-01-08 | 1989-07-13 | Yuuseishiyou Tsushin Sogo Kenkyusho | ディジタル信号処理装置 |
| JPH04138555A (ja) * | 1990-09-29 | 1992-05-13 | Nippon Steel Corp | 並列型ディジタル信号処理装置 |
| JPH05333870A (ja) * | 1992-06-01 | 1993-12-17 | Hitachi Ltd | アクティブ消音装置 |
| JPH0756579A (ja) * | 1993-06-30 | 1995-03-03 | Ricoh Co Ltd | 騒音制御装置 |
| JPH07104765A (ja) * | 1993-09-30 | 1995-04-21 | Fujitsu Ten Ltd | パラメータ記憶機能付適応制御システム |
-
1995
- 1995-05-19 JP JP12103995A patent/JP3621465B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01177672A (ja) * | 1988-01-08 | 1989-07-13 | Yuuseishiyou Tsushin Sogo Kenkyusho | ディジタル信号処理装置 |
| JPH04138555A (ja) * | 1990-09-29 | 1992-05-13 | Nippon Steel Corp | 並列型ディジタル信号処理装置 |
| JPH05333870A (ja) * | 1992-06-01 | 1993-12-17 | Hitachi Ltd | アクティブ消音装置 |
| JPH0756579A (ja) * | 1993-06-30 | 1995-03-03 | Ricoh Co Ltd | 騒音制御装置 |
| JPH07104765A (ja) * | 1993-09-30 | 1995-04-21 | Fujitsu Ten Ltd | パラメータ記憶機能付適応制御システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3621465B2 (ja) | 2005-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06332474A (ja) | 騒音消去装置 | |
| CN110992921B (zh) | 前馈降噪系统中动态选择参考麦克风的方法、电子设备、计算机可读存储介质 | |
| CN113639136A (zh) | 一种用于通风管道噪声的降噪系统及降噪方法 | |
| CN118098260A (zh) | 一种语音信号处理方法及相关设备 | |
| US5583943A (en) | Active noise control system with detouring sound apparatus | |
| CN108449687A (zh) | 一种多麦克风阵列降噪的会议系统 | |
| JP3621465B2 (ja) | 能動騒音制御装置 | |
| Carini et al. | Filtered-X affine projection algorithms for active noise control using Volterra filters | |
| JPH0784993A (ja) | 信号抑圧装置 | |
| CN115424630B (zh) | 一种目标端到端模型的训练方法、混合音频信号处理方法 | |
| CN118629381A (zh) | 车内噪声的控制方法、装置、介质和设备 | |
| CN117854468A (zh) | 一种主动噪声控制方法及装置 | |
| JPH04190396A (ja) | 騒音消去装置 | |
| JP2019086570A (ja) | 能動型騒音低減装置および能動型騒音低減方法 | |
| JPH05313672A (ja) | 騒音制御装置 | |
| CN120388554A (zh) | 车辆的主动降噪方法、装置、控制器、系统、介质与车辆 | |
| US9749746B2 (en) | Devices and methods for reducing the processing time of the convergence of a spatial filter | |
| JP4350917B2 (ja) | 能動型雑音除去装置 | |
| JPH06161468A (ja) | 騒音消去装置と車載用音響装置 | |
| JP2928967B2 (ja) | 騒音制御装置 | |
| JPH07160508A (ja) | 適応フィルタのフィルタ係数決定方法 | |
| JPH06282278A (ja) | 定在波対応式能動騒音消去装置 | |
| JP2000089799A (ja) | 音声認識システム及び方法並びに音声認識用ソフトウェアを記録した記録媒体 | |
| Michael et al. | Multitude Active Noise cancellation using White Shark Optimized Deep Learning Network | |
| JP2501717B2 (ja) | 騒音制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040810 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041012 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041118 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121126 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |