JPH01177672A - ディジタル信号処理装置 - Google Patents
ディジタル信号処理装置Info
- Publication number
- JPH01177672A JPH01177672A JP63001177A JP117788A JPH01177672A JP H01177672 A JPH01177672 A JP H01177672A JP 63001177 A JP63001177 A JP 63001177A JP 117788 A JP117788 A JP 117788A JP H01177672 A JPH01177672 A JP H01177672A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- dsp
- data
- parts
- flag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims abstract description 43
- 230000007246 mechanism Effects 0.000 claims abstract description 7
- 238000012546 transfer Methods 0.000 claims abstract description 5
- 238000003672 processing method Methods 0.000 claims description 2
- 238000004364 calculation method Methods 0.000 abstract description 2
- 230000006870 function Effects 0.000 abstract description 2
- 238000007726 management method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 230000009977 dual effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000010187 selection method Methods 0.000 description 2
- 101100179914 Arabidopsis thaliana IPT2 gene Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/30—Hydrogen technology
- Y02E60/50—Fuel cells
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）産業上の利用分野
本発明は、ディジタル信号処理システム、特に複数の処
理部を用いて、分散処理を効率的に行うディジタル信号
処理方式に関するものである。
理部を用いて、分散処理を効率的に行うディジタル信号
処理方式に関するものである。
（２）従来の技術
最近、ディジタル信号処理技術の応用分野が広がるにつ
れ、種々のディジタル信号処理システムが開発されてい
る。
れ、種々のディジタル信号処理システムが開発されてい
る。
しかし、このようなシステムにおいて、複雑なアルボリ
ムでは一つの処理部では処理できなくなるため、処理を
分散し並列に処理する分散処理が必要となる。
ムでは一つの処理部では処理できなくなるため、処理を
分散し並列に処理する分散処理が必要となる。
このような場合に、従来の方式では複数の処理部間のデ
ータの転送における衝突の回避、分散処理におけるタイ
ミングの管理などを、集中方式で行っていた。そのため
各処理部は、タイミングの調整、バス使用の待ちにより
、分散処理のメリットを十分に生かすことができず、効
率の悪いものであった。
ータの転送における衝突の回避、分散処理におけるタイ
ミングの管理などを、集中方式で行っていた。そのため
各処理部は、タイミングの調整、バス使用の待ちにより
、分散処理のメリットを十分に生かすことができず、効
率の悪いものであった。
（３）問題を解決するための手段
第１図に、本発明の構成図を示す。ただし、簡単のため
、処理部は３つとする。
、処理部は３つとする。
図中１は処理部であり、人力・出力部２よりデータを人
力し、演算・処理し、出力する。３はフラグ・割り込み
コントロール（Ｆ Ｉ Ｃ’）部であり、入力・出力部
、他の処理部からの信号を選択し、処理部へ送る。この
信号の選択方法は、各処理部からの情報により、随時、
短時間かつ容易に、変更が可能である。これより、分散
処理時にタイミングの管理及び制御を効率的に行うこと
ができる。
力し、演算・処理し、出力する。３はフラグ・割り込み
コントロール（Ｆ Ｉ Ｃ’）部であり、入力・出力部
、他の処理部からの信号を選択し、処理部へ送る。この
信号の選択方法は、各処理部からの情報により、随時、
短時間かつ容易に、変更が可能である。これより、分散
処理時にタイミングの管理及び制御を効率的に行うこと
ができる。
また、各処理部は独立に動作し、必要に応じて互いに割
り込みをかけたり、外部からの同期信号による同時処理
などを行うことができる。
り込みをかけたり、外部からの同期信号による同時処理
などを行うことができる。
４はマルチポートランダムアクセスメモリ機構（ＭＰＲ
ＡＭ）であり、各処理部から同じアドレス空間を非同期
にアクセスできるメモリ機構である。このため、データ
の共有が可能であり、各処理部は独立に動作しメモリア
クセスを待たされることなく、自分のメモリ空間として
アクセスしながら等価的なデータ転送が可能である。
ＡＭ）であり、各処理部から同じアドレス空間を非同期
にアクセスできるメモリ機構である。このため、データ
の共有が可能であり、各処理部は独立に動作しメモリア
クセスを待たされることなく、自分のメモリ空間として
アクセスしながら等価的なデータ転送が可能である。
以上のように、フラグ・割り込み信号選択方式とＭＰＲ
ＡＭを用いることにより、各処理部は各々独立に動作し
ながら、必要に応じて同期して動作し、データを共有す
ることが可能であり、分散処理を行う場合に効率的であ
ることがわかる。
ＡＭを用いることにより、各処理部は各々独立に動作し
ながら、必要に応じて同期して動作し、データを共有す
ることが可能であり、分散処理を行う場合に効率的であ
ることがわかる。
（４）実施例
以下図面を参照して、本発明の一実施例を説明する。
第２図は、本発明の一実施例のブロック図である。
ここでは、処理部は４つ、ＭＰＲＡＭは、２ボートのみ
のデュアルポートＲＡＭを使用して構成する。
のデュアルポートＲＡＭを使用して構成する。
図中１１は、ディジタル信号処理部（ＤＳＰ部）であり
、独自に種々の入出力機能も持つ。１５はプログラムの
開発部であり、開発されたプログラムは、バス１４を介
して各ＤＳＰ部の命令メモリへ転送され、そのプログラ
ムに従って動作する。
、独自に種々の入出力機能も持つ。１５はプログラムの
開発部であり、開発されたプログラムは、バス１４を介
して各ＤＳＰ部の命令メモリへ転送され、そのプログラ
ムに従って動作する。
１３は、ＭＰＲＡＭ部であり、等価的に各ＤＳＰ部の間
でのデータ伝送が可能である。１２は、フラグ・割り込
みコントロールレジスタ（ＦＩＣＲ）で、このレジスタ
を書き換えることにより、各ＤＳＰ部相互間の割り込み
制御が可能である。
でのデータ伝送が可能である。１２は、フラグ・割り込
みコントロールレジスタ（ＦＩＣＲ）で、このレジスタ
を書き換えることにより、各ＤＳＰ部相互間の割り込み
制御が可能である。
第３図は、ＤＳＰ部の詳細である。
２１は、プロセッサのプログラムを格納するメモリであ
る。
る。
２２は、ディジタル信号処理を行うプロセッサ（以下プ
ロセッサとする）である。
ロセッサとする）である。
２４は、人力部である。ここでは、アナログ、ディジタ
ルデータ、各１チヤンネルを人力できるものとする。各
データはディジタルデータとして、まず人力レジスタ２
７．２８に取り込まれる。このタイミングは、各データ
のクロックに同期して行われる。同時にそのクロックは
、プロセ・ンサに人力があることを知らせる信号となる
。この信号の与え方には、次の２つのモードがある。
ルデータ、各１チヤンネルを人力できるものとする。各
データはディジタルデータとして、まず人力レジスタ２
７．２８に取り込まれる。このタイミングは、各データ
のクロックに同期して行われる。同時にそのクロックは
、プロセ・ンサに人力があることを知らせる信号となる
。この信号の与え方には、次の２つのモードがある。
（ア）プログラム人力モード
プログラム上で入力フラグをチエツクすることにより、
データを取り込むモードである。この場合、クロックの
うち必要なものをフラグ信号（ＦＬ）につなぐ。
データを取り込むモードである。この場合、クロックの
うち必要なものをフラグ信号（ＦＬ）につなぐ。
（イ）外部割り込み人力モード
外部からの人力要求に応じてデータを取り込むモードで
ある。この場合、クロック−４〜 のうち必要なものをインタラブド信号（ＩＰＴＩ、ＩＰ
Ｔ２）につなぐ。この結果、クロック人力時にプロセッ
サに割り込みがかかり、人力動作が行なわれる。
ある。この場合、クロック−４〜 のうち必要なものをインタラブド信号（ＩＰＴＩ、ＩＰ
Ｔ２）につなぐ。この結果、クロック人力時にプロセッ
サに割り込みがかかり、人力動作が行なわれる。
２５は、出力部である。ここでは、アナログ、ディジタ
ルデータ、各１チヤンネルを出力できるものとする。各
データは、出力レジスタ３０．３１に書き込むことによ
り出力される。
ルデータ、各１チヤンネルを出力できるものとする。各
データは、出力レジスタ３０．３１に書き込むことによ
り出力される。
３２は、専用にアクセスできるデータ用メモリである。
１２は、フラグ・割り込みコントロールレジスタ（Ｆ
Ｉ ＣＲ）であり、他のＤＳＰ部にフラグ、割り込み信
号を送ることができる。各ＤＳＰ部に対応するビットに
１を立てることにより、フラグあるいは割り込み信号が
送られる。
Ｉ ＣＲ）であり、他のＤＳＰ部にフラグ、割り込み信
号を送ることができる。各ＤＳＰ部に対応するビットに
１を立てることにより、フラグあるいは割り込み信号が
送られる。
２３はフラグ・割り込みコントローラ部である。
ここでは、人力クロック、外部からの割り込み信号、他
のＤＳＰ部からの信号をプロセッサへの人力フラグ（Ｐ
Ｌ）及び割り込み信号（ＩＰＴＩ、ＩＰＴ２）として
選択する。
のＤＳＰ部からの信号をプロセッサへの人力フラグ（Ｐ
Ｌ）及び割り込み信号（ＩＰＴＩ、ＩＰＴ２）として
選択する。
この部分の詳細を図４に示す。
４１は、切り替えコントロールレジスタ（ＳＷＣＲ）で
あり、このレジスタの内容に応じてスイッチ４２をコン
トロールし、各人力信号をフラグ、割り込み信号に切り
替える。これらのロジックは、随時プログラムにより書
き換えることができる。
あり、このレジスタの内容に応じてスイッチ４２をコン
トロールし、各人力信号をフラグ、割り込み信号に切り
替える。これらのロジックは、随時プログラムにより書
き換えることができる。
図２の１３はＭＰＲＡＭ部であり、各ＤＳＰ部共有であ
る。各ＤＳＰ部に対してメモリアドレスが割り当てられ
ており、プロセッサは、通常のメモリと同様にアクセス
する。
る。各ＤＳＰ部に対してメモリアドレスが割り当てられ
ており、プロセッサは、通常のメモリと同様にアクセス
する。
この部分の詳細を図５に示す。
５１〜５６は、非同期に２つのボートからアクセスでき
るデュアルポートＲＡＭであり、各端子に対してすべて
の絹み合わせをとることによって、任意のＤＳＰ部の間
でのアクセスができる。
るデュアルポートＲＡＭであり、各端子に対してすべて
の絹み合わせをとることによって、任意のＤＳＰ部の間
でのアクセスができる。
（５）発明の詳細
な説明した様に、本発明によれは、複雑な信号処理アル
ゴリズムを分散処理する場合に、ＭＰＲＡＭによる任意
のＤＳＰ部の間での効率的なデータの転送、入・出力、
並列処理の同期、計算終了などのタイミング管理により
、効率的に分散処理を行えるディジタル信号処理システ
ムが提供できる。特に、ベクトル、画像データのように
、大量のデータを処理するシステムでの効果が大きい。
ゴリズムを分散処理する場合に、ＭＰＲＡＭによる任意
のＤＳＰ部の間での効率的なデータの転送、入・出力、
並列処理の同期、計算終了などのタイミング管理により
、効率的に分散処理を行えるディジタル信号処理システ
ムが提供できる。特に、ベクトル、画像データのように
、大量のデータを処理するシステムでの効果が大きい。
第１図は、本発明の構成図である。
第２図は、本発明に係る一実施例のブロック図である。
第３図は、ＤＳＰ部の詳細ブロック図である。
第４図は、フラグ割り込みコントローラ部の詳細図であ
る。 第５図は、マルチポートランダムアクセスメモリ機構の
内部接続図である。 図中１・・・処理部、２・・・人力・出力部、３・・・
フラグ・割り込みコントローラ部、４−・・マルチポー
トランダムアクセスメモリ機構、１１・・・ディジタル
信号処理部、１２・・・フラグ・割り込みコントロール
レジスタ、１３・・・マルチポートランダムアクセスメ
モリ機構、１４・・・プログラムバス、１５・・・プロ
グラム開発部、２１・・・命令格納用メモリ、２２・・
・プロセッサ、２３・・・フラグ・割り込みコントロー
ル部、２４・・・人力部、２５・・・出力部、２６・・
・アナログ／ディジタル変換器、２７２８・・・人力用
レジスタ、２９−・−ディジタル／アナログ変換器、３
０３１・・・出力用レジスタ、３２・・・ＤＳＰｇｉＰ
Ｊ専用メモリ、３３・・・データバス、４１・・・フラ
グ・割り込み切り替えコントロールレジスタ、４２・・
・フラグ・割り込み切り替えスイッチ、５１−・・デュ
アルポートＲＡＭ である。 特許出願人 郵政省電波研究所長
る。 第５図は、マルチポートランダムアクセスメモリ機構の
内部接続図である。 図中１・・・処理部、２・・・人力・出力部、３・・・
フラグ・割り込みコントローラ部、４−・・マルチポー
トランダムアクセスメモリ機構、１１・・・ディジタル
信号処理部、１２・・・フラグ・割り込みコントロール
レジスタ、１３・・・マルチポートランダムアクセスメ
モリ機構、１４・・・プログラムバス、１５・・・プロ
グラム開発部、２１・・・命令格納用メモリ、２２・・
・プロセッサ、２３・・・フラグ・割り込みコントロー
ル部、２４・・・人力部、２５・・・出力部、２６・・
・アナログ／ディジタル変換器、２７２８・・・人力用
レジスタ、２９−・−ディジタル／アナログ変換器、３
０３１・・・出力用レジスタ、３２・・・ＤＳＰｇｉＰ
Ｊ専用メモリ、３３・・・データバス、４１・・・フラ
グ・割り込み切り替えコントロールレジスタ、４２・・
・フラグ・割り込み切り替えスイッチ、５１−・・デュ
アルポートＲＡＭ である。 特許出願人 郵政省電波研究所長
Claims (1)
- 【特許請求の範囲】 任意の数のアナログ、ディジタルデータを入出力する第
一の手段と、 ディジタルデータを処理する１つあるいは、２つ以上の
第二の手段と、 フラグ及び割り込み信号優先度切り替え機能を持ったタ
イミング管理の第３の手段と、 マルチポートランダムアクセスメモリ機構を用いて、複
数個の第２の手段の間でデータ共有による等価的なデー
タ転送を行う第４の手段とを備え、分散処理を効率的に
行うことを特徴とするディジタル信号処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63001177A JPH01177672A (ja) | 1988-01-08 | 1988-01-08 | ディジタル信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63001177A JPH01177672A (ja) | 1988-01-08 | 1988-01-08 | ディジタル信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01177672A true JPH01177672A (ja) | 1989-07-13 |
| JPH0586581B2 JPH0586581B2 (ja) | 1993-12-13 |
Family
ID=11494160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63001177A Granted JPH01177672A (ja) | 1988-01-08 | 1988-01-08 | ディジタル信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01177672A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08314475A (ja) * | 1995-05-19 | 1996-11-29 | Fujitsu Ltd | 能動騒音制御装置 |
| JP2007220085A (ja) * | 2006-01-18 | 2007-08-30 | Marvell World Trade Ltd | プロセッサアーキテクチャ |
| JP2009538009A (ja) * | 2006-05-19 | 2009-10-29 | ソニー エリクソン モバイル コミュニケーションズ， エービー | 分散オーディオ処理 |
| JP2014211867A (ja) * | 2013-04-01 | 2014-11-13 | 株式会社アクセル | 通信システム、通信方法 |
-
1988
- 1988-01-08 JP JP63001177A patent/JPH01177672A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08314475A (ja) * | 1995-05-19 | 1996-11-29 | Fujitsu Ltd | 能動騒音制御装置 |
| JP2007220085A (ja) * | 2006-01-18 | 2007-08-30 | Marvell World Trade Ltd | プロセッサアーキテクチャ |
| JP2009538009A (ja) * | 2006-05-19 | 2009-10-29 | ソニー エリクソン モバイル コミュニケーションズ， エービー | 分散オーディオ処理 |
| JP4886030B2 (ja) * | 2006-05-19 | 2012-02-29 | ソニー エリクソン モバイル コミュニケーションズ， エービー | 分散オーディオ処理 |
| JP2014211867A (ja) * | 2013-04-01 | 2014-11-13 | 株式会社アクセル | 通信システム、通信方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0586581B2 (ja) | 1993-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5410723A (en) | Wavefront array processor for blocking the issuance of first handshake signal (req) by the presence of second handshake signal (ack) which indicates the readyness of the receiving cell | |
| JP2770603B2 (ja) | 並列計算機 | |
| JP2000181566A (ja) | マルチクロック並列処理装置 | |
| JPH06295336A (ja) | ビデオ表示装置 | |
| EP0295646A3 (en) | Arithmetic operation processing apparatus of the parallel processing type and compiler which is used in this apparatus | |
| JPH03188546A (ja) | バスインターフェイス制御方式 | |
| JPH01177672A (ja) | ディジタル信号処理装置 | |
| JPH06187066A (ja) | 複数の中央演算処理装置を有するマイクロプロセッサ | |
| JPH02308356A (ja) | 並列処理装置 | |
| JPS60200334A (ja) | 電子計算機システムの表示装置 | |
| JPH01142940A (ja) | マイクロプログラム制御装置 | |
| JPS61282954A (ja) | アクセス制御方式 | |
| JPS6259345B2 (ja) | ||
| JP2705955B2 (ja) | 並列情報処理装置 | |
| JPH0318958A (ja) | マルチプロセッサシステム | |
| JPS6259347B2 (ja) | ||
| JPS63198144A (ja) | マルチポ−トメモリにおけるダイレクトメモリアクセス制御方式 | |
| JPH04262450A (ja) | プロセッサ | |
| JPH01248207A (ja) | 数値制御装置 | |
| JPH05128279A (ja) | ワンチツプマイクロコンピユータ | |
| JPH0381834A (ja) | 割込み制御装置 | |
| JPS61260349A (ja) | メモリ選択方式 | |
| JPH09106346A (ja) | 並列計算機 | |
| JPH0644072A (ja) | 並列演算回路の命令供給方式 | |
| JPH0954759A (ja) | 信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |