JPH08314817A - エラー解析方式 - Google Patents

Abstract

(57)【要約】 【構成】１４は実機のマイクロコンピュータ、１５はマ
イクロコンピュータの主記憶装置、１６は外部周辺機
器、１１はマイクロコンピュータのバスの信号値をトレ
ースするバストレース装置、１７，１８，１９はそれぞ
れアドレスバス，データバス，制御バス、１３はエラー
解析を行うコンピュータシステムである。 【効果】組み込み制御機器のデバッグ機能をコンピュー
タシステムで実現することにより、制御機器の価格を抑
え、組み込み制御機器では制限のあるデバック機能の追
加の実現を容易にし、早期にエラー解析を行うことがで
きる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマイクロコンピュータを
用いたエラー解析方式に係わり、特に、ハードウェアと
ソフトウェアのエラーの切り分けを容易に行うととも
に、エラーの再現を容易に実現し、早期にエラー原因を
究明するエラー解析方式に関する。

【０００２】

【従来の技術】従来の方式は、例えば、WindRiver Syst
ems社の製品であるVxSimやReady Systems 社のVirtual
Targetなどのように、作成したソフトウェアのソースコ
ードを開発ホストマシーン上で実行することによって、
ターゲットである組み込み制御機器上でのソフトウェア
の動作をシミュレートするものがある。

【０００３】このエラー解析方式は、ソフトウェア開発
時のシミュレート方式であり、ハードウェアの動作を想
定するには困難である。この方式は、Ｗ／Ｓなどを利用
してＯＳのシミュレートするものであり、実際のハード
ウェアの動きをシミュレートしないからである。

【０００４】

【発明が解決しようとする課題】上記従来技術では、ハ
ードウェアの動作が想定できるものに限られるが、実際
に実機での動作は想定された以外の動きをすることは十
分考えられる。

【０００５】本発明の目的は、実際のハードウェアの動
きを正確にシミュレートさせた状態でソフトウェアの動
作をシミュレートさせることにより、エラー原因の究明
を早期に実現するための最適なエラー解析方式を提供す
ることにある。

【０００６】

【課題を解決するための手段】本発明では、マイクロコ
ンピュータ，主記憶装置及び外部周辺機器を有する組み
込み制御機器のエラー解析を行う装置として、上記組み
込み制御機器のバスの信号をトレースするバストレース
装置と、上記トレース装置から収集した信号値を解析す
るためのコンピュータシステムと、上記コンピュータシ
ステム上で、上記信号値をもとにハードウェアのシミュ
レートを行うシミュレータと、上記コンピュータシステ
ム上で、上記信号値とソフトウェアのソースコードから
ソフトウェアのシミュレートを行うシミュレータとが設
けられている。

【０００７】

【作用】バスの信号値に基づいてハードウェアの実際の
動きをシミュレートすることにより、ソフトウェアの動
きを実機と全く同様にシミュレートでき、組み込み制御
機器上では組み込みにくいデバッグ機能をコンピュータ
システム上に組み込むことにより、経済的かつ早期のエ
ラー解析を行うことを可能とする。

【０００８】

【実施例】本発明の一実施例を図１，図２により説明す
る。図１は、本発明を適用した開発システム構成例で、
マイクロコンピュータ１４と主記憶装置１５と外部周辺
機器１６とバストレース装置１１で構成される。図２
は、図１で示されたコンピュータシステム１３上で実行
されるシミュレータを表している。いま、マイクロコン
ピュータ１４上で、外部周辺機器１６を制御するソフト
ウェアが実行中であるとする。このとき、バストレース
装置１１は、マイクロコンピュータ１４から入出力され
る制御バス１７，アドレスバス１８，データバス１９の
信号値を取り込み、それを記録してゆく。必要なデータ
のトレースが完了したあと、記録したバス信号値をネッ
トワーク１２を介してコンピュータシステム１３へ移動
する。その後、コンピュータシステム１３で外部周辺機
器１６をシミュレートするハードウェアシミュレータ２
２，マイクロコンピュータ１４上のソフトウェアをシミ
ュレートするソフトウェアシミュレータ２３を起動させ
る。シミュレーションの動作を図２で示す。ハードウェ
アシミュレータ２２は、バス信号値を読み込み、読み込
んだ結果からソフトウェアシミュレータ２３に対して、
メッセージ２４を送信する。ソフトウェアシミュレータ
２３は１命令を実行する度にハードウェアシミュレータ
２２に対して、メッセージ２５を送信する。これを繰り
返すことによって、外部周辺機器１６と外部周辺機器１
６を制御するソフトウェアの実機上の動作を再現し、エ
ラー解析を行う。

【０００９】

【発明の効果】本発明は、実機上で実際に行った処理内
容に即した情報に基づいてハードウェア，ソフトウェア
のシミュレーションをＷ／Ｓ等のコンピュータシステム
上で行うことにより、デバッグ機能を組み込み制御機器
に組み込む必要をなくし、コンピュータシステム上にデ
バッグ機能を組み込むことにより、実機の価格を抑え、
実機上でのデバッグよりも早期にエラーを解析すること
を可能にする。したがって、コストパフォーマンスのよ
い製品をいち早く市場に投入できるという効果がある。

【図面の簡単な説明】

【図１】本発明によるエラー解析方式の一実施例を示す
ブロック図。

【図２】シミュレーション処理のフローチャート。

【図３】従来の方式によるエラー解析方式のブロック
図。

【符号の説明】

１２…ネットワーク、１３…コンピュータシステム、１
４…マイクロコンピュータ。

Claims (4)

【特許請求の範囲】
1. 【請求項１】マイクロコンピュータと主記憶装置と外部
   周辺機器からなる組み込み用の制御機器と、上記制御機
   器とネットワークによって接続されたコンピュータシス
   テムからなるシステムにおいて、 概組み込み制御機器の制御バス，アドレスバス，データ
   バスの値を取り込むバストレース機能と、上記コンピュ
   ータシステム上で実行する、上記バストレース機能によ
   り取り込んだバストレース情報をハードウェアのシミュ
   レーション情報として解析するシミュレーション機能
   と、上記コンピュータシステム上で実行する、上記バス
   トレース情報を上記組み込み用制御機器上で動作するオ
   ぺレーティングシステムにシミュレーションするシミュ
   レーション機能を付加することによって、 エラー解析機能の貧弱な上記組み込み制御機器上に代わ
   り、上記コンピュータシステム上でハードウェアの動作
   とシステムソフトウェアの動作をシミュレーションする
   ことにより、上記組み込み制御機器でエラー解析するよ
   りも上記コンピュータシステム上で簡易に発生したエラ
   ーを解析することを特徴とするエラー解析方式。
2. 【請求項２】請求項１において、エラー情報をデータベ
   ースとして取り込むことにより、シミュレーション情報
   からエラーを推測するためのエラー診断ロジックを追加
   したエラー解析方式。
3. 【請求項３】請求項１において、上記バストレース情報
   により、アプリケーションの動作をトレースすることに
   より、上記組み込み制御機器を使用することなしに簡易
   に性能評価を行うエラー解析方式。
4. 【請求項４】請求項１において、上記バストレース情報
   をリアルタイムにネットワークを使用して、上記コンピ
   ュータシステムへ送信することにより、リアルタイムに
   システムの状態を診断するエラー解析方式。