JPH08316570A

JPH08316570A - 半導体装置、半導体レーザ素子の製造方法及びレーザダイオードモジュール

Info

Publication number: JPH08316570A
Application number: JP7140022A
Authority: JP
Inventors: Takayuki Matsuyama; 隆之松山; Chisato Furukawa; 千里古川
Original assignee: Toshiba Corp; Toshiba Electronic Engineering Co Ltd
Current assignee: Toshiba Corp; Toshiba Development and Engineering Corp
Priority date: 1995-05-15
Filing date: 1995-05-15
Publication date: 1996-11-29
Anticipated expiration: 2021-01-05
Also published as: US5852624A; JP3732551B2

Abstract

(57)【要約】【目的】新規な構造のガイド溝を形成して正確な劈開
によって得られた歩留まりの高い機械的な強度の高い半
導体レーザ素子を提供する。【構成】半導体レーザ素子を構成する活性層２毎に分
離するためのガイド溝１１と前記活性層の両側には１対
の溝部１０が形成されている。前記ガイド溝の半導体基
板１の主面からの深さと幅の２倍の比が１．０以上であ
り、前記溝部の前記主面からの深さと幅の比は、前記ガ
イド溝の深さと幅の比より小さい。ウェーハをバー状に
加工した後、個々の素子に分離する際、素子の数だけの
傷をスクライバやカミソリ等で入れる必要がなく、工程
を大幅に短縮することができる。また、傷を入れるとき
に発生するウェーハの切り屑が、素子の接合面に付着
し、リーク電流が多くなることもなく、歩留まりが高く
なる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置に係り、と
くに素子化が容易な半導体レーザ素子の構造及び製造方
法、この半導体レーザ素子を組み込んだ通信用などに用
いるレーザダイオードモジュールに関するものである。

【０００２】

【従来の技術】半導体レーザ素子がダイオードやトラン
ジスタ、ＩＣなど他の半導体素子と大きく異なる点は素
子端面を共振器として利用することである。例えば、フ
ァブリー・ペロー（Ｆａｂｒｙ・Ｐｅｒｏｔ）レーザ
は、半導体と空気との屈折率差を利用した半導体鏡面が
使われ、接合面に垂直な相対する１組の劈開面を共振器
として構成している。この様な劈開面を製作するため
に、結晶成長、電極プロセスを行ったウェーハをバー状
に加工し、その後、個々の素子に分離する方法が採用さ
れている。

【０００３】図１４乃至図１６に従来技術による半導体
レーザ素子の素子化の工程を示す。まず、ＩｎＰ半導体
から構成されたウェーハにスクライバなどでウェーハ端
に傷１７を入れる（図１４）。次に、くさび形状の治具
の頂点にウェーハ端の傷を合わせウェーハ両端に力を加
え、バー状に劈開する（図１５（ａ））。その後、半導
体レーザバー１９に素子幅の間隔で再びスクライバでけ
がき線を刻み（図１５（ｂ））、半導体レーザバー劈開
の時と同様にくさび形状の治具１８を使って、個々の素
子に劈開し（図１６（ａ））、素子化し、ストライプ状
の活性層を備えたＬＤチップ２４を完成する（図１６
（ｂ））。ウェーハからチップを形成するには、その他
ウェーハ又は半導体レーザバーを固定し、カミソリ刃を
上下させる機械を用いる方法などがある。これらは、今
井ら編著の「化合物半導体デバイスII」工業調査会発行
（１９８５年版）、ｐ２０１〜ｐ２０２又は特公昭５７
−５０５１号公報などに報告されている。

【０００４】また、半導体レーザ素子を分離する場所に
溝を形成し、スクライバで傷を入れるときのガイドとし
て利用する方法がある。図１７に埋め込み層分離溝及び
素子分離溝を有する半導体レーザバーを示す。ウェーハ
からカットされた半導体レーザバー１９は、素子容量を
削減するためにストライプ状活性層２の両側に形成され
た埋め込み層分離溝（溝部）１００及びチップに傷を入
れるためのガイドとなる素子分離溝（ガイド溝）１０１
を備えている。その素子分離溝１０１に沿って、スクラ
イバで傷１０２を入れ、その後、図１５に示すようなく
さび形状の治具１８を使って個々の半導体レーザ素子に
劈開する。

【０００５】

【発明が解決しようとする課題】ウェーハから半導体レ
ーザ素子を形成する従来の技術には、次のような問題点
があった。（１）ウェーハをバー状に加工した後、個
々の半導体レーザ素子に分離する際、素子の数だけの傷
をスクライバやカミソリなどで入れる必要があり工程に
多大な時間がかかる。（２）スクライバやカミソリ等
で傷を入れるので素子の外観が悪くなり、また、傷を入
れるときに発生するウェーハの切り屑が素子の接合面に
付着し、リーク電流が多くなってしまう。これらが原因
で製造工程の歩留りが悪くなる。（３）図１７に示し
たようなメサ型の半導体レーザ素子の場合、バー状に加
工したあと、個々の素子に分離する際、埋め込み層を分
離するための溝（溝部）で割れてしまうことがあり、こ
れが１枚のウェーハから取れる素子の数が少なくなる原
因であった。

【０００６】また、個々の半導体レーザ素子の状態のと
きに溝部によって破損する可能性があった。（４）メ
サ型の半導体レーザ素子を複数個アレイにして使用する
場合はガイド溝が素子間を繋いでいるが、このときもガ
イド溝によって破損する可能性があった。さらに（５）
この半導体レーザ素子を組み込んだ通信用などのレー
ザダイオード（ＬＤ）モジュールに組み込む場合におい
て、ガイド溝に沿って劈開した半導体レーザ素子がガイ
ド溝通りに正確に劈開されないことがあり、この場合レ
ーザ光を光ファイバーに正確に位置合わせすることが困
難であった。本発明は、このような事情によりなされた
ものであり、劈開が正確に行うことができ工程歩留まり
の高い、機械的な強度の高い半導体装置及び半導体レー
ザ素子の製造方法を提供し、組み込みが容易なレーザダ
イオードモジュールを提供することを目的にしている。

【０００７】

【課題を解決するための手段】本発明は、半導体レーザ
素子を構成する活性層毎に分離するためのガイド溝と前
記活性層の両側には１対の溝部が形成されており、前記
ガイド溝の前記主面からの深さと幅の比が１．０以上で
あり、前記溝部の前記半導体基板の前記主面からの深さ
と幅の比は前記ガイド溝の深さと幅の比より小さいこと
を特徴とする。すなわち、本発明の半導体装置は、半導
体基板と、前記半導体基板主面の表面領域に形成された
複数の電流を注入するストライプ状活性層と、前記半導
体基板主面の前記活性層間に形成され、前記半導体基板
を分離するためのガイド溝とを備え、前記ガイド溝の前
記半導体基板主面からの深さｄと幅２ｗの比（ｄ／２
ｗ）が１．０以上であることを第１の特徴としている。
また、半導体基板と、前記半導体基板主面の表面領域に
形成された複数の電流を注入するストライプ状活性層
と、前記半導体基板主面の前記活性層間に形成され、前
記半導体基板を分離するためのガイド溝と、前記ガイド
溝間に形成され、前記活性層の両側に形成された１対の
溝部とを備え、前記ガイド溝の前記半導体基板主面から
の深さｄと幅２ｗの比（ｄ／２ｗ）が１．０以上であ
り、かつ前記溝部の前記半導体基板主面からの深さＤBH
と幅ＷBHの比（ＤBH／ＷBH）は、前記ガイド溝の前記半
導体基板主面からの深さｄと幅２ｗの比（ｄ／２ｗ）よ
り小さい（ＤBH／ＷBH＜ｄ／２ｗ）ことを第２の特徴と
している。

【０００８】前記ガイド溝の前記半導体基板主面からの
深さｄと幅２ｗの比（ｄ／２ｗ）は前記溝部の前記半導
体基板主面からの深さＤBHと幅ＷBHの比（ＤBH／ＷBH）
より大きく、この比の５倍以下（ＤBH／ＷBH＜ｄ／２ｗ
≦５（ＤBH／ＷBH））であるようにしても良い。前記ガ
イド溝の底面とその側面がなす角度が９０度以上である
ようにしても良い。前記半導体基板の主面を構成する結
晶面が（１００）面であり、前記半導体基板の側面を構
成する結晶面が（０１１）面であり、且つ前記ガイド溝
の底面を構成する結晶面が（１１１）面又は（１ /１ /
１）面であるようにしても良い。前記溝部の深さと前記
ガイド溝の深さは等しいようにしても良い。前記半導体
基板は、ＩｎＰ半導体からなり、前記活性層は、ＩｎＧ
ａＡｓ或いはＩｎＧａＡｓＰを含む半導体からなるよう
にしても良い。

【０００９】本発明の半導体レーザ素子の製造方法は、
ＩｎＰ半導体からなる半導体基板主面の表面領域に電流
を注入するＩｎＧａＡｓ或いはＩｎＧａＡｓＰを含む半
導体からなる複数のストライプ状の活性層を形成する工
程と、前記半導体基板主面を塩酸系エッチャントにより
選択的にウエットエッチングを行って前記活性層間に前
記半導体基板主面からの深さｄと幅２ｗの比（ｄ／２
ｗ）が１．０以上であるガイド溝を形成し、また前記活
性層の両側にあって、隣接する前記ガイド溝の間に１対
の溝部を形成する工程と、前記半導体基板をその前記主
面と対向する裏面から劈開して共振面を形成し、さらに
前記ガイド溝をガイドとして前記半導体基板をその主面
から劈開し、前記半導体基板を共振面、活性層及びこの
活性層の両側に１対の溝部を形成した複数の半導体レー
ザ素子に分離する工程とを備え、前記溝部の前記半導体
基板主面からの深さＤBHと幅ＷBHの比（ＤBH／ＷBH）が
前記ガイド溝の深さｄと幅２ｗの比（ｄ／２ｗ）より小
さくする（ＤBH／ＷBH＜ｄ／２ｗ）ことを特徴としてい
る。

【００１０】また、本発明のレーザダイオードモジュー
ルは、半導体基板と、前記半導体基板主面の表面領域に
形成された複電流を注入する活性層と、前記半導体基板
の前記活性層とは平行な１対の辺に形成された切り欠き
とを備え、この切り欠きの前記半導体基板主面からの深
さｄと幅ｗの２倍の比（ｄ／２ｗ）が１．０以上である
半導体レーザ素子と、前記半導体レーザ素子で励起され
発振したレーザ光が入射されるレンズと、前記レンズか
ら出射した前記レーザ光を受光する光ファイバーとを備
えていることを特徴としている。

【００１１】

【作用】ウェーハをバー状に加工した後、個々の素子に
分離する際、素子の数だけの傷をスクライバやカミソリ
等で入れる必要がなく、工程を大幅に短縮することがで
きる。また、傷を入れるときに発生するウェーハの切り
屑が、素子の接合面に付着し、リーク電流が多くなるこ
ともなく、歩留まりが高くなる。さらに、高速変調する
ために埋め込み層に分離溝（溝部）を形成したような構
造であっても、この溝部で素子が割れてしまうことがな
く、１枚のウェーハから取れる素子の数が少なくなるこ
ともなくなる。また、溝部やガイド溝が存在しても半導
体レーザ素子やレーザダイオードモジュールがそれらの
部分から破損することも少なく、光ファイバーとレーザ
光との位置合わせも容易になる。

【００１２】

【実施例】以下、図１乃至図１１を参照して本発明の実
施例を説明する。図１乃至図５及び図８乃至図９は半導
体装置の製造工程断面図、図６乃至図７は半導体装置の
製造工程斜視図、図１０は半導体レーザ素子の斜視図、
図１１はキャリアにマウントした半導体レーザ素子の平
面図及び断面図である。（１）プロセス工程図１に半導体レーザ素子が形成されたウェーハ状半導体
基板の断面図を示す。この半導体基板は、（１００）面
を主面とするｎ−ＩｎＰ基板１を用いる。ＩｎＰ基板１
上にはストライプ状のＩｎＧａＡｓＰ活性層２、ｐ−Ｉ
ｎＰクラッド層３、ＩｎＧａＡｓコンタクト層４、ｐ−
ＩｎＰ埋め込み層５、ｎ−ＩｎＰ埋め込み層６が形成さ
れている。図に示された活性層２の露出している面と、
この面と対向している面は半導体レーザ素子の共振面を
構成している。ストライプ状の活性層２は＜０１ /１＞
方向（ここで、＜０１ /１＞方向などの「 /」は、１の
上に付すバー（−）を意味している。以下の記載も同じ
である。）に形成する（図１）。このウェーハ全面にＣ
ＶＤ法によりＳｉＯ₂膜７を堆積する。

【００１３】次に、フォトリソグラフィ技術により、埋
め込み層分離溝（溝部）形成用窓８（幅２０μｍ）と素
子分離溝（ガイド溝）形成用窓９（幅８μｍ）を形成す
るようにＳｉＯ₂膜７を選択的にエッチングする（図
２）。次に、ＳｉＯ₂膜７をマスクとして、硫酸系エッ
チング液でｐ−ＩｎＧａＡｓコンタクト層４をエッチン
グする。次に、ｐ−ＩｎＧａＡｓコンタクト層４をマス
クとして埋め込み層分離溝１０及び素子分離溝１１を同
時に塩酸系エッチング液でエッチング形成する。この
時、深さが１０μｍになるようにエッチング時間を調整
する（図３）。ここで、素子分離溝１１の深さｄと溝幅
２ｗ（ｗは素子分離後の切り欠き幅に相当する。ウェー
ハ状半導体基板では溝幅なので２ｗとなる。）の比（ｄ
／２ｗ）に比較して埋め込み層分離溝１０の深さＤBHと
溝幅ＷBHの比（ＤBH／ＷBH）が小さくなるようにする。
埋め込み層分離溝１０と素子分離溝１１は、同じ半導体
基板１に同じエッチング方法で形成されるので、通常
は、同じ半導体基板主面から深さを有している（ＤBH＝
ｄ）である。

【００１４】前記の例では、埋め込み層分離溝１０のＤ
BH／ＷBH＝０．５であり、素子分離溝のｄ／２ｗ＝１．
２５である。５×（ＤBH／ＷBH）≧ｄ／２ｗ＞ＤBH／Ｗ
BHの条件は、製造工程の上からもウェーハの機械的強度
からも好ましい。また塩酸系エッチャントの面方位依存
性により、溝底面は（１１１）面又は（１ /１ /１）面
となり、矢じり形状となる。即ちこのエッチングは、こ
れらの面を常に露出しながらＩｎＰ基板中を進行してい
く。次に、残っているＳｉＯ₂膜７を除去してから再度
全面にＳｉＯ₂膜１２を形成し、フォトリソグラフィ技
術によって活性層２上部のＳｉＯ₂膜１２に電流注入の
ための窓１３を形成し、リフトオフ法によってＡｕＺｕ
電極１４を蒸着し、合金化する（図４）。次に再び、フ
ォトリソグラフィー技術とリフトオフ法によってオーバ
ーコート電極Ｔｉ／Ｐｔ／Ａｕ１５を形成し、次に、裏
面を研磨した後、ｎ側電極として真空蒸着法によってＡ
ｕＧｅ／Ｎｉ／Ａｕ電極１６を形成する（図５）。ウェ
ーハ状の半導体基板１の主面には、活性層２、活性層２
の両側に形成された埋め込み層分離溝１０および素子分
離溝１１が繰り返し形成されている。

【００１５】（２）バー劈開工程このようにして完成されたウェーハ１の端に、スクライ
バで間隔３００μｍ、長さ６００μｍの傷１７を並列し
て形成する。スクライブ傷１７は活性層２及び素子分離
溝１１に対して垂直になるような方向に形成する（図
６）。次に、くさび形状の治具１８の頂点にウェーハ１
の傷１７の位置を合わせ、ウェーハ１の両端に力を加え
劈開し、半導体レーザバー１９を得る（図７）。（３）チップ劈開工程その後、粘着性を有し熱で伸縮するシート２０と透明フ
ィルム２１の間に半導体レーザバー１９を挟み、あらか
じめプロセスで形成された素子分離溝１１に沿って半導
体レーザバーの裏面からくさび形状の治具１８をあて、
個々の半導体レーザ素子に劈開する（図８）。この時、
（ａ）素子分離溝のアスペクト比が埋め込み層分離溝の
アスペクト比より大きく、素子分離溝への応力集中度が
大きい、（ｂ）素子分離溝の形状が矢じり状であり、Ｕ
字状の埋め込み層分離溝に比べて溝底部への応力集中度
が大きいという２つの理由により、選択的に素子分離溝
でチップ劈開されるため、従来技術のように埋め込み層
分離溝でチップ劈開されることがない。したがって、１
枚のウェーハから分離形成される素子の数を増やすこと
ができる。

【００１６】（４）チップ分離工程次に、透明フィルム２１を剥がし、粘着シート２０に固
定された状態の半導体レーザバー１９を加熱機構の付い
たリフター２２上に固定する（図９（ａ））。次に、リ
フターに内蔵したヒーターで熱を加えながら、リフター
を上昇させ、粘着シートを伸長させる（図９（ｂ））。
すると、ＬＤチップ２４が個々に分離される。次にこの
ＬＤチップを自動ピック＆プレース装置によって、ＬＤ
チップトレイに収納させる。図１０に、以上のようにし
て形成されたＬＤチップの斜視図を示す。ＬＤチップ２
４は素子分離溝１１を境界に個々に分離されるので、素
子分離溝１１は切り欠き２５となる。すなわちＬＤチッ
プ２４にはそのストライプ状の活性層２とは左右対称に
切り欠き２５が形成される。切り欠き２５の底面の結晶
面方位は、ＬＤチップ端面の（０１ /１）面に向かって
左側が（１ /１ /１）面、右側が（１１１）面となる。

【００１７】半導体レーザ素子は、ｎ−ＩｎＰ基板１に
形成されている。ＩｎＰ基板１主面の表面領域には、ス
トライプ状のＩｎＧａＡｓＰ活性層２が埋め込まれてい
る。活性層２の上にはｐ−ＩｎＰクラッド層３が形成さ
れており、その上にさらにＩｎＧａＡｓコンタクト層４
を介して合金化されたＡｕＺｎ電極１４が形成されてい
る。活性層２の両側には、半導体基板１の上にｐ−Ｉ
ｎＰ埋め込み層５、ｎ−ＩｎＰ埋め込み層６が形成され
ている。この積層された層は、これらを流れる電流を阻
止する電流ブロック層として用いられる。図の手前に露
出している活性層２の面と、この面と対向している面は
半導体レーザ素子の共振面を構成している。ストライプ
状の活性層２は＜０１ /１＞方向に形成されている。ま
た、この積層された埋め込み層５、６に素子容量を削減
するための埋め込み層分離溝（溝部）１０が形成されて
いる。コンタクト層４、埋め込み層分離溝１０の内表
面、ＡｕＺｎ電極１４、切り欠き２５は、ＳｉＯ₂絶縁
膜１２によって被覆されている。ここで、切り欠き２５
の深さと溝幅の２倍の比に比較して埋め込み層分離溝１
０の深さと溝幅の比が小さいようにする。ＡｕＺｎ電極
１４の上にこの電極と電気的に接続されたオーバーコー
ト電極（Ｔｉ／Ｐｔ／Ａｕ）１５が形成されている。オ
ーバーコート電極１５は、埋め込み層分離溝１０の一方
に延在し、さらに切り欠き２５近傍に延びている。半導
体基板１の裏面にはｎ側電極としてＡｕＧｅ／Ｎｉ／Ａ
ｕ電極１６が形成されている。

【００１８】（５）マウント、ワイヤボンディング工
程以上のようにして製造されたＬＤチップ２４は、チップ
キャリア２６に搭載される。チップキャリア２６上には
ヒートシンク２７がマウントされ、ＬＤチップ２４は、
ヒートシンク２７上にＡｕＳｎ半田でダイボンディング
される。次に、ＬＤチップ２４上のオーバーコート電極
とチップキャリア２６のアノード２８間及びＬＤチップ
２４のｎ側電極と電気的に接続されたヒートシンク２７
とチップキャリアのカソード２９間とをボンディングワ
イヤ３１で接続し、半導体レーザ装置を完成する。完成
した半導体レーザ装置を図１１に示す。カソード２９
は、セラミックベース３２の上に形成されており、セラ
ミックベース３２はチップキャリア２６の上に取り付け
られている。

【００１９】次に、図１２を参照して、ＬＤチップを取
り付けたＬＤモジュールについて説明する。図は、ＬＤ
モジュールの断面図である。半導体レーザ素子をレーザ
光を発光する通信用などのＬＤモジュールに組み込む場
合において、ガイド溝に沿って正確に劈開することがで
きるので、半導体レーザ素子から出射されるレーザ光
は、ＬＤモジュールの光ファイバーに正確に位置合わせ
できるので、光ファイバー３９のＬＤチップ２４の位置
合わせ及び溶接が容易になった。ＬＤチップ２４は、Ｃ
ｕなどの円環状のヒートシンク２７に固定され、ヒート
シンク２７には、ＬＤチップ２４を覆うようにコードホ
ルダ（ＰＶＣ）３３が取り付けられている。ヒートシン
ク２７の内部には、フォトダイオード３４が取り付けら
れたヘッダ３５が固着されている。ヘッダ３５には、フ
ォトダイオード３４に電気信号を入力するリード３６が
取り付けられている。

【００２０】リード３６はフォトダイオード３４の電極
（図示せず）に電気的に接続されている。ヒートシンク
２７にはレンズ（サファイア）３７を保持するレンズホ
ルダー３８も取り付けられている。レンズホルダー３８
には、光ファイバー３９を保持する支持体が取り付けら
れて光ファイバー３９の１端部がレンズ３７に対向する
ように配置されている。光ファイバー３９には保護膜が
被覆されていてファイバーコード４０を構成している。
電気信号がリード３６を通してＬＤチップ２４に入力さ
れると、ＬＤチップ２４から光が発光される。発光され
た光はレンズ３７を通って、前記光ファイバー３９の一
端に入力し、光信号として光ファイバーから出射され
る。

【００２１】次に、図１３を参照して第２の実施例を説
明する。図は、半導体レーザ素子の斜視図である。ウェ
ーハ状の半導体基板は、複数のガイド溝１１の間に複数
の活性層ストライプを作り込むことにより半導体レーザ
アレイを実現できる。実際は、両端のガイド溝１１は、
点線で示すようにその中心から劈開し、素子の両端は切
り欠き形状で使用するが、分かりやすく説明するために
この部分を劈開しないで残しておく。素子アレイは、素
子数は必要に応じて適宜決められる。この実施例では２
つの素子を使用している。計算機間、或いはボード間を
高速で接続するために必要な光インターコネクト技術に
用いる光パラレルリンク用半導体レーザ素子アレイなど
に使用されており、ｐ側電極は共通にし、ｎ側電極は各
素子ごとに独立して配置される。

【００２２】この素子アレイは、半導体基板１に形成さ
れた左側のガイド溝（素子分離溝）１１と右側のガイド
溝１１との間に素子領域が構成されている。実際の素子
アレイは、この左右のガイド溝１１は、劈開されていて
図１０に示す切り欠き２５になっている。この図の素子
構造は図１０の素子と同じなので、活性層２の周辺の細
部の説明は省略し、また、コンタクト層と直接接触して
いる電極も記載を省略する。半導体基板１の主面には、
２本のガイド溝１１とこのガイド溝１１間ごとに２つの
ＩｎＧａＡｓＰ活性層２が埋め込み配置されている。各
活性層２の両側には、埋込み層を切断するための分離溝
（溝部）が活性層２と平行に形成されている。このよう
なガイド溝の存在によって半導体装置の機械的強度を向
上させることができる。ガイド溝で確実に素子分離する
ことができ、所望の幅の半導体レーザアレイ素子を作成
する。歩留まりで大幅に向上させることができる。

【００２３】

【発明の効果】以上のように本発明は、、（１）プロ
セスで形成したガイド溝を利用してチップ劈開をするた
めチップ劈開時のスクライブ工程を省略することがで
き、大幅な工数削減となる。（２）個々のチップに直
接スクライバやカミソリで接触することがないため、チ
ップの外観を極めて綺麗にすることができ、外観不良を
大幅に減らすことができる。（３）チップ劈開工程で
スクライバやカミソリで傷を入れることがないため、ウ
ェーハの切り屑が素子の接合面に付着し、リーク電流が
大きくなったり、信頼性が損なわれることがない。
（４）埋め込み層分離溝（溝部）より素子分離溝（ガ
イド溝）に大きな応力集中が起こるように、溝アスペク
ト比、溝形状を制御しているため、埋め込み層分離溝で
素子が割れることがなくなり、１枚のウェーハから取れ
る素子数を増やすことができるとともに、半導体レーザ
素子アレイなどの製品の機械的な強度が向上する。
（５）素子分離溝と埋め込み層分離溝は、プロセスで
同時に形成するために、本発明による機能を追加するた
めの新たなプロセスは必要なく、従来通りの工程で実施
可能である。また、基板の面方位依存性を利用している
ため、セルフアラインで形状を制御することができ、容
易に最大の効果を得ることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の半導体装置の製造工程
断面図。

【図２】本発明の第１の実施例の半導体装置の製造工程
断面図。

【図３】本発明の第１の実施例の半導体装置の製造工程
断面図。

【図４】本発明の第１の実施例の半導体装置の製造工程
断面図。

【図５】本発明の第１の実施例の半導体装置の製造工程
断面図。

【図６】本発明の第１の実施例の半導体装置の製造工程
斜視図。

【図７】本発明の第１の実施例の半導体装置の製造工程
斜視図。

【図８】本発明の第１の実施例の半導体装置の製造工程
断面図。

【図９】本発明の第１の実施例の半導体装置の製造工程
断面図。

【図１０】本発明の第１の実施例により形成された半導
体レーザ素子の斜視図。

【図１１】本発明のキャリアにマウントした半導体レー
ザ素子の平面図及び断面図。

【図１２】本発明のＬＤチップを組み込んだＬＤモジュ
ールの断面図。

【図１３】本発明の第２の実施例の半導体レーザ素子の
斜視図。

【図１４】従来技術による半導体レーザバー劈開、チッ
プ劈開工程の説明図。

【図１５】従来技術による半導体レーザバー劈開、チッ
プ劈開工程の説明図。

【図１６】従来技術による半導体レーザバー劈開、チッ
プ劈開工程の説明図。

【図１７】従来技術による半導体レーザバーの斜視図。

【符号の説明】

１・・・半導体基板、２・・・活性層、３・・・ｐ
−ＩｎＰクラッド層、４・・・ｐ−ＩｎＧａＡｓコンタ
クト層、５・・・ｐ−ＩｎＰ埋込み層、６・・・ｎ−
ＩｎＰ埋込み層、７、１２・・・ＳｉＯ₂絶縁膜、８
・・・埋め込み層分離溝用窓、９・・・素子分離溝用
窓、１０・・・埋め込み層分離溝（溝部）、１１・・・
素子分離溝（ガイド溝）、１３電流注入用窓、１４・
・・ｐ側電極（ＡｕＺｎ合金層）、１５・・・オーバー
コートＴｉ／Ｐｔ／Ａｕ層、１６・・・ｎ側電極（Ａｕ
Ｇｅ／Ｎｉ／Ａｕ層）、１７・・・傷、１８・・・く
さび形状の治具、１９・・・半導体レーザバー、２０
・・・粘着シート、２１・・・透明フィルム、２２
・・・リフター、２３・・・ヒータ、２４・・・ＬＤ
チップ、２５・・・切り欠き、２６・・・チップキャ
リア、２７・・・ヒートシンク、２８・・・アノー
ド、２９・・・カソード、３０・・・カソードリー
ド、３１・・・ボンディングワイヤ、３２・・・セラ
ミックベース、３３・・・コードホルダー、３４・・
・フォトダイオード、３５・・・ヘッダ、３６・・・
リード、３７・・・レンズ、３８・・・レンズホルダ
ー、３９・・・光ファイバー、４０・・・ファイバー
コード

Claims

【特許請求の範囲】

【請求項１】半導体基板と、前記半導体基板主面の表面領域に形成された複数の電流
を注入するストライプ状活性層と、前記半導体基板主面の前記活性層間に形成され、前記半
導体基板を分離するためのガイド溝とを具備し、前記ガイド溝の前記半導体基板主面からの深さｄと幅２
ｗの比（ｄ／２ｗ）が１．０以上であることを特徴とす
る半導体装置。
【請求項２】半導体基板と、前記半導体基板主面の表面領域に形成された複数の電流
を注入するストライプ状活性層と、前記半導体基板主面の前記活性層間に形成され、前記半
導体基板を分離するためのガイド溝と、前記ガイド溝間に形成され、前記活性層の両側に形成さ
れた１対の溝部とを具備し、前記ガイド溝の前記半導体基板主面からの深さｄと幅２
ｗの比（ｄ／２ｗ）が１．０以上であり、かつ前記溝部
の前記半導体基板主面からの深さＤBHと幅ＷBHの比（Ｄ
BH／ＷBH）は、前記ガイド溝の前記半導体基板主面から
の深さｄと幅２ｗの比（ｄ／２ｗ）より小さい（ＤBH／
ＷBH＜ｄ／２ｗ）ことを特徴とする半導体装置。
【請求項３】前記ガイド溝の前記半導体基板主面から
の深さｄと幅２ｗの比（ｄ／２ｗ）は、前記溝部の前記
半導体基板主面からの深さＤBHと幅ＷBHの比（ＤBH／Ｗ
BH）より大きく、この比の５倍以下（ＤBH／ＷBH＜ｄ／
２ｗ≦５（ＤBH／ＷBH））であることを特徴とする請求
項２に記載の半導体装置。
【請求項４】前記ガイド溝の底面とその側面がなす角
度が９０度以上であることを特徴とする請求項１乃至請
求項３のいづれかに記載の半導体装置。
【請求項５】前記半導体基板の主面を構成する結晶面
が（１００）面であり、前記半導体基板の側面を構成す
る結晶面が（０１１）面であり、且つ前記ガイド溝の底
面を構成する結晶面が（１１１）面又は（１ /１ /１）
面であることを特徴とする請求項１乃至請求項４のいづ
れかに記載の半導体装置。
【請求項６】前記溝部の深さと前記ガイド溝の深さは
等しいことを特徴とする請求項２乃至請求項５のいづれ
かに記載の半導体装置。
【請求項７】前記半導体基板は、ＩｎＰ半導体からな
り、前記活性層は、ＩｎＧａＡｓ或いはＩｎＧａＡｓＰ
を含む半導体からなることを特徴とする請求項１乃至請
求項６のいづれかに記載の半導体装置。
【請求項８】ＩｎＰ半導体からなる半導体基板主面の
表面領域に電流を注入するＩｎＧａＡｓ或いはＩｎＧａ
ＡｓＰを含む半導体からなる複数のストライプ状の活性
層を形成する工程と、前記半導体基板主面を塩酸系エッチャントにより選択的
にウエットエッチングを行って前記活性層間に前記半導
体基板主面からの深さｄと幅２ｗの比（ｄ／２ｗ）が
１．０以上であるガイド溝を形成し、また前記活性層の
両側にあって、隣接する前記ガイド溝の間に１対の溝部
を形成する工程と、前記半導体基板をその前記主面と対向する裏面から劈開
して共振面を形成し、さらに前記ガイド溝をガイドとし
て前記半導体基板をその主面から劈開し、前記半導体基
板を共振面、活性層及びこの活性層の両側に１対の溝部
を形成した複数の半導体レーザ素子に分離する工程とを
備え、前記溝部の前記半導体基板主面からの深さＤBHと幅ＷBH
の比（ＤBH／ＷBH）が前記ガイド溝の深さｄと幅２ｗの
比（ｄ／２ｗ）より小さくする（ＤBH／ＷBH＜ｄ／２
ｗ）ことを特徴とする半導体レーザ素子の製造方法。
【請求項９】半導体基板と、前記半導体基板主面の表
面領域に形成された複電流を注入する活性層と、前記半
導体基板の前記活性層とは平行な１対の辺に形成された
切り欠きとを備え、この切り欠きの前記半導体基板主面
からの深さｄと幅ｗの２倍の比（ｄ／２ｗ）が１．０以
上である半導体レーザ素子と、前記半導体レーザ素子で励起され発振したレーザ光が入
射されるレンズと、前記レンズから出射した前記レーザ光を受光する光ファ
イバーとを備えていることを特徴とするレーザダイオー
ドモジュール。