JPH08316687A - 多層プリント配線板 - Google Patents

多層プリント配線板

Info

Publication number
JPH08316687A
JPH08316687A JP14138395A JP14138395A JPH08316687A JP H08316687 A JPH08316687 A JP H08316687A JP 14138395 A JP14138395 A JP 14138395A JP 14138395 A JP14138395 A JP 14138395A JP H08316687 A JPH08316687 A JP H08316687A
Authority
JP
Japan
Prior art keywords
wiring board
layer
shield layer
printed wiring
conductive paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14138395A
Other languages
English (en)
Other versions
JP3605883B2 (ja
Inventor
Munehiro Kuramochi
宗広 倉持
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP14138395A priority Critical patent/JP3605883B2/ja
Publication of JPH08316687A publication Critical patent/JPH08316687A/ja
Application granted granted Critical
Publication of JP3605883B2 publication Critical patent/JP3605883B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】信号層が形成されたプリント配線板の上下にシ
−ルド層を形成した多層プリント配線板において、コス
トを軽減し、工程を簡略化し、かつ高信頼性を得る構造
を得る。 【構成】多層プリント配線板を、絶縁性基板2a上に信
号層1としての配線パタ−ンを導電材により形成してな
るプリント配線板10と、プリント配線板10の下部に
形成された銅箔からなる第1シ−ルド層3と、プリント
配線板10の上部に絶縁性基板2bを介して形成された
導電ペ−ストからなる第2シ−ルド層4と、さらにそれ
ぞれの外側に形成された絶縁フィルム5および6によっ
て構成する。さらに、信号層1のうち接地パターンとな
る部分の一部とその上下の絶縁性基板2aおよび2bに
それぞれ貫通孔を形成しておき、第2シ−ルド層4の導
電ペ−スト膜形成時に、同時にこの貫通孔に導電ペ−ス
トを充填し、接地パタ−ンの信号層1を上下シ−ルド層
と電気的に接続し、接地する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電気機器等に使用され
るプリント配線板に関し、特に、信号層が形成されたプ
リント配線板の上下にシ−ルド層を形成した多層構造の
多層プリント配線板に関する。
【0002】
【従来の技術】信号層を挟んで上下にシールド層を有す
る両面シ−ルド付き多層プリント配線板の従来の構造を
図2に示す。図2の多層プリント配線板は、絶縁性基板
2a上に信号層1としての配線パタ−ンを形成してなる
プリント配線板10と、プリント配線板10の下部に形
成された導電ペ−ストからなる第1シ−ルド層3′と、
プリント配線板10の上部に絶縁性基板2bを介して形
成された導電ペーストからなる第2シ−ルド層4′と、
さらにそれぞれの外側に形成された絶縁フィルム5およ
び6によって構成されている。さらに、信号層1のうち
接地パターンとなる部分の一部とその上下の絶縁性基板
2aおよび2bに、それぞれ貫通孔8b、8aおよび8
cを形成し、第2シ−ルド層4′(または第1シ−ルド
層3′)の導電ペ−スト膜形成時に、同時にこの貫通孔
8b、8aおよび8cに導電ペ−ストを充填し、第2シ
−ルド層4′と、接地パタ−ンの信号層4および第1シ
−ルド層3′間とを電気的に接続するようになってい
る。
【0003】
【発明が解決しようとする課題】上記従来の構造による
両面シ−ルド付き多層プリント配線板は、上下シールド
層3′および4′を両面とも導電ペーストによって形成
しているため、2回の導電ペ−スト着膜と、熱硬化処理
が必要となり、生産の工程が増加する。熱硬化処理を1
度に行うには、プリント配線板10の両面に(信号層1
側は絶縁性基板2bを介して)同時に導電ペーストを塗
布する必要があり、困難が予想される。また導電ペース
トは、塗布が不均一になった場合あるいは塗布面の表面
粗度などの影響を受けた場合にピンホールが発生する可
能性があり、特に図2の構造においては、導電ペ−スト
を2層設けているため信頼性に問題があった。
【0004】本発明は上記実情に鑑みてなされたもの
で、導電ペースト塗布の回数および使用量を軽減し、か
つ工程を簡略化し、高信頼性を有する構造の両面シール
ド付きの多層プリント配線板を提供することを目的とす
る。
【0005】
【課題を解決するための手段】上記目的を達成するため
請求項1の発明は、信号層としての配線パタ−ンが形成
されたプリント配線板と、前記プリント配線板の下部に
形成された第1シ−ルド層と、前記プリント配線板の上
部に形成された第2シ−ルド層とからなる多層プリント
配線板において、前記第1シ−ルド層または第2シ−ル
ド層のいずれか片方が金属箔により形成され、他方が導
電ペーストで形成されたことを特徴としている。
【0006】また、請求項2の発明は、請求項1記載の
多層プリント配線板において、前記第1シ−ルド層また
は第2シ−ルド層のいずれか片方を形成する導電ペース
トは、前記プリント配線板に設けられた貫通孔を介し
て、前記信号層および金属箔よりなる他方のシールド層
と接続されていることを特徴としている。
【0007】
【作用】請求項1の発明によれば、上下シ−ルド層のい
ずれか一方を所定のパタ−ンを有する金属箔により形成
するため、導電ペ−ストにより両シ−ルド層を形成する
場合と比較して、導電ペ−ストの使用量を軽減でき、か
つ熱硬化処理工程が1回でよく工程を簡略化することが
でき、また、導電ペ−ストの塗布の不均一性や塗布面の
表面粗度の影響などによるシ−ルド層の信頼性低下を軽
減することができる。
【0008】請求項2の発明によれば、上下シ−ルド層
のいずれか一方を導電ペ−ストにより形成すると同時
に、プリント配線板に形成された貫通孔に導電ペ−スト
を充填することにより、上下のシ−ルド層および信号層
間を容易に電気的に接続することができる。
【0009】
【実施例】以下、本発明の多層プリント配線板につい
て、図1を参照しながら説明する。図1は本発明の多層
プリント配線板の一実施例を示す説明図であり、(a)
は斜視説明図、(b)は(a)のA−A′断面説明図、
(c)は(a)のB−B′断面説明図である。
【0010】図1に示すように両面シ−ルド付き多層プ
リント配線板は、絶縁性基板2a上に信号層1としての
配線パタ−ンを導電部材により形成してなるプリント配
線板10と、プリント配線板10の下部に形成された銅
箔からなる第1シ−ルド層3と、プリント配線板10の
上部に絶縁性基板2bを介して形成された導電ペ−スト
からなる第2シ−ルド層4と、さらにそれぞれの外側に
形成された絶縁フィルム5および6によって構成されて
いる。さらに、図1(b)、(c)に示すように、信号
層1のうち接地パターンとなる部分については、その一
部に貫通孔7bを形成し、その上下の絶縁性基板2aお
よび2bにもそれぞれ貫通孔7aおよび7cを形成して
おき、第2シ−ルド層4の導電ペ−スト膜形成時に、同
時にこの貫通孔7a、7bおよび7cに導電ペ−ストを
充填し、接地パタ−ンの信号層1を第1シ−ルド層3お
よび第2シ−ルド層4と電気的に接続し、接地する。
【0011】次に、上記の両面シ−ルド付き多層プリン
ト配線板の製造方法について説明する。先ず、エポキシ
樹脂およびゴム系樹脂を含有する樹脂組成物を含浸し
た、不飽和ポリエステルを主成分とする不織布からなる
絶縁フィルム5上に銅箔を積層し、サブストラクティブ
法によって回路を形成し第1シールド層3とした。ここ
で用いた不飽和ポリエステル不織布は、Bステージ状態
(半硬化状態)、またはCステージ状態という異なる状
態をとることができ、Bステージ状態においては接着剤
の効果を有し、Cステージ状態においてはその効果を有
してない。ここでは、絶縁性フィルム5の下部に接着す
べき部材がないので、Cステージ状態としている。一
方、絶縁フィルム5と同様の材料からなる絶縁性基板2
a上に銅箔を積層し、絶縁性基板2aをBステージ状態
にしてサブストラクティブ法によって回路を形成し信号
層1とし、プリント配線板10を形成する。次に、第1
シールド層3上にプリント配線板10を積層する。続い
て、さらにその上部に、絶縁性基板2aと同じ材料から
なる絶縁性基板2bをBステージ状態で積層する。次
に、これらを所定の位置に合わせて仮留めした後、12
0〜160゜C、20〜50Kg/cm2、15〜45
分の条件で熱プレスして一体化する。尚、信号層1のう
ち接地パタ−ンであるものに対して、層間接続用に一部
に貫通孔7bを、その上下の絶縁性基板2aおよび2b
に貫通孔7aおよび7cを、それぞれ金型による打ち抜
き加工を行って形成しておく。
【0012】次に、熱プレス一体化した配線板の上面か
らスクリーン印刷により導電ペ−スト(三井金属塗料化
学 ポリマー型銅ペースト)を塗布し、第2シールド層
4を形成する。この時、先程形成した貫通孔7a、7b
および7c部分においても導電ペ−ストが充填されるの
で、接地パタ−ン部分の信号層1と、第1シ−ルド層3
および第2シ−ルド層4間とは電気的に接続される。続
いて、導電ペ−ストの熱硬化処理を行った後、上部にポ
リイミドからなる絶縁フィルム6を熱圧着する。この
後、第1シ−ルド層3および第2シ−ルド層4を接地す
る(図示せず)。
【0013】上記工程により得られる多層プリント配線
板は、図2に示す様な従来の多層プリント配線板におけ
る導電ペーストからなる第1シールド層3′と絶縁フィ
ルム5の2層部分を、絶縁フィルム5上に銅箔からなる
第1シールド層3を積層した片面銅付シートとしている
ので、工程上1層として扱うことができるので、層構成
を簡単化することができる。
【0014】上記の工程において、信号層1のうち接地
パタ−ンであるものに対して、その一部に貫通孔7bを
形成し、その上部の絶縁性基板2bにのみ貫通孔7cを
形成した場合は、同様に導電ペ−ストを塗布して第2シ
−ルド層4を形成すると、貫通孔7cおよび7b部分に
おいて導電ペ−ストが充填されるので、接地パタ−ン部
分の信号層1を、第2シ−ルド層4とのみ接続させるこ
とができる。
【0015】本実施例においては、フレキシブル配線板
を用いた場合を説明したが、絶縁フィルム5および絶縁
性基板2aとしてガラエポ等の硬質材料からなる硬質基
板を用いた場合への適用も可能である。
【0016】
【発明の効果】本発明のによれば、信号層に対する上下
シ−ルド層のいずれか一方のみを導電ペーストの塗布に
より形成するので、導電ペースト塗布の回数および使用
量を軽減することによりコストを低減し、かつ工程を簡
略化し、高信頼性を有する構造の多層プリント配線板を
得ることができる。
【0017】さらに、上記の多層プリント配線板におい
て、上下シ−ルド層のいずれか一方を導電ペ−ストによ
り形成すると同時に、プリント配線板に形成された貫通
孔に導電ペ−ストを充填することにより、上下のシ−ル
ド層および信号層間を容易に電気的に接続することがで
きる。
【図面の簡単な説明】
【図1】本発明の多層プリント配線板の説明図であり、
(a)は斜視説明図、(b)は(a)のA−A′断面説
明図、(c)は(a)のB−B′断面説明図である。
【図2】従来の多層プリント配線板の断面説明図であ
る。
【符号の説明】
1…信号層、 2a、2b…絶縁性基板、 3…第1シ
−ルド層、 4…第2シールド層、 5,6…絶縁フィ
ルム、 7a,7b,7c…貫通孔、 10…プリント
配線板

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】信号層としての配線パタ−ンが形成された
    プリント配線板と、前記プリント配線板の下部に形成さ
    れた第1シ−ルド層と、前記プリント配線板の上部に形
    成された第2シ−ルド層とからなる多層プリント配線板
    において、 前記第1シ−ルド層または第2シ−ルド層のいずれか片
    方が金属箔により形成され、他方が導電ペーストで形成
    されたことを特徴とする多層プリント配線板。
  2. 【請求項2】前記第1シ−ルド層または第2シ−ルド層
    のいずれか片方を形成する導電ペーストは、前記プリン
    ト配線板に設けられた貫通孔を介して、前記信号層およ
    び金属箔よりなる他方のシールド層と接続されているこ
    とを特徴とする請求項1記載の多層プリント配線板。
JP14138395A 1995-05-17 1995-05-17 多層プリント配線板 Expired - Fee Related JP3605883B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14138395A JP3605883B2 (ja) 1995-05-17 1995-05-17 多層プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14138395A JP3605883B2 (ja) 1995-05-17 1995-05-17 多層プリント配線板

Publications (2)

Publication Number Publication Date
JPH08316687A true JPH08316687A (ja) 1996-11-29
JP3605883B2 JP3605883B2 (ja) 2004-12-22

Family

ID=15290726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14138395A Expired - Fee Related JP3605883B2 (ja) 1995-05-17 1995-05-17 多層プリント配線板

Country Status (1)

Country Link
JP (1) JP3605883B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076535A (ja) * 2000-08-31 2002-03-15 Sumitomo Metal Mining Co Ltd 配線基板用基材、配線基板、およびこれらの製造方法。
JP2007281303A (ja) * 2006-04-10 2007-10-25 Fujikura Ltd プリント配線基板およびその製造方法
JP2012028601A (ja) * 2010-07-26 2012-02-09 Brother Ind Ltd 電子機器
JP2019029591A (ja) * 2017-08-02 2019-02-21 帝国通信工業株式会社 回路基板のコネクタ接続部及びその製造方法
JP2019029590A (ja) * 2017-08-02 2019-02-21 帝国通信工業株式会社 回路基板及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076535A (ja) * 2000-08-31 2002-03-15 Sumitomo Metal Mining Co Ltd 配線基板用基材、配線基板、およびこれらの製造方法。
JP2007281303A (ja) * 2006-04-10 2007-10-25 Fujikura Ltd プリント配線基板およびその製造方法
JP2012028601A (ja) * 2010-07-26 2012-02-09 Brother Ind Ltd 電子機器
JP2019029591A (ja) * 2017-08-02 2019-02-21 帝国通信工業株式会社 回路基板のコネクタ接続部及びその製造方法
JP2019029590A (ja) * 2017-08-02 2019-02-21 帝国通信工業株式会社 回路基板及びその製造方法

Also Published As

Publication number Publication date
JP3605883B2 (ja) 2004-12-22

Similar Documents

Publication Publication Date Title
US6350387B2 (en) Multilayer combined rigid/flex printed circuit board containing flexible soldermask
EP1123643B1 (en) Printed board assembly and method of its manufacture
JP2864270B2 (ja) 多層配線基板及びその製造方法
US6618238B2 (en) Parallel plate buried capacitor
JPH08125342A (ja) フレキシブル多層配線基板とその製造方法
US7259333B2 (en) Composite laminate circuit structure
US20120111611A1 (en) Printed circuit board and method of manufacturing the same
US20020048137A1 (en) Two-layered embedded capacitor
JP3605883B2 (ja) 多層プリント配線板
JPH07106728A (ja) リジッドフレックスプリント配線板およびその製造方法
JP3705370B2 (ja) 多層プリント配線板の製造方法
JPS5854520B2 (ja) プリント板の製造方法
JPH10173342A (ja) 多層フレックスリジッド配線板及びその製造方法
KR100222754B1 (ko) 표면신뢰성을 향상시킨 경연성 다층 인쇄회로기판의 제조방법
JP3238901B2 (ja) 多層プリント配線基板およびその製造方法
JPH09181453A (ja) 多層配線基板及びその製造方法
JPH0380359B2 (ja)
JPH0717166Y2 (ja) 多層フレキシブルプリント配線板
JPH06244557A (ja) 多層プリント配線板の製造方法
JPH0278253A (ja) 多層プラスチックチップキャリア
KR100704917B1 (ko) 인쇄회로기판 및 그 제조방법
JPH0499394A (ja) 多層プリント配線板
JP2770262B2 (ja) 抵抗内蔵多層基板の製造方法
JPH11204896A (ja) フレキシブル部を有するプリント配線板及びその製造方法
JPH1154871A (ja) プリント配線板及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040427

A521 Written amendment

Effective date: 20040628

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20040914

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040927

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071015

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20081015

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20091015

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20101015

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20111015

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20121015

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20121015

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20131015

LAPS Cancellation because of no payment of annual fees