JPH0831796B2 - Ｒｗｍ方式ディジタルアナログ変換器 - Google Patents
Ｒｗｍ方式ディジタルアナログ変換器Info
- Publication number
- JPH0831796B2 JPH0831796B2 JP1177509A JP17750989A JPH0831796B2 JP H0831796 B2 JPH0831796 B2 JP H0831796B2 JP 1177509 A JP1177509 A JP 1177509A JP 17750989 A JP17750989 A JP 17750989A JP H0831796 B2 JPH0831796 B2 JP H0831796B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- pwm
- converter
- input
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005070 sampling Methods 0.000 claims description 13
- 238000001228 spectrum Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 15
- 239000003990 capacitor Substances 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はパルス幅変調（PWM）方式ディジタルアナロ
グ変換器に関し、特にそのS/N特性の改善に関するもの
である。
グ変換器に関し、特にそのS/N特性の改善に関するもの
である。
従来の技術 ディジタル技術を用いた機器が、実用に供されて以来
久しいが、このような機器においては、アナログ量を離
散値化してディジタル処理を行ない、又、アナログ量に
変換する過程で、ディジタル・アナログ（D/A）変換器
が用いられる。そのD/A変換器の変換方式として、従来
はＲ−2R型で代表される様な抵抗ラダー型のものが用い
られてきた。ところがこのようなラダー型のD/A変換器
をディスクリートの回路素子で構成した場合には、部品
コストが大きいことから、コストダウンを図るために、
IC化が検討されてきた。しかし、量子化数が増大するに
ともなって、IC内部で作ることの可能な抵抗値の精度が
低いために、D/A変換器の変換精度が低下するという問
題があった。しかし最近ではパルス幅変調（Pulse Widt
h Modulation;PWM）技術を利用したD/A変換器が提案さ
れている。このPWM方式によれば、ICプロセスにおける
抵抗値精度によらず、変換精度が確保できるようになっ
てきた。
久しいが、このような機器においては、アナログ量を離
散値化してディジタル処理を行ない、又、アナログ量に
変換する過程で、ディジタル・アナログ（D/A）変換器
が用いられる。そのD/A変換器の変換方式として、従来
はＲ−2R型で代表される様な抵抗ラダー型のものが用い
られてきた。ところがこのようなラダー型のD/A変換器
をディスクリートの回路素子で構成した場合には、部品
コストが大きいことから、コストダウンを図るために、
IC化が検討されてきた。しかし、量子化数が増大するに
ともなって、IC内部で作ることの可能な抵抗値の精度が
低いために、D/A変換器の変換精度が低下するという問
題があった。しかし最近ではパルス幅変調（Pulse Widt
h Modulation;PWM）技術を利用したD/A変換器が提案さ
れている。このPWM方式によれば、ICプロセスにおける
抵抗値精度によらず、変換精度が確保できるようになっ
てきた。
発明が解決しようとする課題 しかしながら、最近では、異なるサンプリング周波数
で動作する機器、例えば、コンパクトディスクプレー
ヤ、ディジタルオーディオテープレコーダ、衛星放送受
信機等が実用化されるにいたり、PWM方式D/A変換器のク
ロックとしては、上記の入力サンプリング周波数の一定
の倍数のクロックが必要となり、D/A変換する入力信号
のサンプリング周波数に応じて、PWM方式のクロック周
波数を、サンプリング周波数に応じて切換る必要が出て
きた。この時、第５図に示すように、切換回路で分周し
た場合の不要成分のスペクトラムが切換回路出力クロッ
クに現われ、この不要成分のスペクトラムにより、PWM
方式D/A変換器のS/N（信号／ノイズ）比を劣化させるこ
とが判明した（参考文献；「昭和63年10月の日本音響学
会講演論文集P411（１−６-13、PWM型D/A変換器におけ
るクロックジッタの考察）金秋哲彦：松下電器産業
（株）、AV研究所」）。
で動作する機器、例えば、コンパクトディスクプレー
ヤ、ディジタルオーディオテープレコーダ、衛星放送受
信機等が実用化されるにいたり、PWM方式D/A変換器のク
ロックとしては、上記の入力サンプリング周波数の一定
の倍数のクロックが必要となり、D/A変換する入力信号
のサンプリング周波数に応じて、PWM方式のクロック周
波数を、サンプリング周波数に応じて切換る必要が出て
きた。この時、第５図に示すように、切換回路で分周し
た場合の不要成分のスペクトラムが切換回路出力クロッ
クに現われ、この不要成分のスペクトラムにより、PWM
方式D/A変換器のS/N（信号／ノイズ）比を劣化させるこ
とが判明した（参考文献；「昭和63年10月の日本音響学
会講演論文集P411（１−６-13、PWM型D/A変換器におけ
るクロックジッタの考察）金秋哲彦：松下電器産業
（株）、AV研究所」）。
このS/N劣化について以下により詳細に説明する。
上記参考文献によれば、「クロックジッタはノイズレ
ベルを増加させ、ノイズレベルとジッター量は比例す
る。」となっている。ここで第５図に示すようにPWM方
式D/A変換器用クロック基本波に対して、PWM方式D/A変
換器用クロック基本波の1/n分周（ｎは整数）のジッ
タ、第５図では1/2分周のジッタがある。この時のスペ
クトラム図が第５図であり、第６図に時間領域の波形図
を示す。第６図ａはPWM方式D/A変換器用クロック基本波
のみの時の波形図であり、第６図ｂは1/2分周出力が基
本波に混入した時の波形図であり、第５図の周波数領域
を時間領域に変化させた時のものである。
ベルを増加させ、ノイズレベルとジッター量は比例す
る。」となっている。ここで第５図に示すようにPWM方
式D/A変換器用クロック基本波に対して、PWM方式D/A変
換器用クロック基本波の1/n分周（ｎは整数）のジッ
タ、第５図では1/2分周のジッタがある。この時のスペ
クトラム図が第５図であり、第６図に時間領域の波形図
を示す。第６図ａはPWM方式D/A変換器用クロック基本波
のみの時の波形図であり、第６図ｂは1/2分周出力が基
本波に混入した時の波形図であり、第５図の周波数領域
を時間領域に変化させた時のものである。
ここで第７図に示すようなアンプに上述のクロックを
入力した場合について検討する。第７図に示すアンプ
は、ロジック回路におけるインバーターに入出力に帰還
をかけたタイプのアンプである。よってスレッシュホー
ルドレベルが存在する。このようなアンプに上記のよう
なクロックを入力した場合の出力波形は第８図a,bの通
りである。第８図ａは第６図ａに示された基本クロック
を入力した場合の入出力波形、第８図ｂは第６図ｂに示
された基本クロックに分周成分が加えられたクロックを
入力した場合の入出力波形を示す。第８図ｂの波形図か
らも明らかなように1/2分周成分が加えられた場合には
ジッターが生じることになる。よって参考文献で示され
るようにジッターが生じるためにノイズが増加すること
になる。
入力した場合について検討する。第７図に示すアンプ
は、ロジック回路におけるインバーターに入出力に帰還
をかけたタイプのアンプである。よってスレッシュホー
ルドレベルが存在する。このようなアンプに上記のよう
なクロックを入力した場合の出力波形は第８図a,bの通
りである。第８図ａは第６図ａに示された基本クロック
を入力した場合の入出力波形、第８図ｂは第６図ｂに示
された基本クロックに分周成分が加えられたクロックを
入力した場合の入出力波形を示す。第８図ｂの波形図か
らも明らかなように1/2分周成分が加えられた場合には
ジッターが生じることになる。よって参考文献で示され
るようにジッターが生じるためにノイズが増加すること
になる。
次に入力サンプリング周波数が変化する場合のこのD/
A変換器への（サンプリング）クロック入力回路につい
て説明する。サンプリング周波数をｓとした時、PWM
形D/A変換器のクロックはｓ×ｌ（ｌは整数で現状で
は128,192,256,384,768が一般的に使用される。）で与
えられる。サンプリング周波数ｓがｓ1からｓ2と
変換すればPWM用D/A変換器のクロックは、ｓ1・ｌか
らｓ2・ｌと変化させる必要がある。このためにはD/A
変換器のクロック入力路にｓ1・ｌとｓ2・ｌのセレ
クター回路が必要となる。このようなセレクター回路を
具備したD/A変換回路は、例えば、第９図，第10図に示
されるように構成される。実回路において、第10図の様
にサブストレートのインピーダンスが高い場合、サブス
トレートを流れる電流Ｉｓ1×l,Iｓ2×ｌによっ
て、サブストレート電圧が微少に変化することにより、
セレクター回路にサブストレートを流れる電流の周波数
に応じたスペクトラムがまわり込み、クロック回路出力
のクロックのスペクトラムにかさねあわされる。又IC内
の電源電圧からのまわり込みもある。
A変換器への（サンプリング）クロック入力回路につい
て説明する。サンプリング周波数をｓとした時、PWM
形D/A変換器のクロックはｓ×ｌ（ｌは整数で現状で
は128,192,256,384,768が一般的に使用される。）で与
えられる。サンプリング周波数ｓがｓ1からｓ2と
変換すればPWM用D/A変換器のクロックは、ｓ1・ｌか
らｓ2・ｌと変化させる必要がある。このためにはD/A
変換器のクロック入力路にｓ1・ｌとｓ2・ｌのセレ
クター回路が必要となる。このようなセレクター回路を
具備したD/A変換回路は、例えば、第９図，第10図に示
されるように構成される。実回路において、第10図の様
にサブストレートのインピーダンスが高い場合、サブス
トレートを流れる電流Ｉｓ1×l,Iｓ2×ｌによっ
て、サブストレート電圧が微少に変化することにより、
セレクター回路にサブストレートを流れる電流の周波数
に応じたスペクトラムがまわり込み、クロック回路出力
のクロックのスペクトラムにかさねあわされる。又IC内
の電源電圧からのまわり込みもある。
以上のようにPWM方式D/A変換器においてはクロックス
ペクトラムに不要なスペクトラムがかさね合わされるこ
とにより、S/N、（信号対雑音比）の劣化が起る。
ペクトラムに不要なスペクトラムがかさね合わされるこ
とにより、S/N、（信号対雑音比）の劣化が起る。
本発明は上記問題点に鑑み、上記の不要スペクトラム
を発生させないPWM方式D/A変換器及びPWM方式D/A変換器
用クロック発生回路を提供することを目的としている。
を発生させないPWM方式D/A変換器及びPWM方式D/A変換器
用クロック発生回路を提供することを目的としている。
課題を解決するための手段 上記目的を達成するために本発明のPWM方式ディジタ
ルアナログ変換器は、PWM方式ディジタルアナログ変換
器のクロック入力の前段に基本クロック成分以外の不要
スペクトラム成分を除去するためのフィルターを設けた
ものである。
ルアナログ変換器は、PWM方式ディジタルアナログ変換
器のクロック入力の前段に基本クロック成分以外の不要
スペクトラム成分を除去するためのフィルターを設けた
ものである。
作用 本発明は上記した構成により、付加したフィルターに
よりPWM方式ディジタルアナログ変換器用クロックのス
ペクトラム純度を高めることにより不要スペクトラムの
除去を行なうことが可能となる。
よりPWM方式ディジタルアナログ変換器用クロックのス
ペクトラム純度を高めることにより不要スペクトラムの
除去を行なうことが可能となる。
実施例 以下本発明の一実施例のPWM方式ディジタルアナログ
変換器について、図面を参照しながら説明する。第１図
は本発明の基本概念を説明するための入力サンプリング
周波数が単一の場合の基本ブロック図である。第１図に
おいて１はPWM方式D/A用クロック入力端子で、この端子
１に第５図で示すようなスペクトラムの信号が入力さ
れ、フィルター２、具体的にはバンドパスフィルターBP
F又はバイパスフィルターHPFにより第５図の1/2分周の
不要スペクトラムが除去される。その結果PWM方式D/A変
換器３には不要スペクトラムの除去されたクロック11が
入力され、音声データー４と、PWM用サンプリングクロ
ック５が入力され、PWM出力６が得られる。
変換器について、図面を参照しながら説明する。第１図
は本発明の基本概念を説明するための入力サンプリング
周波数が単一の場合の基本ブロック図である。第１図に
おいて１はPWM方式D/A用クロック入力端子で、この端子
１に第５図で示すようなスペクトラムの信号が入力さ
れ、フィルター２、具体的にはバンドパスフィルターBP
F又はバイパスフィルターHPFにより第５図の1/2分周の
不要スペクトラムが除去される。その結果PWM方式D/A変
換器３には不要スペクトラムの除去されたクロック11が
入力され、音声データー４と、PWM用サンプリングクロ
ック５が入力され、PWM出力６が得られる。
第２図は入力サンプリング周波数が２種類以上ある場
合の実施例で２種類の時のBPFの具体回路を示してい
る。第２図において７はコンデンサー、８はコイル、９
はコンデンサーで、コンデンサー7,9、コイル８により
センター周波数が高いバンドパスフィルターを構成して
いる。10はコンデンサー、12はトランジスタ、14,15は
抵抗で、これらのコンデンサー10、トランジスター12、
抵抗14,15でセンター周波数が低いバンドパスフィルタ
ーを構成している。16は切換信号入力端子であり、この
切換信号が“L"になればトランジスター12がオンするこ
とにより、コンデンサー10の一端が等価的にトランジス
ター12を通じてコンデンサー13に直列接続され、バンド
パスフィルターの中心周波数が低い方へずれる。
合の実施例で２種類の時のBPFの具体回路を示してい
る。第２図において７はコンデンサー、８はコイル、９
はコンデンサーで、コンデンサー7,9、コイル８により
センター周波数が高いバンドパスフィルターを構成して
いる。10はコンデンサー、12はトランジスタ、14,15は
抵抗で、これらのコンデンサー10、トランジスター12、
抵抗14,15でセンター周波数が低いバンドパスフィルタ
ーを構成している。16は切換信号入力端子であり、この
切換信号が“L"になればトランジスター12がオンするこ
とにより、コンデンサー10の一端が等価的にトランジス
ター12を通じてコンデンサー13に直列接続され、バンド
パスフィルターの中心周波数が低い方へずれる。
より具体的にはコンデンサー７のインピーダンスをC1
コイル８のインダクタンスをＬコンデンサー９のインピ
ーダンスをC2とすればバンドパスフィルターのセンター
周波数は で与えられ、C2がC2＋ΔC2によって、0は0−Δ0
の変化となる。このΔC2はコンデンサーC10，C13に依存
するものである。
コイル８のインダクタンスをＬコンデンサー９のインピ
ーダンスをC2とすればバンドパスフィルターのセンター
周波数は で与えられ、C2がC2＋ΔC2によって、0は0−Δ0
の変化となる。このΔC2はコンデンサーC10，C13に依存
するものである。
次に本発明の第３の実施例のPWM方式ディジタルアナ
ログ変換器について第３図を参照しながら説明する。第
３図の実施例は、第２図に示したディスクリート回路素
子で構成された信号切換部をIC化した場合の一実施例で
ある。本実施例は、水晶発振器によりスペクトラム整形
されたPWM方式D/A用クロックを得る方法によるものであ
る。
ログ変換器について第３図を参照しながら説明する。第
３図の実施例は、第２図に示したディスクリート回路素
子で構成された信号切換部をIC化した場合の一実施例で
ある。本実施例は、水晶発振器によりスペクトラム整形
されたPWM方式D/A用クロックを得る方法によるものであ
る。
第３図において26はｓ1×ｌ用（ｓ1は入力サンプ
リング周波数、ｌは整数）の発振器、27はｓ2×ｌ用
発振器、28はｓ3×ｌ用発振器である。発振器26の内
部は、帰還抵抗18、インバーター19、水晶発振子20、水
晶用コンデンサー21,22で構成されており、スイッチ（S
W1〜SW3）23,24,25が各々の発振器の入力端子に接続さ
れ、切換信号に応じてどれか１つが選択されて、オープ
ンになり、他の２つのスイッチはon（接地した状態）と
なる。本方式によって、スペクトラム整形されたPWM方
式D/A用クロックとして不要スペクトラムを除去するこ
とが可能となる。
リング周波数、ｌは整数）の発振器、27はｓ2×ｌ用
発振器、28はｓ3×ｌ用発振器である。発振器26の内
部は、帰還抵抗18、インバーター19、水晶発振子20、水
晶用コンデンサー21,22で構成されており、スイッチ（S
W1〜SW3）23,24,25が各々の発振器の入力端子に接続さ
れ、切換信号に応じてどれか１つが選択されて、オープ
ンになり、他の２つのスイッチはon（接地した状態）と
なる。本方式によって、スペクトラム整形されたPWM方
式D/A用クロックとして不要スペクトラムを除去するこ
とが可能となる。
次に本発明の第４の実施例のPWM方式ディジタルアナ
ログ変換器について第４図を参照しながら説明する。本
実施例は入力端子30に供給されたマスタークロックを分
周して、スペクトラム整形されたPWM方式D/A用クロック
を得る場合の一例である。本実施例のディジタルアナロ
グ変換器は、34〜36のアンドゲート、37,38の分周器と4
1のORゲートで構成されており、第9,10図で説明したよ
うに分周した後で選択した場合には、分周器が動作する
事による不要スペクトラムが発生するため、第３図と同
様に選択された分周器出力またはマスタークロックが出
力となり、他の分周器は動作がストップするように構成
したものである。
ログ変換器について第４図を参照しながら説明する。本
実施例は入力端子30に供給されたマスタークロックを分
周して、スペクトラム整形されたPWM方式D/A用クロック
を得る場合の一例である。本実施例のディジタルアナロ
グ変換器は、34〜36のアンドゲート、37,38の分周器と4
1のORゲートで構成されており、第9,10図で説明したよ
うに分周した後で選択した場合には、分周器が動作する
事による不要スペクトラムが発生するため、第３図と同
様に選択された分周器出力またはマスタークロックが出
力となり、他の分周器は動作がストップするように構成
したものである。
発明の効果 本発明によればPWM方式ディジタルアナログ変換器の
クロックのスペクトラム純度を高めるためにクロック入
力にフィルターを挿入した事により、ジッターの発生を
少なくできる為に、変換器のS/Nの向上が図れ、しかも
複数の入力サンプリング周波数に対応ができ、IC化に適
し、その実用的な効果は大なるものがある。
クロックのスペクトラム純度を高めるためにクロック入
力にフィルターを挿入した事により、ジッターの発生を
少なくできる為に、変換器のS/Nの向上が図れ、しかも
複数の入力サンプリング周波数に対応ができ、IC化に適
し、その実用的な効果は大なるものがある。
第１図は本発明の一実施例におけるPWM方式D/A変換器の
ブロック図、第２図は同実施例の具体回路図、第３図及
び第４図は他の実施例のブロック図、第５図はクロック
ジッターの発生事由の説明をするためのクロックのスペ
クトラム図、第６図はクロックの時間領域波形図、第７
図はゲートで構成した場合のアンプのブロック図、第８
図は第７図のアンプにクロックを入力した場合の動作説
明のための波形図、第９図は従来例のD/A変換器のブロ
ック図、第10図は第９図に示したセレクター回路の具体
回路図である。 ２……フィルター、３……PWM方式D/A変換器。
ブロック図、第２図は同実施例の具体回路図、第３図及
び第４図は他の実施例のブロック図、第５図はクロック
ジッターの発生事由の説明をするためのクロックのスペ
クトラム図、第６図はクロックの時間領域波形図、第７
図はゲートで構成した場合のアンプのブロック図、第８
図は第７図のアンプにクロックを入力した場合の動作説
明のための波形図、第９図は従来例のD/A変換器のブロ
ック図、第10図は第９図に示したセレクター回路の具体
回路図である。 ２……フィルター、３……PWM方式D/A変換器。
Claims (1)
- 【請求項１】複数のクロック発生器の出力を選択するセ
レクターと、前記セレクターの出力とPWM方式ディジタ
ルアナログ変換器のクロック入力との間に挿入されたジ
ッター除去用のバンドパスフィルターまたはハイパスフ
ィルターとを備え、更に、前記フィルターの中心周波数
または遮断周波数を入力される信号のサンプリング周波
数に応じて切換える手段を備えたことを特徴とするPWM
方式ディジタルアナログ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1177509A JPH0831796B2 (ja) | 1989-07-10 | 1989-07-10 | Ｒｗｍ方式ディジタルアナログ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1177509A JPH0831796B2 (ja) | 1989-07-10 | 1989-07-10 | Ｒｗｍ方式ディジタルアナログ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0342912A JPH0342912A (ja) | 1991-02-25 |
| JPH0831796B2 true JPH0831796B2 (ja) | 1996-03-27 |
Family
ID=16032151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1177509A Expired - Lifetime JPH0831796B2 (ja) | 1989-07-10 | 1989-07-10 | Ｒｗｍ方式ディジタルアナログ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831796B2 (ja) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5242052A (en) * | 1975-09-30 | 1977-04-01 | Hitachi Ltd | Frequency dividing circuit |
| JPS5429954A (en) * | 1977-08-10 | 1979-03-06 | Seiko Epson Corp | Frequency devider circuit |
| JPS5477556A (en) * | 1977-12-02 | 1979-06-21 | Fujitsu Ltd | Digital frequency converter circuit |
| JPS5856505A (ja) * | 1981-09-30 | 1983-04-04 | Fujitsu Ltd | 出力レベル制御方式 |
| JPS5883841U (ja) * | 1981-12-01 | 1983-06-07 | 三菱電機株式会社 | Ｆｍ送信周波数合成回路 |
| JPS62203425A (ja) * | 1986-03-04 | 1987-09-08 | Nippon Columbia Co Ltd | デジタル−アナログ変換回路 |
-
1989
- 1989-07-10 JP JP1177509A patent/JPH0831796B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0342912A (ja) | 1991-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6362765B2 (en) | D/A converter | |
| CA1194945A (en) | Switched capacitor filter having a reduced capacitance | |
| JPH026452B2 (ja) | ||
| US4095218A (en) | Hybrid pulse width-pulse rate digital-to-analog converter method and apparatus | |
| KR950007466B1 (ko) | A/d 또는 d/a 변환기 | |
| JPS6074803A (ja) | 正弦波信号発生器およびその発生方法 | |
| HK89391A (en) | Digital-to-analog converter | |
| DE3641676C2 (ja) | ||
| CN113949249B (zh) | 包括开关型输出级的电子装置、对应电路布置和方法 | |
| JPH0831796B2 (ja) | Ｒｗｍ方式ディジタルアナログ変換器 | |
| EP0493607B1 (en) | Clock regenerating circuit | |
| JP2619961B2 (ja) | Ｐｗｍ方式ディジタルアナログ変換器用クロック発生装置 | |
| JP3623035B2 (ja) | 信号発生装置 | |
| Smith et al. | A programmable bandpass filter and tone generator using bucket-brigade delay lines | |
| JPH063864B2 (ja) | スイツチトキヤパシタ回路 | |
| JP2833070B2 (ja) | トラック／ホールド回路 | |
| Bruton et al. | Time-multiplexed active filters | |
| RU2030108C1 (ru) | Преобразователь период - напряжение | |
| JPS62256277A (ja) | 記録装置 | |
| HK120094A (en) | Digital-compensation circuit of a known interfering signal | |
| Eriksson | SC filter circuit with decimation of sampling frequency | |
| JPS6345056Y2 (ja) | ||
| JPS58182917A (ja) | Ｄ／ａ変換器 | |
| JPH0314827Y2 (ja) | ||
| JPH0121361Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080327 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090327 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100327 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100327 Year of fee payment: 14 |