JPH0342912A - Ｒｗｍ方式ディジタルアナログ変換器 - Google Patents
Ｒｗｍ方式ディジタルアナログ変換器Info
- Publication number
- JPH0342912A JPH0342912A JP1177509A JP17750989A JPH0342912A JP H0342912 A JPH0342912 A JP H0342912A JP 1177509 A JP1177509 A JP 1177509A JP 17750989 A JP17750989 A JP 17750989A JP H0342912 A JPH0342912 A JP H0342912A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- pwm
- converter
- analog converter
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はパルス幅変調（ＰＷＭ）方式ディジタルアナロ
グ変換器に関し、特にそのＳ／Ｎ特性の改善に関するも
のである。
グ変換器に関し、特にそのＳ／Ｎ特性の改善に関するも
のである。
従来の技術
ディジタル技術を用いた機器が、実用に供され（２）
て以来久しいが、このような機器においては、アナログ
量を離散値化してディジタル処理を行ない、又、アナロ
グ量に変換する過程で、ディジタル・アナログ（Ｄ／Ａ
）変換器が用いられる。そのＤ／Ａ変換器の変換方式と
して、従来はＲ−２Ｒ型で代表される様な抵抗ラダー型
のものが用いられてきた。ところがこのようなラダー型
のＤ／Ａ変換器をディスクリートの回路素子で構成した
場合には、部品コストが大きいことから、コストダウン
を図るために、ＩＣ化が検討されてきた。しかし、量子
化数が増大するにともなって、ＩＣ内部で作ることの可
能な抵抗値の精度が低いために、Ｄ／Ａ変換器の変換精
度が低下するという問題があった。しかし最近ではパル
ス幅変調（ｐｕｌｓｅＷｉｄｔｈ Ｍｏｄｕｌａｔｉ
ｏｎ；ＰＷＭ）技術を利用したＤ／Ａ変換器が提案され
ている。このＰＷＭ方式によれば、ＩＣプロセスにおけ
る抵抗値精度によらず、変換精度が確保できるようにな
ってきた。
量を離散値化してディジタル処理を行ない、又、アナロ
グ量に変換する過程で、ディジタル・アナログ（Ｄ／Ａ
）変換器が用いられる。そのＤ／Ａ変換器の変換方式と
して、従来はＲ−２Ｒ型で代表される様な抵抗ラダー型
のものが用いられてきた。ところがこのようなラダー型
のＤ／Ａ変換器をディスクリートの回路素子で構成した
場合には、部品コストが大きいことから、コストダウン
を図るために、ＩＣ化が検討されてきた。しかし、量子
化数が増大するにともなって、ＩＣ内部で作ることの可
能な抵抗値の精度が低いために、Ｄ／Ａ変換器の変換精
度が低下するという問題があった。しかし最近ではパル
ス幅変調（ｐｕｌｓｅＷｉｄｔｈ Ｍｏｄｕｌａｔｉ
ｏｎ；ＰＷＭ）技術を利用したＤ／Ａ変換器が提案され
ている。このＰＷＭ方式によれば、ＩＣプロセスにおけ
る抵抗値精度によらず、変換精度が確保できるようにな
ってきた。
発明が解決しようとする課題
しかしながら、最近では、異なるサンプリング周波数で
動作する機器、例えば、コンパクトディスクプレーヤ、
ディジタルオーディオテープレコーダ、衛星放送受信機
等が実用化されるにいたり、ＰＷＭ方式Ｄ／Ａ変換器の
クロックとしては、上記の入力サンプリング周波数の一
定の倍数のクロックが必要となり、Ｄ／Ａ変換する入力
信号のサンプリング周波数に応じて、ＰＷＭ方式のクロ
ック周波数を、サンプリング周波数に応じて切換る必要
が出てきた。この時、第５図に示すように、切換回路で
分周した場合の不要成分のスペクトラムが切換回路出力
クロックに現われ、この不要成分のスペクトラムにより
、ＰＷＭ方式Ｄ／Ａ変換器のＳ／Ｎ（信号／ノイズ）比
を劣化させることが判明した（参考文献；「昭和６３年
１０月の日本音響学会講演論文集 Ｐ４１１ （１−６
−１３、ＰＷＭ型Ｄ／Ａ変換器におけるクロックジッタ
の考察〉金秋哲彦：松下電器産業■、ＡＶ研究所」）。
動作する機器、例えば、コンパクトディスクプレーヤ、
ディジタルオーディオテープレコーダ、衛星放送受信機
等が実用化されるにいたり、ＰＷＭ方式Ｄ／Ａ変換器の
クロックとしては、上記の入力サンプリング周波数の一
定の倍数のクロックが必要となり、Ｄ／Ａ変換する入力
信号のサンプリング周波数に応じて、ＰＷＭ方式のクロ
ック周波数を、サンプリング周波数に応じて切換る必要
が出てきた。この時、第５図に示すように、切換回路で
分周した場合の不要成分のスペクトラムが切換回路出力
クロックに現われ、この不要成分のスペクトラムにより
、ＰＷＭ方式Ｄ／Ａ変換器のＳ／Ｎ（信号／ノイズ）比
を劣化させることが判明した（参考文献；「昭和６３年
１０月の日本音響学会講演論文集 Ｐ４１１ （１−６
−１３、ＰＷＭ型Ｄ／Ａ変換器におけるクロックジッタ
の考察〉金秋哲彦：松下電器産業■、ＡＶ研究所」）。
このＳ／Ｎ劣化について以下により詳細に説明する。
上記参考文献によれば、「クロックジッタはノイズレベ
ルを増加させ、ノイズレベルとジッター量は比例する。
ルを増加させ、ノイズレベルとジッター量は比例する。
」となっている。ここで第５図に示すようにＰＷＭ方式
Ｄ／Ａ変換器用クロック基本波に対して、ＰＷＭ方式Ｄ
／Ａ変換器用クロック基本波の１ ／ ｎ分周（ｎは整
数）のジッタ、第５図では１／２分周のジッタがある。
Ｄ／Ａ変換器用クロック基本波に対して、ＰＷＭ方式Ｄ
／Ａ変換器用クロック基本波の１ ／ ｎ分周（ｎは整
数）のジッタ、第５図では１／２分周のジッタがある。
この時のスペクトラム図が第５図であり、第６図に時間
領域の波形図を示す。第６図ａはＰＷＭ方式Ｄ／Ａ変換
器用クロック基本波のみの時の波形図であり、第６図す
は１／２分周出力が基本波に混入した時の波形図であり
、第５図の周波数領域を時間領域に変化させた時のもの
である。
領域の波形図を示す。第６図ａはＰＷＭ方式Ｄ／Ａ変換
器用クロック基本波のみの時の波形図であり、第６図す
は１／２分周出力が基本波に混入した時の波形図であり
、第５図の周波数領域を時間領域に変化させた時のもの
である。
ここで第７図に示すようなアンプに上述のクロックを入
力した場合について検討する。第７図に示すアンプは、
ロジック回路におけるインバーターに入出力に帰還をか
けたタイプのアンプである。よってスレッシュホールド
レベルが存在する。
力した場合について検討する。第７図に示すアンプは、
ロジック回路におけるインバーターに入出力に帰還をか
けたタイプのアンプである。よってスレッシュホールド
レベルが存在する。
このようなアンプに上記のようなりロックを人力した場
合の出力波形は第８図ａ、ｂの通りである。
合の出力波形は第８図ａ、ｂの通りである。
第８図ａは第６図ａに示された基本クロックを入力した
場合の入出力波形、第８図すは第６図すに・示された基
本クロックに分周成分が加えられたクロックを入力した
場合の入出力波形を示す。第８図すの波形図からも明ら
かなように１／２分周成分が加えられた場合にはジッタ
ーが生じることになる。よって参考文献で示されるよう
にジッターが生じるためにノイズが増加することになる
。
場合の入出力波形、第８図すは第６図すに・示された基
本クロックに分周成分が加えられたクロックを入力した
場合の入出力波形を示す。第８図すの波形図からも明ら
かなように１／２分周成分が加えられた場合にはジッタ
ーが生じることになる。よって参考文献で示されるよう
にジッターが生じるためにノイズが増加することになる
。
次に人力サンプリング周波数が変化する場合のこのＤ／
Ａ変換器への（サンプリング）クロック入力回路につい
て説明する。サンプリング周波数をｆｓとした時、ＰＷ
Ｍ形Ｄ／Ａ変換器のクロックはｆｓＸｅ （ｅは整数−
ＩＬ状ｔは１２８，１９２゜２５６．３８４，７６８が
一般的に使用される。〉で与えられる。サンプリング周
波数ｆｓがＩｓｒからｆｓ２と変換すればＰＷＭ用Ｄ／
Ａ変換器のクロックは、Ｉｓｒ ・ｅからｆｓ２
・ｅと変化させる必要がある。このためにはＤ／Ａ変換
器のクロック入力路にＩｓｒ ・ｅとｆｓ２ ・ｅの
セレクター回路が必要となる。このようなセレクター回
路を具備したＤ／Ａ変換回路は、例えば、第９図。
Ａ変換器への（サンプリング）クロック入力回路につい
て説明する。サンプリング周波数をｆｓとした時、ＰＷ
Ｍ形Ｄ／Ａ変換器のクロックはｆｓＸｅ （ｅは整数−
ＩＬ状ｔは１２８，１９２゜２５６．３８４，７６８が
一般的に使用される。〉で与えられる。サンプリング周
波数ｆｓがＩｓｒからｆｓ２と変換すればＰＷＭ用Ｄ／
Ａ変換器のクロックは、Ｉｓｒ ・ｅからｆｓ２
・ｅと変化させる必要がある。このためにはＤ／Ａ変換
器のクロック入力路にＩｓｒ ・ｅとｆｓ２ ・ｅの
セレクター回路が必要となる。このようなセレクター回
路を具備したＤ／Ａ変換回路は、例えば、第９図。
第１０図に示されるように構成される。実回路において
、第１０図の様にサブストレートのインピーダンスが高
い場合、サブストレートを流れる電流Ｉ Ｉｓｒ Ｘｅ
＃ Ｉ ｆ ８２ Ｘｅによッテ、サブストレート電
圧が微少に変化することにより、セレクター回路にサブ
ストレートを流れる電流の周波数１こ応じたスペクトラ
ムがまわり込み、クロック回路出力のクロックのスペク
トラム上にかさねあわされる。又ＩＣ内の電源電圧から
のまわり込みもある。
、第１０図の様にサブストレートのインピーダンスが高
い場合、サブストレートを流れる電流Ｉ Ｉｓｒ Ｘｅ
＃ Ｉ ｆ ８２ Ｘｅによッテ、サブストレート電
圧が微少に変化することにより、セレクター回路にサブ
ストレートを流れる電流の周波数１こ応じたスペクトラ
ムがまわり込み、クロック回路出力のクロックのスペク
トラム上にかさねあわされる。又ＩＣ内の電源電圧から
のまわり込みもある。
以上のようにＰＷＭ方式Ｄ／Ａ変換器においてはクロッ
クスペクトラムに不要なスペクトラムがかさね合わされ
ることにより、Ｓ／Ｎ、〈信号対雑音比〉の劣化が起る
。
クスペクトラムに不要なスペクトラムがかさね合わされ
ることにより、Ｓ／Ｎ、〈信号対雑音比〉の劣化が起る
。
本発明は上記問題点に鑑み、上記の不要スペクトラムを
発生させないＰＷＭ方式Ｄ／Ａ変換器及びＰＷＭ方式Ｄ
／Ａ変換器用クロック発生回路を提供することを目的と
している。
発生させないＰＷＭ方式Ｄ／Ａ変換器及びＰＷＭ方式Ｄ
／Ａ変換器用クロック発生回路を提供することを目的と
している。
課題を解決するための手段
上記目的を達成するために本発明のＰＷＭ方式ディジタ
ルアナログ変換器は、ＰＷＭ方式ディジタルアナログ変
換器のクロック入力の前段に基本クロック成分以外の不
要スペクトラム成分を除去するためのフィルターを設け
たものである。
ルアナログ変換器は、ＰＷＭ方式ディジタルアナログ変
換器のクロック入力の前段に基本クロック成分以外の不
要スペクトラム成分を除去するためのフィルターを設け
たものである。
作用
本発明は上記した構成により、付加したフィルターによ
りＰＷＭ方式ディジタルアナログ変換器用クロックのス
ペクトラム純度を高めることにより不要スペクトラムの
除去を行なうことが可能となる。
りＰＷＭ方式ディジタルアナログ変換器用クロックのス
ペクトラム純度を高めることにより不要スペクトラムの
除去を行なうことが可能となる。
実施例
以下本発明の一実施例のＰＷＭ方式ディジタルアナログ
変換器について、図面を参照しながら説明する。第１図
は本発明の基本概念を説明するための入力サンプリング
周波数が単一の場合の基本ブロック図である。第１図に
おいて１はＰＷＭ方式Ｄ／り用クロック入力端子で、こ
の端子１に第５図で示すようなスペクトラムの信号が入
力され、フィルター２、具体的にはバンドパスフィルタ
ーＢＰＦ又はバイパスフィルターＨＰＦにより第５図の
１７２分周の不要スペクトラムが除去される。
変換器について、図面を参照しながら説明する。第１図
は本発明の基本概念を説明するための入力サンプリング
周波数が単一の場合の基本ブロック図である。第１図に
おいて１はＰＷＭ方式Ｄ／り用クロック入力端子で、こ
の端子１に第５図で示すようなスペクトラムの信号が入
力され、フィルター２、具体的にはバンドパスフィルタ
ーＢＰＦ又はバイパスフィルターＨＰＦにより第５図の
１７２分周の不要スペクトラムが除去される。
その結果ＰＷＭ方式Ｄ／Ａ変換器３には不要スペクトラ
ムの除去されたクロック１１が入力され、音声データー
４と、ＰＷＭ用サンプリングクロック５が入力され、Ｐ
ＷＭ出力６が得られる。
ムの除去されたクロック１１が入力され、音声データー
４と、ＰＷＭ用サンプリングクロック５が入力され、Ｐ
ＷＭ出力６が得られる。
第２図は入力サンプリング周波数が２種類以上ある場合
の実施例で２種類の時のＢＰＦの具体回路を示している
。第２図において７はコンデンサー、８はコイル、９は
コンデンサーで、コンデンサー７．９、コイル８により
センター周波数が高いバンドパスフィルターを構成して
いる。１０はコンデンサー １２はトランジスタ、１４
．１５は抵抗で、これらのコンデンサー１０、トランジ
スター１２、抵抗１４．１５でセンター周波数が低いバ
ンドパスフィルターを構成している。１６は切換信号入
力端子であり、この切換信号が“Ｌ”になればトランジ
スター１２がオンすることにより、コンデンサー１０の
一端が等価的にトランジスター１２を通じてコンデンサ
ー１３に直列接続され、バンドパスフィルターの中心周
波数が低い方へずれる。
の実施例で２種類の時のＢＰＦの具体回路を示している
。第２図において７はコンデンサー、８はコイル、９は
コンデンサーで、コンデンサー７．９、コイル８により
センター周波数が高いバンドパスフィルターを構成して
いる。１０はコンデンサー １２はトランジスタ、１４
．１５は抵抗で、これらのコンデンサー１０、トランジ
スター１２、抵抗１４．１５でセンター周波数が低いバ
ンドパスフィルターを構成している。１６は切換信号入
力端子であり、この切換信号が“Ｌ”になればトランジ
スター１２がオンすることにより、コンデンサー１０の
一端が等価的にトランジスター１２を通じてコンデンサ
ー１３に直列接続され、バンドパスフィルターの中心周
波数が低い方へずれる。
より具体的にはコンデンサー７のインピーダンスをＣ１
コイル８のインダクタンスをＬコンデンサー９のインピ
ーダンスをＣ２とすればバンドパスフィルターのセンタ
ー周波数は で与えられ、Ｃ２がＣ２＋ΔＣ２によって、ｆ。
コイル８のインダクタンスをＬコンデンサー９のインピ
ーダンスをＣ２とすればバンドパスフィルターのセンタ
ー周波数は で与えられ、Ｃ２がＣ２＋ΔＣ２によって、ｆ。
はｉｏ−Δｆａの変化となる。このΔＣ２はコンデンサ
ーＣ１Ｇ ＋ ＣＩ３に依存するものである。
ーＣ１Ｇ ＋ ＣＩ３に依存するものである。
次に本発明の第３の実施例のＰＷＭ方式ディジタルアナ
ログ変換器について第３図を参照しながら説明する。第
３図の実施例は、第２図に示したディスクリート回路素
子で構成された信号切換部をＩＣ化した場合の一実施例
である。本実施例は、水晶発振器によりスペクトラム整
形されたＰＷＭ方式Ｄ／り用クロックを得る方法による
ものである。
ログ変換器について第３図を参照しながら説明する。第
３図の実施例は、第２図に示したディスクリート回路素
子で構成された信号切換部をＩＣ化した場合の一実施例
である。本実施例は、水晶発振器によりスペクトラム整
形されたＰＷＭ方式Ｄ／り用クロックを得る方法による
ものである。
第３図において２６はｆｓｌＸｅ用（ｆｓ＋ は入力サ
ンプリング周波数、ｅは整数）の発振器、２７は）ｓ２
Ｘｅ用発振器、２８は）ｓ３Ｘ１！用発振器である。発
振器２６の内部は、帰還抵抗１８、インバーター１９、
水晶発振子２０、水晶用コンデンサー２１．２２で構成
されており、スイッチ（ＳＷ＋ −８Ｗ３ ）２３．２
４．２５が各々の発振器の入力端子に接続され、切換信
号に応じてどれか１つが選択されて、オープンになり、
他の２つのスイッチはｏｎ（接地した状Ｂ）となる。本
方式によって、スペクトラム整形されたＰＷＭ方式Ｄ／
り用クロックとして不要スペクトラムを除去することが
可能となる。
ンプリング周波数、ｅは整数）の発振器、２７は）ｓ２
Ｘｅ用発振器、２８は）ｓ３Ｘ１！用発振器である。発
振器２６の内部は、帰還抵抗１８、インバーター１９、
水晶発振子２０、水晶用コンデンサー２１．２２で構成
されており、スイッチ（ＳＷ＋ −８Ｗ３ ）２３．２
４．２５が各々の発振器の入力端子に接続され、切換信
号に応じてどれか１つが選択されて、オープンになり、
他の２つのスイッチはｏｎ（接地した状Ｂ）となる。本
方式によって、スペクトラム整形されたＰＷＭ方式Ｄ／
り用クロックとして不要スペクトラムを除去することが
可能となる。
次に本発明の第４の実施例のＰＷＭ方式ディジタルアナ
ログ変換器について第４図を参照しながら説明する。本
実施例は入力端子３０に供給されたマスタークロックを
分周して、スペクトラム整形されたＰＷＭ方式Ｄ／り用
クロックを得る場合の一例である。本実施例のディジタ
ルアナログ変換器は、３４〜３６のアンドゲート、３７
．３８の分周器と４１のＯＲゲートで構成されており、
第９，１０図で説明したように分周した後で選択した場
合には、分周器が動作する事による不要スペクトラムが
発生するため、第３図と同様に選択された分周器出力ま
たはマスタークロックが出力となり、他の分周器は動作
がストップするように構成したものである。
ログ変換器について第４図を参照しながら説明する。本
実施例は入力端子３０に供給されたマスタークロックを
分周して、スペクトラム整形されたＰＷＭ方式Ｄ／り用
クロックを得る場合の一例である。本実施例のディジタ
ルアナログ変換器は、３４〜３６のアンドゲート、３７
．３８の分周器と４１のＯＲゲートで構成されており、
第９，１０図で説明したように分周した後で選択した場
合には、分周器が動作する事による不要スペクトラムが
発生するため、第３図と同様に選択された分周器出力ま
たはマスタークロックが出力となり、他の分周器は動作
がストップするように構成したものである。
発明の効果
本発明によればＰＷＭ方式ディジタルアナログ変換器の
クロックのスペクトラム純度を高めるためにクロック入
力にフィルターを挿入した事により、ジッターの発生を
少なくできる為に、変換器のＳ／Ｈの向上が図れ、しか
も複数の入力サンプリング周波数に対応ができ、ＩＣ化
に適し、その実用的な効果は大なるものがある。
クロックのスペクトラム純度を高めるためにクロック入
力にフィルターを挿入した事により、ジッターの発生を
少なくできる為に、変換器のＳ／Ｈの向上が図れ、しか
も複数の入力サンプリング周波数に対応ができ、ＩＣ化
に適し、その実用的な効果は大なるものがある。
・第１図は本発明の一実施例におけるＰＷＭ方式Ｄ／Ａ
変換器のブロック図、第２図は同実施例の具体回路図、
第３図及び第４図は他の実施例のブロック図、第５図は
クロックジッターの発生事由を説明するためのクロック
のスペクトラム図、第６図はクロックの時間領域波形図
、第７図はゲートで構成した場合のアンプのブロック図
、第８図は第７図のアンプにクロックを入力した場合の
動作説明のための波形図、第９図は従来例のＤ／Ａ変換
器のブロック図、第１０図は第９図に示したセレクター
回路の具体回路図である。 ２・・・・・・フィルター、３・・・・・・ＰＷＭ方式
Ｄ／Ａ変換器。
変換器のブロック図、第２図は同実施例の具体回路図、
第３図及び第４図は他の実施例のブロック図、第５図は
クロックジッターの発生事由を説明するためのクロック
のスペクトラム図、第６図はクロックの時間領域波形図
、第７図はゲートで構成した場合のアンプのブロック図
、第８図は第７図のアンプにクロックを入力した場合の
動作説明のための波形図、第９図は従来例のＤ／Ａ変換
器のブロック図、第１０図は第９図に示したセレクター
回路の具体回路図である。 ２・・・・・・フィルター、３・・・・・・ＰＷＭ方式
Ｄ／Ａ変換器。
Claims (2)
- （１）クロック入力の前段にクロックの不要スペクトラ
ム成分除去用のフィルターを設けたことを特徴とするＰ
ＷＭ方式ディジタルアナログ変換器。 - （２）フィルタのセンタ周波数又はカットオフ周波数を
、入力されるサンプリング周波数に応じて比例してスイ
ッチする手段を備えたことを特徴とする請求項１記載の
ＰＷＭ方式ディジタルアナログ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1177509A JPH0831796B2 (ja) | 1989-07-10 | 1989-07-10 | Ｒｗｍ方式ディジタルアナログ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1177509A JPH0831796B2 (ja) | 1989-07-10 | 1989-07-10 | Ｒｗｍ方式ディジタルアナログ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0342912A true JPH0342912A (ja) | 1991-02-25 |
| JPH0831796B2 JPH0831796B2 (ja) | 1996-03-27 |
Family
ID=16032151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1177509A Expired - Lifetime JPH0831796B2 (ja) | 1989-07-10 | 1989-07-10 | Ｒｗｍ方式ディジタルアナログ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831796B2 (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5242052A (en) * | 1975-09-30 | 1977-04-01 | Hitachi Ltd | Frequency dividing circuit |
| JPS5429954A (en) * | 1977-08-10 | 1979-03-06 | Seiko Epson Corp | Frequency devider circuit |
| JPS5477556A (en) * | 1977-12-02 | 1979-06-21 | Fujitsu Ltd | Digital frequency converter circuit |
| JPS5856505A (ja) * | 1981-09-30 | 1983-04-04 | Fujitsu Ltd | 出力レベル制御方式 |
| JPS5883841U (ja) * | 1981-12-01 | 1983-06-07 | 三菱電機株式会社 | Ｆｍ送信周波数合成回路 |
| JPS62203425A (ja) * | 1986-03-04 | 1987-09-08 | Nippon Columbia Co Ltd | デジタル−アナログ変換回路 |
-
1989
- 1989-07-10 JP JP1177509A patent/JPH0831796B2/ja not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5242052A (en) * | 1975-09-30 | 1977-04-01 | Hitachi Ltd | Frequency dividing circuit |
| JPS5429954A (en) * | 1977-08-10 | 1979-03-06 | Seiko Epson Corp | Frequency devider circuit |
| JPS5477556A (en) * | 1977-12-02 | 1979-06-21 | Fujitsu Ltd | Digital frequency converter circuit |
| JPS5856505A (ja) * | 1981-09-30 | 1983-04-04 | Fujitsu Ltd | 出力レベル制御方式 |
| JPS5883841U (ja) * | 1981-12-01 | 1983-06-07 | 三菱電機株式会社 | Ｆｍ送信周波数合成回路 |
| JPS62203425A (ja) * | 1986-03-04 | 1987-09-08 | Nippon Columbia Co Ltd | デジタル−アナログ変換回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0831796B2 (ja) | 1996-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4518935A (en) | Band-rejection filter of the switched capacitor type | |
| JPH04245807A (ja) | フィルタ装置 | |
| JPS6221317A (ja) | スイツチドキヤパシタ乗算回路 | |
| CN209184565U (zh) | 一种喇叭的电流检测电路 | |
| EP0493607B1 (en) | Clock regenerating circuit | |
| JPH0342912A (ja) | Ｒｗｍ方式ディジタルアナログ変換器 | |
| JP2653775B2 (ja) | サンプリングレート変換装置 | |
| JPS626536A (ja) | 信号変換装置 | |
| US5245593A (en) | Clock producing apparatus for a pwm system digital to analog converter | |
| CN109546979A (zh) | 一种喇叭的电流检测电路 | |
| Bruton et al. | Time-multiplexed active filters | |
| JPS6031308A (ja) | 低域濾波回路 | |
| JPS62145927A (ja) | デ−タ変換装置 | |
| JPH0631785Y2 (ja) | Ｄａ変換器のディグリッチ回路 | |
| JPS6155802B2 (ja) | ||
| JP2629986B2 (ja) | 衛星放送受信機 | |
| JPS6345056Y2 (ja) | ||
| JPS62256277A (ja) | 記録装置 | |
| JPS5830260A (ja) | Ｆｓｋ復調回路 | |
| JPS584258Y2 (ja) | 残響付加装置 | |
| JPH0336095Y2 (ja) | ||
| JPS6011484B2 (ja) | 信号変換装置 | |
| JPS5928459Y2 (ja) | 残響装置 | |
| Eriksson | SC filter circuit with decimation of sampling frequency | |
| JPS6222294B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080327 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090327 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100327 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100327 Year of fee payment: 14 |