JPH0314827Y2 - - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 この考案は、２チヤンネルのデジタル信号を再
生処理して２チヤンネルのアナログ信号を復元す
る装置、たとえば２チヤンネル方式のデジタルオ
ーデイオデイスクプレーヤ、デジタルオーデイオ
テープレコーダなどのデジタル／アナログ変換処
理部に用いられるデジタル／アナログ変換装置に
関する。

〔従来の技術〕

従来、２チヤンネル（ステレオ）のデジタル音
声信号（PCM信号）を再生処理してステレオの
アナログ音声信号を復元する装置として、デイス
ク、テープなどの記録媒体を再生処理するデジタ
ルオーデイオデイスクプレーヤ、デジタルオーデ
イオテープレコーダ、デジタルステレオ音声再生
機能付きコンパクトデイスクプレーヤ、デジタル
ステレオ音声再生機能付きビデオテープレコーダ
および、デジタルステレオ放送受信装置などの
種々の装置が考案されている。

そして前述の各装置は、再生あるいは受信によ
り得られた２チヤンネルすなわちステレオの左、
右チヤンネルのデジタル信号をアナログ変換する
ため、デジタル／アナログ変換処理部が設けら
れ、該変換処理部により、２チヤンネルのデジタ
ル信号をそれぞれデジタル／アナログ変換すると
ともにローパスフイルタ処理して左、右チヤンネ
ルのアナログ音声信号などの２チヤンネルのアナ
ログ信号を復元する。

したがつて、前記デジタル／アナログ変換処理
部は、デジタル／アナログ変換回路、ローパスフ
イルタなどを有するデジタル／アナログ変換装置
により形成される。

ところで、たとえば土井・伊賀共著「デイジタ
ル・オーデイオ」ラジオ技術社刊（昭和57年６月
５日再版）の145頁ないし17頁に記載されている
ように、デジタル／アナログ変換回路（Ｄ／Ａコ
ンバータ）は、デジタル信号の入力から出力電圧
または出力電流が所定の誤差以下になるまでに、
セトリング・タイム（settling time）や変換速
度で指定された所定時間が必要になるとともに、
該所定時間内のコンバータ出力の電圧に大きなオ
ーバーシユートが発生したりする。なお、セトリ
ング・タイム中に大きな誤差が発生したものはグ
リツチ（glich）と呼ばれている。

また、積分型のデジタル／アナログ変換回路の
場合は、変換期間中に、出力電流を形成するデジ
タル信号の積分電流が、デジタル入力とは無関係
に一定値で変化し、この場合、積分電流には基本
波とともに高次高調波が存在し、該高次高調波は
後段のローパスフイルタ、すなわちアナログ信号
に復元するためのローパスフイルタによつて取除
くことが不可能である。

そこで復元されたアナログ信号中に前述のオー
バーシユート、高次高調波が混入しないようにす
るために、デジタル／アナログ変換回路の出力電
流または電圧を、デグリツチ回路を用いて完全な
振幅変調パルス波（PAM波）出力にした後、ロ
ーパスフイルタに出力する必要があり、たとえば
積分型のデジタル／アナログ変換回路が設けられ
たデジタル／アナログ変換装置は、ソニー株式会
社の型番CX−20017の16ビツトＤ／Ａコンバータ
集積回路のカタログなどに記載されているよう
に、アナログスイツチ集積回路により形成された
デグリツチ回路を、前記Ｄ／Ａコンバータ集積回
路からなるデジタル／アナログ変換回路の後段に
設けて形成されている。

ところで前記カタログなどに記載されている従
来のデジタル／アナログ変換装置は第２図に示す
ように形成され、同図において、１は前記型番
CX−20017の集積回路により形成されたデジタ
ル／アナログ変換回路であり、18，17番ピン１
８，１７により２チヤンネルのデジタル信号の積
分電流信号それぞれの出力端子Oa，Obが形成さ
れ、23，15番ピン２３，１５により２チヤンネル
それぞれの放電制御端子Da，Dbが形成されてい
る。

２は出力端子Oaの一方のチヤンネルの積分電
流信号を電圧信号に変換する第１電流／電圧変換
回路であり、演算増幅器Aa、積分コンデンサCa
と放電用トランジスタQaとの積分回路により形
成され、増幅器Aaの反転入力端子（−）が出力
端子Oaに接続されるとともに、増幅器Aaの反転
入力端子（−）と出力端子との間にコンデンサ
CaとトランジスタQaのソース、ドレインとが並
列に設けられ、かつ、増幅器Aaの非反転入力端
子（＋）がアースされるとともに、トランジスタ
Qaのゲートが制御端子Daに接続されている。

３は出力端子Obの他方のチヤンネルの積分電
流信号を電圧信号に変換する第２電流／電圧変換
回路であり、演算増幅器Ab、積分コンデンサCb
と放電用トランジスタQbとの積分回路により、
変換回路２と同様に形成されている。なお、トラ
ンジスタQbのゲートは制御端子Dbに接続されて
いる。

４は変換回路２の出力電圧をレベルシフトする
第１レベルシフト回路であり、分圧抵抗Ra，Rb
の直列回路およびチヤンネル間のクロストークバ
イパス防止用のコンデンサCcにより形成され、
抵抗Ra，Rbの直列回路の一端が出力抵抗Rcを介
して増幅器Aaの出力端子に接続されるとともに
他端が負電源端子Vnに接続され、かつ抵抗Ra，
Rbの接地点とアースとの間にコンデンサCcが設
けられている。

５は変換回路３の出力電圧をレベルシフトする
第２レベルシフト回路であり、分圧抵抗Rd，Re
の直列回路およびチヤンネル間のクロストークバ
イパス防止用のコンデンサCdにより形成され、
抵抗Rd，Reの直列回路の一端が出力抵抗Rfを介
して増幅器Abの出力端子に接続されるとともに
他端が負電源端子Vnに接続れ、かつ抵抗Rd，Re
の接続点とアースとの間にコンデンサCdが設け
られている。

６，７は型番14053Bのアナログスイツチ集積
回路などの4053タイプの４回路用アナログスイツ
チ集積回路の２個のアナログスイツチによりそれ
ぞれ形成された第１、第２デグリツチ用アナログ
スイツチであり、それぞれ共通端子ｘ，x′、第１
接点端子ｐ，p′および第２接点端子ｑ，q′を有
し、共通端子ｘ，x′が抵抗Rc，Rfを介して増幅
器Aa，Abの出力端子にそれぞれ接続されるとと
もに第２接点端子ｑと第１接点端子p′とがアース
され、コントロール信号端子Ｋのデグリツチコン
トロール信号により、両スイツチ６，７の共通端
子ｘ，x′が連動して第１接点端子ｐ，p′と第２接
点端子ｑ，q′とに交互に切換えられる。

Acは一方のチヤンネル用反転アンプを形成す
る演算増幅器であり、非反転入力端子（＋）がア
ースされるとともに反転入力端子（−）が第１接
点端子ｐに接続され、かつ非反転入力端子（−）
と出力端子との間に抵抗RgとコンデンサCeの並
列回路が設けられるとともに、出力端子が一方の
チヤンネル用のローパスフイルタ（図示せず）に
接続されている。

Adは他方のチヤンネル用反転アンプを形成す
る演算増幅器であり、非反転入力端子（＋）がア
ースされるとともに反転入力端子（−）が第２接
点端子q′に接続され、かつ反転入力端子（−）と
出力端子との間に抵抗RhとコンデンサCfの並列
回路が設けられるとともに、出力端子が他方のチ
ヤンネル用のローパスフイルタ（図示せず）に接
続されている。

そして変換回路１は、再生あるいは受信により
得られた２チヤンネルのデジタル信号を、デグリ
ツチコントロール信号と同一周波数かつ同一位相
のクロツク信号にもとづき、該クロツク信号がハ
イレベルのときに一方のチヤンネルのデジタル信
号を取込むとともに、前記クロツク信号がローレ
ベルのときに他方のチヤンネルのデジタル信号を
取込み、この動作のくり返しにより、両チヤンネ
ルのデジタル信号を交互に取込む。

さらに、変換回路１は取込んだデジタル信号に
比例した時間の積分電流信号を形成し、前記クロ
ツク信号のローレベルのときに、１つ前のハイレ
ベルのときに取込んだデジタル信号の積分電流信
号を出力端子Oaから出力するとともに、前記ク
ロツク信号のハイレベルのときに、１つ前のロー
レベルのときに取込んだデジタル信号の積分電流
信号を出力端子Obから出力し、これにより、出
力端子Oa，Obから、２チヤンネルのデジタル信
号の積分電流信号が時分割で交互に出力される。

また、変換回路１は前記クロツク信号がローレ
ベルのときに制御端子Daから放電制御信号を出
力してトランジスタQaをオンし、前記クロツク
信号がハイレベルのときに、制御端子Dbから放
電制御信号を出力してトランジスタQbをオンす
る。

そこで変換回路１の出力端子Oaから出力され
た一方のチヤンネルの積分電流信号は、変換回路
２により電圧信号に変換され、出力端子Obから
出力された他方のチヤンネルの積分信号は、変換
回路３により電圧信号に変換される。

ところで両変換回路２，３の電圧信号は、入力
された積分電流信号のレベルにもとづき、正の電
圧範囲で変化し、たとえば変換回路２の電圧信
号、すなわち増幅器Aaの出力端子の電圧信号は、
デジタル信号のないとき、すなわち積分電流信号
のないときに、第３図ａに示すように、前記クロ
ツク信号、すなわち同図ｂのデグリツチコントロ
ール信号の各ローレベルの間に基準レベルVdに
保持され、デジタル信号のあるとき、すなわち積
分電流信号のあるときに、第４図ａに示すように
同図ｂのデグリツチコントロール信号の各ローレ
ベルの間に積分電流信号のレベルに応じて正の電
圧範囲で変化する。なお、増幅器Abの出力端子
の電圧信号も、増幅器Aaの出力端子の電圧信号
と同様に変化する。

そして両変換回路２，３の電圧信号は、スイツ
チ６、増幅器Acにより形成された一方のチヤン
ネル用の第１デグリツチ回路８および、スイツチ
７、アンプAdにより形成された他方のチヤンネ
ル用の第２デグリツチ回路９により、それぞれデ
グリツチ処理されるが、このとき両デグリツチ回
路８，９に入力される電圧信号が正の電圧範囲で
しか変化しなければ、各回路に電源を供給する電
源回路（図示せず）は、電源電圧として高い正電
源電圧を出力しなければならず、この場合、電源
効率が低下する。なお、前記電源回路は電源端子
Vnなどに供給する負電源電圧も出力する。

そこでレベルシフト回路４，５が設けられ、両
レベルシフト回路４，５により両増幅器Aa，Ab
から出力される電圧信号をそれぞれレベルシフト
し、両デグリツチ回路８，９に入力される電圧信
号と、たとえば前述の基準レベルVdがアースレ
ベルのＯボルトになるようにシフトして正、負に
変化する信号に変換し、前記電源回路から出力す
る正電源電圧の低下を図り、電源効率を高める。

なお、増幅器Aa，Abから基準レベルVdの電
圧信号が出力されるときに、両デグリツチ回路
８，９に入力される電圧信号のレベルをVo₁，
Vo₂とした場合、抵抗Ra〜Rfの抵抗値Ra′，Rb′，
Rc′，Rd′，Re′，Rf′は、Vo₁／Rc′，Vo₂／Rf′が
｜−Vc｜／（Ra′＋Rb′），｜−Vc｜／（Rd′＋
Re′）になるように設定され、−Vcは負電源端子
Vnの電圧である。

そしてレベルシフト回路４によりレベルシフト
された増幅器Aaの電圧信号が、デグリツチコン
トロール信号のローレベルの間にアナログスイツ
チ６の共通端子ｘに供給され、レベルシフト回路
５によりレベルシフトされた増幅器Abの電圧信
号が、デグリツチコントロール信号のハイレベル
の間にアナログスイツチ７の共通端子x′に供給さ
れ、このとき両スイツチ６，７が、デグリツチコ
ントロールのローレベルの間に連動して第１接点
ｐ，p′に切換わるとともに、デグリツチコントロ
ール信号のハイレベルの間に連動して第２接点
ｑ，q′に切換わる。

一方、デグリツチコントロール信号は、一方の
チヤンネルの電圧信号のセトリング・タイムの期
間を除く安定期間にローレベルになるとともに、
他方のチヤンネルの電圧信号のセトリング・タイ
ムの期間を除く安定期間にハイレベルになるよう
に設定されている。

したがつて、スイツチ６の共通端子ｘに入力さ
れた一方のチヤンネルの電圧信号は、該電圧信号
の安定期間の部分のみが第１接点端子ｐから出力
され、スイツチ７の共通端子x′に入力された他方
のチヤンネルの電圧信号も、該電圧信号の安定期
間の部分のみが第２接点端子q′から出力される。

さらに、増幅器Acおよび抵抗Rc，Rg、コンデ
ンサCeの反転アンプにより、一方のチヤンネル
の波形整形用のアパーチヤ回路が形成されるとと
もに、増幅器Adおよび抵抗Rf，Rh、コンデンサ
Cfにより、他方のチヤンネルの波形整形用のア
パーチヤ回路が形成され、両アパーチヤ回路によ
り、スイツチ６の第１接点ｐの電圧信号が波形整
形されるとともに、スイツチ７の第２接点q′の電
圧信号が波形整形される。

すなわち、スイツチ６，７により、両チヤンネ
ルの電圧信号それぞれのセトリング・タイムの部
分が除去されるが、このとき、デグリツチコント
ロール信号のデユーテイ比などにもとづき、両ス
イツチ６，７から出力されるパルス波の高城周波
数特性が劣化する。

そこで前記両アパーチヤ回路により、スイツチ
６，７から出力されるパルス波それぞれのデユー
テイの補正すなわちアパーチヤ補正が行なわれ
る。

そしてレベルシフト回路４のレベルシフト、ス
イツチ６のデグリツチおよび前述のアパーチヤ補
正により、増幅器Acの出力端子に一方のチヤン
ネルのデジタル信号にもとづく、完全なPAM波
の一方のチヤンネルのパルス信号が出力されると
ともに、レベルシフト回路５のレベルシフト、ス
イツチ７のデグリツチおよび前述のアパーチヤ補
正により、増幅器Adの出力端子に、他方のチヤ
ンネルのデジタル信号にもとづく、完全なPAM
波の他方のチヤンネルのパルス信号が出力され、
このとき両パルス信号は、たとえばデジタル信号
のないときに第３図ｃに示すようにＯボルトに保
持され、デジタル信号のあるときに第４図ｃに示
すようにデジタル信号に応じて正、負に変化す
る。

そして増幅器Acのパルス信号が一方のチヤン
ネル用のローパスフイルタに入力され、該フイル
タにより増幅器Acのパルス信号が平滑処理され、
当該ローパスフイルタから、一方のチヤンネルの
復元アナログ信号が出力される。

また、増幅器Adのパルス信号が他方のチヤン
ネル用のローパスフイルタに入力され、該フイル
タにより増幅器Adのパルス信号が平滑処理され、
当該ローパスフイルタから、他方のチヤンネルの
復元アナログ信号が出力される。

〔考案が解決しようとする問題点〕

ところで第２図の場合は、２個のレベルシフト
回路を設ける必要があり、構成が複雑化するとと
もに高価になる問題点がある。

なお、第２図の場合は、スイツチ６，７が４回
路用のアナログスイツチ集積回路の２回路分のア
ナログスイツチを用いて形成されているため、残
りの２回路分のアナログスイツチは利用されず、
非常に不経済である。

〔問題点を解決するための手段〕

この考案は、２チヤンネルのデジタル信号を交
互に取込み、前記両チヤンネルのデジタル信号の
積分電流信号を時分割出力する積分型のデジタ
ル／アナログ変換回路と、前記両チヤンネルの積
分電流信号を電圧信号にそれぞれ変換する１対の
電流／電圧変換回路と、前記両電流／電圧変換回
路の出力端子に１個のレベルシフト回路を切換接
続し、前記両電流／電圧変換回路の前記電圧信号
をアースレベルを基準とするレベルにシフトさせ
るレベルシフト用アナログスイツチと、デグリツ
チコントロール信号によりスイツチング制御さ
れ、レベルシフトされた前記両電流／電圧変換回
路それぞれの前記電圧信号の安定期間部分のみを
出力する２個のデグリツチ用アナログスイツチと
を備え、かつ、前記デグリツチコントロール信号
により前記レベルシフト用アナログスイツチを切
換えるようにしたデジタル／アナログ変換装置で
ある。

〔作用〕

したがつて、デグリツチコントロール信号によ
るレベルシフト用アナログスイツチの切換えによ
り、１個のレベルシフト回路が両チヤンネルの電
圧信号のレベルシフトに共用され、１個のレベル
シフト回路を設けて装置が形成される。

〔実施例〕

つぎに、この考案を、その１実施例を示した第
１図とともに詳細に説明する。

（構成） 第１図において、第２図と同一記号は同一のも
のを示し、異なる点は、第２図の２個のレベルシ
フト回路４，５の代わりに１個のレベルシフト回
路１０を設けるとともに、スイツチ６，７に２個
のアナログスイツチが利用された４回路用のアナ
ログスイツチ集積回路の残りに２個のアナログス
イツチのいずれか一方からなるレベルシフト用ア
ナログスイツチ１１を設けた点である。

なお、レベルシフト回路１０は、分圧用の抵抗
Ri，Rjの直列回路およびチヤンネル間のクロス
トークバイパス防止用のコンデンサCiにより形成
され、抵抗Ri，Rjの直列回路の一端が負電源端
子Vnに接続されるとともに、抵抗Ri，Rjの接続
点とアースとの間にコンデンサCiが設けられてい
る。

また、スイツチ１１は共通端子x″が抵抗Ri，
Rjの直列回路の他端に接続されるとともに、第
１、第２接点端子p″，q″がスイツチ６，７の共通
端子ｘ，x′にそれぞれ接続され、かつコントロー
ル信号端子Ｋのデグリツチコントロール信号によ
り、スイツチ６，７に連動して切換えられる。

（動作） そしてデグリツチコントロール信号がローレベ
ルのときは、各スイツチ６，７，１１が第１接点
端子ｐ，p′，p″に切換えられるとともに、変換回
路１からの一方のチヤンネルの積分電流信号にも
とづき、増幅器Aaから一方のチヤンネルの電圧
信号が出力されているため、該一方のチヤンネル
の電圧信号が、レベルシフト回路１０によりレベ
ルシフトされ、このとき、抵抗Ri，Rjの抵抗値
が、たとえばレベルシフト回路４の抵抗Rb，Ra
の抵抗値と同一に設定されているため、一方のチ
ヤンネルの電圧信号は第２図の場合と同様にレベ
ルシフトされる。

逆に、デグリツチコントロール信号がハイレベ
ルのときは、各スイツチ６，７，１１が第２接点
端子ｑ，q′，q″に切換えられるとともに、変換回
路１からの他方のチヤンネルの積分電流信号にも
とづき、増幅器Abから他方のチヤンネルの電圧
信号が出力されているため、該他方のチヤンネル
の電圧信号が、レベルシフト回路１０により第２
図の場合と同様にレベルシフトされる。

さらに、レベルシフト回路１０により、レベル
シフトされた両チヤンネルの電圧信号が、第２図
の場合と同様にスイツチ６，７によるデグリツチ
およびアパーチヤ補正を受け、増幅器Ac，Adの
出力端子に両チヤンネルの完全なPAM波のパル
ス信号がそれぞれ出力される。

そして１個のレベルシフト回路１０とスイツチ
１１とにより、両チヤンネルの電圧信号のレベル
シフトを行なうため、１個のレベルシフト回路１
０が両チヤンネルの電圧信号のレベルシフトに共
用され、構成が簡素化するとともに安価になる。

なお、第１図の場合は、４回路用のアナログス
イツチ集積回路の利用されていなかつたアナログ
スイツチによりスイツチ１１が形成されるため、
第２図から両レベルシフト回路４，５のいずれか
一方を省くのみで形成され、著しく安価になる。

〔考案の効果〕

以上のように、この考案のデジタル／アナログ
変換装置によると、１個のレベルシフト回路１０
を、第１、第２電流／電圧変換回路２，３から出
力される両チヤンネルの電圧信号のレベルシフト
に共用することができ、構成を簡素化するととも
に安価にすることができるものである。

【図面の簡単な説明】

第１図はこの考案のデジタル／アナログ変換装
置の１実施例のブロツク図、第２図は従来のデジ
タル／アナログ変換装置のブロツク図、第３図ａ
〜ｃ、第４図ａ〜ｃは第２図の動作説明用の波形
図である。 １……デジタル／アナログ変換回路、２，３，
……第１、第２電流／電圧変換回路、６，７……
第１、第２デグリツチ用アナログスイツチ、Ｋ…
…コントロール信号出力端子、１０……レベルシ
フト回路、１１……レベルシフト用アナログスイ
ツチ。

Claims (1)

1. 【実用新案登録請求の範囲】 ２チヤンネルのデジタル信号を交互に取込み、
   前記両チヤンネルのデジタル信号の積分電流信号
   を時分割出力する積分型のデジタル／アナログ変
   換回路と、 前記両チヤンネルの積分電流信号を電圧信号に
   それぞれ変換する１対の電流／電圧変換回路と、 前記両電流／電圧変換回路の出力端子に１個の
   レベルシフト回路を切換接続し、前記両電流／電
   圧変換回路の前記電圧信号をアースレベルを基準
   とするレベルにシフトさせるレベルシフト用アナ
   ログスイツチと、 デグリツチコントロール信号によりスイツチン
   グ制御され、レベルシフトされた前記両電流／電
   圧変換回路それぞれの前記電圧信号の安定期間部
   分のみを出力する２個のデグリツチ用アナログス
   イツチとを備え、 かつ、前記デグリツチコントロール信号により
   前記レベルシフト用アナログスイツチを切換るよ
   うにしたデジタル／アナログ変換装置。