JPH0831970B2 - クリップ回路 - Google Patents
クリップ回路Info
- Publication number
- JPH0831970B2 JPH0831970B2 JP6827288A JP6827288A JPH0831970B2 JP H0831970 B2 JPH0831970 B2 JP H0831970B2 JP 6827288 A JP6827288 A JP 6827288A JP 6827288 A JP6827288 A JP 6827288A JP H0831970 B2 JPH0831970 B2 JP H0831970B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- predetermined
- transistors
- circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Picture Signal Circuits (AREA)
- Studio Circuits (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、複数個のトランジスタの定電流源を共通に
介して接地したエミッタから、一つのトランジスタのベ
ース入力電圧波形を他のトランジスタの入力電位にてク
リップした電圧波形の出力信号を取出すクリップ回路に
関し、特に、コレクタに定電圧作動回路を介挿して形成
した電圧波形により修正した急峻なクリップ出力信号波
形が得られるようにしたものである。
介して接地したエミッタから、一つのトランジスタのベ
ース入力電圧波形を他のトランジスタの入力電位にてク
リップした電圧波形の出力信号を取出すクリップ回路に
関し、特に、コレクタに定電圧作動回路を介挿して形成
した電圧波形により修正した急峻なクリップ出力信号波
形が得られるようにしたものである。
（発明の概要） 本発明は、複数個のトランジスタの定電流源を共通に
介して接地したエミッタから、一つのトランジスタのベ
ース入力電圧波形を他のトランジスタの入力電位でクリ
ップした電圧波形の出力信号を取出すクリップ回路にお
いて、各コレクタに介挿した定電圧作動回路によりクリ
ップ電位の上下で各コレクタに生ずるベース間差電圧波
形によりクリップ出力電圧波形を修正して急峻なクリッ
プ特性が得られるようにしたものである。
介して接地したエミッタから、一つのトランジスタのベ
ース入力電圧波形を他のトランジスタの入力電位でクリ
ップした電圧波形の出力信号を取出すクリップ回路にお
いて、各コレクタに介挿した定電圧作動回路によりクリ
ップ電位の上下で各コレクタに生ずるベース間差電圧波
形によりクリップ出力電圧波形を修正して急峻なクリッ
プ特性が得られるようにしたものである。
（従来の技術） 従来のこの種のクリップ回路は、第６図に示すように
構成されており、一対のトランジスタ１および２のエミ
ッタを共通に定電流源３を介して負電圧源−Vccに接続
し、トランジスタ１および２のコレクタを共通に正電圧
源＋Vccに接続し、トランジスタ１のベースに入力電圧
信号Vinを供給するとともにトランジスタ２のベースを
接地し、トランジスタ１および２の共通に接続したエミ
ッタに現われる接地電位を超えた入力電圧信号波形をク
リップ出力電圧信号として取出すようになっていた。
構成されており、一対のトランジスタ１および２のエミ
ッタを共通に定電流源３を介して負電圧源−Vccに接続
し、トランジスタ１および２のコレクタを共通に正電圧
源＋Vccに接続し、トランジスタ１のベースに入力電圧
信号Vinを供給するとともにトランジスタ２のベースを
接地し、トランジスタ１および２の共通に接続したエミ
ッタに現われる接地電位を超えた入力電圧信号波形をク
リップ出力電圧信号として取出すようになっていた。
（発明が解決しようとする課題） 第６図に示した構成の従来のこの種のクリップ回路の
入出力特性は、第７図に実線により示すように、同図に
点線により示す理想的なクリップ特性からずれており、
トランジスタ２のベースを接地した状態では図示のよう
に入力電圧0Vとなるクリップ電位の近傍で入出力特性曲
線が直線状の理想的な特性から著しく外れて彎曲してい
る。したがって、かかる入出力特性の従来のクリップ回
路を例えば画像処理装置における黒レベル・クリップ回
路として用いると、クリップ出力画像信号の信号レベル
がクリップ電位とする黒レベルの近傍で理想的入出力特
性から著しく外れているために、いわゆる黒つぶれの出
力画像信号となる、という問題を解決するのが従来の課
題であった。
入出力特性は、第７図に実線により示すように、同図に
点線により示す理想的なクリップ特性からずれており、
トランジスタ２のベースを接地した状態では図示のよう
に入力電圧0Vとなるクリップ電位の近傍で入出力特性曲
線が直線状の理想的な特性から著しく外れて彎曲してい
る。したがって、かかる入出力特性の従来のクリップ回
路を例えば画像処理装置における黒レベル・クリップ回
路として用いると、クリップ出力画像信号の信号レベル
がクリップ電位とする黒レベルの近傍で理想的入出力特
性から著しく外れているために、いわゆる黒つぶれの出
力画像信号となる、という問題を解決するのが従来の課
題であった。
（課題を解決するための手段） 本発明の目的は、上述した従来の課題を解決し、直線
状の理想的な入出力特性を有し、黒レベル・クリップに
用いたときに生ずる従来の黒つぶれのようなクリップの
切れ味の悪さを除去した入出力特性を有するクリップ回
路を提供することにある。
状の理想的な入出力特性を有し、黒レベル・クリップに
用いたときに生ずる従来の黒つぶれのようなクリップの
切れ味の悪さを除去した入出力特性を有するクリップ回
路を提供することにある。
すなわち、本発明クリップ回路は、一対のトランジス
タのエミッタを所定の定電流源を介して所定の電圧源に
接続し、前記一対のトランジスタのコレクタをそれぞれ
の抵抗を介して共通に所定の逆電圧源に接続するととも
に前記それぞれの抵抗にそれぞれのダイオードと共通の
定電圧源との直列回路を並列に接続し、一方の前記トラ
ンジスタのベースに抵抗を介して所定の電位を供給する
とともに他方の前記トランジスタのベースに入力信号を
供給し、前記エミッタに共通に生ずる電圧波形を加算器
に供給するとともに前記コレクタにそれぞれ生ずる電圧
波形を所定の係数をそれぞれ乗算する係数器をそれぞれ
介して前記加算器に供給することにより、前記入力信号
の電圧波形を前記所定の電位にてクリップするとともに
前記コレクタにそれぞれ生ずる電圧波形によりそれぞれ
修正して急峻にした電圧波形を有する出力信号を前記加
算器から取出すようにしたことを特徴とするものであ
る。
タのエミッタを所定の定電流源を介して所定の電圧源に
接続し、前記一対のトランジスタのコレクタをそれぞれ
の抵抗を介して共通に所定の逆電圧源に接続するととも
に前記それぞれの抵抗にそれぞれのダイオードと共通の
定電圧源との直列回路を並列に接続し、一方の前記トラ
ンジスタのベースに抵抗を介して所定の電位を供給する
とともに他方の前記トランジスタのベースに入力信号を
供給し、前記エミッタに共通に生ずる電圧波形を加算器
に供給するとともに前記コレクタにそれぞれ生ずる電圧
波形を所定の係数をそれぞれ乗算する係数器をそれぞれ
介して前記加算器に供給することにより、前記入力信号
の電圧波形を前記所定の電位にてクリップするとともに
前記コレクタにそれぞれ生ずる電圧波形によりそれぞれ
修正して急峻にした電圧波形を有する出力信号を前記加
算器から取出すようにしたことを特徴とするものであ
る。
（作用） したがって、本発明クリップ回路においては、直線状
の理想的な入出力特性による切れ味のよい黒レベル・ク
リップを行なうことができ、さらに、多数の入力画像信
号について非加算混合と同時に最大振幅の画像信号にク
リップを施すNAMクリップも切れ味よく行なうことがで
きる。
の理想的な入出力特性による切れ味のよい黒レベル・ク
リップを行なうことができ、さらに、多数の入力画像信
号について非加算混合と同時に最大振幅の画像信号にク
リップを施すNAMクリップも切れ味よく行なうことがで
きる。
（実施例） 以下に図面を参照して実施例につき本発明を詳細に説
明する。
明する。
本発明クリップ回路の回路構成の例を第１図に示す。
図示の回路構成においては、一対のトランジスタ１およ
び２のエミッタを共通に定電流源３を介して負電圧源−
Vccに接続し、トランジスタ１のベースに入力電圧信号V
1を供給するとともに、トランジスタ２のベースには、
抵抗８を介して図示のように接地電位を供給し、あるい
は、所要の直流電位V2を供給する。しかして、トランジ
スタ１および２のコレクタについては、第６図に示した
従来の回路構成とは大幅に相違し、それぞれ抵抗４およ
び６を介して正電圧源＋Vccに接続するとともに、抵抗
４および６には、それぞれの抵抗５および７に電圧V6の
定電圧源29を共通に直列に接続した直列回路を並列に接
続する。
図示の回路構成においては、一対のトランジスタ１およ
び２のエミッタを共通に定電流源３を介して負電圧源−
Vccに接続し、トランジスタ１のベースに入力電圧信号V
1を供給するとともに、トランジスタ２のベースには、
抵抗８を介して図示のように接地電位を供給し、あるい
は、所要の直流電位V2を供給する。しかして、トランジ
スタ１および２のコレクタについては、第６図に示した
従来の回路構成とは大幅に相違し、それぞれ抵抗４およ
び６を介して正電圧源＋Vccに接続するとともに、抵抗
４および６には、それぞれの抵抗５および７に電圧V6の
定電圧源29を共通に直列に接続した直列回路を並列に接
続する。
本発明クリップ回路においては、上述の回路構成にお
ける共通接続のエミッタからクリップ出力電圧信号V0を
取出すことは従来と同様であるが、トランジスタ１およ
び２のコレクタにそれぞれ生ずる電圧信号V3およびV
4を、適切な係数αを共通に乗算する係数器101および10
2をそれぞれ介し、修正用電圧波形信号として加算器９
に導き、共通接続エミッタからのクリップ出力電圧信号
V0に加算して本発明クリップ回路のクリップ出力電圧信
号V5として取出す。
ける共通接続のエミッタからクリップ出力電圧信号V0を
取出すことは従来と同様であるが、トランジスタ１およ
び２のコレクタにそれぞれ生ずる電圧信号V3およびV
4を、適切な係数αを共通に乗算する係数器101および10
2をそれぞれ介し、修正用電圧波形信号として加算器９
に導き、共通接続エミッタからのクリップ出力電圧信号
V0に加算して本発明クリップ回路のクリップ出力電圧信
号V5として取出す。
しかして、第６図示の構成による従来のクリップ回路
における共通接続のエミッタに生ずる第７図に実線で示
した入出力特性のクリップ出力電圧信号V0と点線で示し
た理想的入出力特性との差電圧は、第１図示の構成によ
る本発明クリップ回路においても同様であるが、入力電
圧信号V1の電圧変化に対して第８図に示すように変化す
る。したがって、かかる電圧波形の差電圧を逆極性にし
て共通接続エミッタからのクリップ出力電圧信号V0に加
算し、出力信号電圧波形に修正を施せば、理想的入出力
特性に近い電圧波形のクリップ出力電圧信号が得られる
ことになる。
における共通接続のエミッタに生ずる第７図に実線で示
した入出力特性のクリップ出力電圧信号V0と点線で示し
た理想的入出力特性との差電圧は、第１図示の構成によ
る本発明クリップ回路においても同様であるが、入力電
圧信号V1の電圧変化に対して第８図に示すように変化す
る。したがって、かかる電圧波形の差電圧を逆極性にし
て共通接続エミッタからのクリップ出力電圧信号V0に加
算し、出力信号電圧波形に修正を施せば、理想的入出力
特性に近い電圧波形のクリップ出力電圧信号が得られる
ことになる。
一方、第１図示の構成による本発明クリップ回路にお
けるトランジスタ１のコレクタに生ずる電圧信号V3につ
いて考察すると、トランジスタ１のベースに供給した入
力電圧信号V1がトランジスタ２のベースの図示の例では
接地電位0vとするベース電位V2を十分に高く超えている
場合には、トランジスタ１が能動領域にあってトランジ
スタ２が遮断領域にあり、したがって、トランジスタ１
には定電流源３の定電流I0にほぼ等しい電流が流れ、そ
の電流がコレクタ回路の抵抗４とダイオード５とに分流
するが、抵抗４の両端電圧が定電圧源29の定電圧V6を超
えてダイオード５に電流を流すに十分な大きさを有して
いる状態にあっては、正電圧源＋Vccからみたコレクタ
電位V3は、定電圧源29の定電圧V6とダイオード５の0.6
〜0.7Vとなるオン電圧VDとの和V6＋VDより低くなること
はない。
けるトランジスタ１のコレクタに生ずる電圧信号V3につ
いて考察すると、トランジスタ１のベースに供給した入
力電圧信号V1がトランジスタ２のベースの図示の例では
接地電位0vとするベース電位V2を十分に高く超えている
場合には、トランジスタ１が能動領域にあってトランジ
スタ２が遮断領域にあり、したがって、トランジスタ１
には定電流源３の定電流I0にほぼ等しい電流が流れ、そ
の電流がコレクタ回路の抵抗４とダイオード５とに分流
するが、抵抗４の両端電圧が定電圧源29の定電圧V6を超
えてダイオード５に電流を流すに十分な大きさを有して
いる状態にあっては、正電圧源＋Vccからみたコレクタ
電位V3は、定電圧源29の定電圧V6とダイオード５の0.6
〜0.7Vとなるオン電圧VDとの和V6＋VDより低くなること
はない。
しかしながら、トランジスタ１のベース入力信号電圧
V1がトランジスタ２のベース電位V2より低い場合には、
トランジスタ１が遮断領域に近い動作状態にあり、トラ
ンジスタ２が能動領域にあるので、トランジスタ１、し
たがって、抵抗４およびダイオード５には電流がほとん
ど流れない。その結果、抵抗４の両端電圧はほとんど零
に近くなり、ダイオード５がオフ状態になるので、コレ
クタ電位V3は正電圧源の電位＋Vccに近くなる。
V1がトランジスタ２のベース電位V2より低い場合には、
トランジスタ１が遮断領域に近い動作状態にあり、トラ
ンジスタ２が能動領域にあるので、トランジスタ１、し
たがって、抵抗４およびダイオード５には電流がほとん
ど流れない。その結果、抵抗４の両端電圧はほとんど零
に近くなり、ダイオード５がオフ状態になるので、コレ
クタ電位V3は正電圧源の電位＋Vccに近くなる。
他方のトランジスタ２のコレクタ電位V4についてもほ
ぼ同様と考えられ、したがって、トランジスタ１と２と
のコレクタ電位V3とV4とは、正電圧源の電位＋Vccを基
準にして、第２図に示すように、互いに逆対称の入出力
特性を呈することになる。
ぼ同様と考えられ、したがって、トランジスタ１と２と
のコレクタ電位V3とV4とは、正電圧源の電位＋Vccを基
準にして、第２図に示すように、互いに逆対称の入出力
特性を呈することになる。
第２図にはトランジスタ１と２とのコレクタ電位の合
成値V3＋V4の入出力特性をも示すが、この合成入出力特
性は、第８図に示した従来のクリップ出力電圧信号V0の
入出力特性の理想特性からのずれとは、極性が逆ではあ
るが、極めて近似している。したがって、接地電位を基
準にしたコレクタ電位V3およびV4の電位波形に適切な係
数αを共通に乗算して共通接続エミッタからのクリップ
出力電圧信号V0に加算すれば、理想的入出力特性に近づ
き、コレクタ回路における抵抗4,6の抵抗値、定電流源
３の定電流値I0および定電圧源29の定電圧値V6を適切に
設定すれば、第３図に示すように、第７図に示した従来
特性に比して格段に理想特性に近い入出力特性のクリッ
プ出力電圧信号が得られることになる。
成値V3＋V4の入出力特性をも示すが、この合成入出力特
性は、第８図に示した従来のクリップ出力電圧信号V0の
入出力特性の理想特性からのずれとは、極性が逆ではあ
るが、極めて近似している。したがって、接地電位を基
準にしたコレクタ電位V3およびV4の電位波形に適切な係
数αを共通に乗算して共通接続エミッタからのクリップ
出力電圧信号V0に加算すれば、理想的入出力特性に近づ
き、コレクタ回路における抵抗4,6の抵抗値、定電流源
３の定電流値I0および定電圧源29の定電圧値V6を適切に
設定すれば、第３図に示すように、第７図に示した従来
特性に比して格段に理想特性に近い入出力特性のクリッ
プ出力電圧信号が得られることになる。
第１図に示した本発明クリップ回路の構成例は第６図
示の従来構成を改良した形態の原理的基本構成であり、
実際に使用する具体構成は第４図に示すようになる。第
４図示の具体構成においては、抵抗11,12および13によ
りコレクタ電位V3およびV4を共通抵抗エミッタ出力電圧
V0に加算してクリップ出力電圧信号V5を得ているが、コ
レクタ電位V3,V4とエミッタ電位V0との加算手段はこの
例に限るものではない。また、破線で囲んで示す回路部
分30は定電圧源29の具体構成の例であり、同様に破線で
囲んで示す回路部分31は定電流源３の具体構成の例であ
るが、これらの具体構成も図示の例に限るものではな
い。なお、図中、トランジスタ24およびダイオード25
は、それぞれ、ダイオード5,7および定電流源トランジ
スタ23の温度特性補償のために付加したものである。
示の従来構成を改良した形態の原理的基本構成であり、
実際に使用する具体構成は第４図に示すようになる。第
４図示の具体構成においては、抵抗11,12および13によ
りコレクタ電位V3およびV4を共通抵抗エミッタ出力電圧
V0に加算してクリップ出力電圧信号V5を得ているが、コ
レクタ電位V3,V4とエミッタ電位V0との加算手段はこの
例に限るものではない。また、破線で囲んで示す回路部
分30は定電圧源29の具体構成の例であり、同様に破線で
囲んで示す回路部分31は定電流源３の具体構成の例であ
るが、これらの具体構成も図示の例に限るものではな
い。なお、図中、トランジスタ24およびダイオード25
は、それぞれ、ダイオード5,7および定電流源トランジ
スタ23の温度特性補償のために付加したものである。
第１図に示した本発明クリップ回路の基本構成は、前
述したように第６図示の従来構成を改良した形態である
が、トランジスタ1,2のベース電位V1,V2をともに入力信
号電圧と考えれば、高い方の入力信号電圧V1を低い方の
入力信号電圧V2でクリップして出力する一種の非加算混
合（NAM）回路と考えることができる。かかる考え方を
拡大して、トランジスタ１、抵抗４およびダイオード５
の組合わせ回路をｎ個並列に接続した第５図に示す回路
構成を、ｎ個の入力電圧信号を有するNAMクリップ回路
とみなすことができる。第５図示の構成例においては、
第３図示と同様の入出力特性を呈するクリップ動作が得
られ、第３図示の入出力特性における横軸の入力信号電
圧をｎ個の入力信号電圧のうちの最高の入力信号電圧と
次に高い入力信号電圧との差電圧と考えれば、最高入力
信号電圧を次高入力信号電圧でクリップしてクリップ出
力電圧信号として取出すことになる。
述したように第６図示の従来構成を改良した形態である
が、トランジスタ1,2のベース電位V1,V2をともに入力信
号電圧と考えれば、高い方の入力信号電圧V1を低い方の
入力信号電圧V2でクリップして出力する一種の非加算混
合（NAM）回路と考えることができる。かかる考え方を
拡大して、トランジスタ１、抵抗４およびダイオード５
の組合わせ回路をｎ個並列に接続した第５図に示す回路
構成を、ｎ個の入力電圧信号を有するNAMクリップ回路
とみなすことができる。第５図示の構成例においては、
第３図示と同様の入出力特性を呈するクリップ動作が得
られ、第３図示の入出力特性における横軸の入力信号電
圧をｎ個の入力信号電圧のうちの最高の入力信号電圧と
次に高い入力信号電圧との差電圧と考えれば、最高入力
信号電圧を次高入力信号電圧でクリップしてクリップ出
力電圧信号として取出すことになる。
（発明の効果） 以上の説明から明らかなように、本発明によれば、ク
リップ回路としてほぼ理想的な入出力特性を有するクリ
ップ回路が得られ、黒レベル・クリップに用いて切れ味
の鋭い黒レベル・クリップを行なうことができ、従来の
クリップ回路によるような黒づまりのない良質の処理出
力画像信号が得られる。
リップ回路としてほぼ理想的な入出力特性を有するクリ
ップ回路が得られ、黒レベル・クリップに用いて切れ味
の鋭い黒レベル・クリップを行なうことができ、従来の
クリップ回路によるような黒づまりのない良質の処理出
力画像信号が得られる。
従来のクリップ回路を用いた画像信号処理装置におい
ては、クリップ回路の入出力特性の理想特性からのずれ
を補償して黒づまりを少なくするために、入力画像信号
の信号振幅を大きくしていたが、本発明によれば、入力
画像信号の信号振幅を特に大きくする必要がなくなり、
したがって、クリップ回路に用いる電源電圧も特に高く
する必要がなく、他の画像信号処理回路と電圧電源を共
用することができるとともに、電圧電源の消費電力を低
減し得る、という格別の効果も得られる。
ては、クリップ回路の入出力特性の理想特性からのずれ
を補償して黒づまりを少なくするために、入力画像信号
の信号振幅を大きくしていたが、本発明によれば、入力
画像信号の信号振幅を特に大きくする必要がなくなり、
したがって、クリップ回路に用いる電源電圧も特に高く
する必要がなく、他の画像信号処理回路と電圧電源を共
用することができるとともに、電圧電源の消費電力を低
減し得る、という格別の効果も得られる。
第１図は本発明クリップ回路の基本構成の例を示す回路
図、 第２図は同じくそのクリップ回路のコレクタ電位の入出
力特性を示す特性曲線図、 第３図は同じくそのクリップ回路の入出力特性を示す特
性曲線図、 第４図は同じくそのクリップ回路の具体構成の例を示す
回路図、 第５図は同じくそのクリップ回路のNAMクリップ回路と
しての構成例を示す回路図、 第６図は従来のクリップ回路の構成を示す回路図、 第７図は同じくそのクリップ回路の入出力特性を示す特
性曲線図、 第８図は同じくそのクリップ回路の入出力特性の理想特
性からのずれを示す特性曲線図である。 1,2,23,24,71〜74……トランジスタ 3,31……定電流源 4,6,8,11〜21,41〜44……抵抗 5,7,25,51〜54……ダイオード ９……加算器 101〜104……係数器 29,30……定電圧源
図、 第２図は同じくそのクリップ回路のコレクタ電位の入出
力特性を示す特性曲線図、 第３図は同じくそのクリップ回路の入出力特性を示す特
性曲線図、 第４図は同じくそのクリップ回路の具体構成の例を示す
回路図、 第５図は同じくそのクリップ回路のNAMクリップ回路と
しての構成例を示す回路図、 第６図は従来のクリップ回路の構成を示す回路図、 第７図は同じくそのクリップ回路の入出力特性を示す特
性曲線図、 第８図は同じくそのクリップ回路の入出力特性の理想特
性からのずれを示す特性曲線図である。 1,2,23,24,71〜74……トランジスタ 3,31……定電流源 4,6,8,11〜21,41〜44……抵抗 5,7,25,51〜54……ダイオード ９……加算器 101〜104……係数器 29,30……定電圧源
Claims (2)
- 【請求項１】一対のトランジスタのエミッタを所定の定
電流源を介して所定の電圧源に接続し、前記一対のトラ
ンジスタのコレクタをそれぞれの抵抗を介して共通に所
定の逆電圧源に接続するとともに前記それぞれの抵抗に
それぞれのダイオードと共通の定電圧源との直列回路を
並列に接続し、一方の前記トランジスタのベースに抵抗
を介して所定の電位を供給するとともに他方の前記トラ
ンジスタのベースに入力信号を供給し、前記エミッタに
共通に生ずる電圧波形を加算器に供給するとともに前記
コレクタにそれぞれ生ずる電圧波形を所定の係数をそれ
ぞれ乗算する係数器をそれぞれ介して前記加算器に供給
することにより、前記入力信号の電圧波形を前記所定の
電位にてクリップするとともに前記コレクタにそれぞれ
生ずる電圧波形によりそれぞれ修正して急峻にした電圧
波形を有する出力信号を前記加算器から取出すようにし
たことを特徴とするクリップ回路。 - 【請求項２】複数個のトランジスタのエミッタを所定の
定電流源を介して所定の電圧源に接続し、前記複数個の
トランジスタのコレクタをそれぞれの抵抗を介して共通
に所定の逆電圧源に接続するとともに前記それぞれの抵
抗にそれぞれのダイオードと共通の定電圧源との直列回
路を並列に接続し、前記複数個のトランジスタのベース
にそれぞれの入力信号を供給し、前記エミッタに共通に
生ずる電圧波形を加算器に供給するとともに前記コレク
タにそれぞれ生ずる電圧波形を所定の係数をそれぞれ乗
算する係数器をそれぞれ介して前記加算器に供給するこ
とにより、前記それぞれの入力信号の電圧波形を非加算
混合（NAM）して最高の電圧レベルを有する電圧波形を
当該最高の電圧レベルに引続く電圧レベルを有する電圧
波形の当該電圧レベルにてクリップするとともに前記コ
レクタにそれぞれ生ずる電圧波形によりそれぞれ修正し
て急峻にした電圧波形を有する出力信号を前記加算器か
ら取出すようにしたことを特徴とするNAMクリップ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6827288A JPH0831970B2 (ja) | 1988-03-24 | 1988-03-24 | クリップ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6827288A JPH0831970B2 (ja) | 1988-03-24 | 1988-03-24 | クリップ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01241981A JPH01241981A (ja) | 1989-09-26 |
| JPH0831970B2 true JPH0831970B2 (ja) | 1996-03-27 |
Family
ID=13368956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6827288A Expired - Lifetime JPH0831970B2 (ja) | 1988-03-24 | 1988-03-24 | クリップ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831970B2 (ja) |
-
1988
- 1988-03-24 JP JP6827288A patent/JPH0831970B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01241981A (ja) | 1989-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4430625A (en) | Power amplifier | |
| US3961280A (en) | Amplifier circuit having power supply voltage responsive to amplitude of input signal | |
| KR0142149B1 (ko) | 출력단에서의 직류 레벨이 자동 조정되는 차동 증폭 회로 및 btl 드라이버 회로를 반파로 드라이브 하는 전력 증폭 장치 | |
| JPS60213115A (ja) | パワートランジスタの電流制御回路 | |
| JP2542722B2 (ja) | 非対称信号生成回路 | |
| US3450896A (en) | Transistor switching circuit having compensating circuit | |
| US3553487A (en) | Circuit for generating discontinuous functions | |
| JPH0831970B2 (ja) | クリップ回路 | |
| JPS5915527B2 (ja) | 単安定マルチバイブレ−タ | |
| JPH01274220A (ja) | 電流供給装置の出力電流制限のための方法および回路装置 | |
| JP3185229B2 (ja) | パルス信号処理回路 | |
| EP0127832B1 (en) | Improved differential stage particularly for active filters | |
| JP2000249728A (ja) | ピークホールド回路またはボトムホールド回路 | |
| JP3073408B2 (ja) | 三角波信号のクランプ回路 | |
| JPH0378032B2 (ja) | ||
| JP2885848B2 (ja) | ヒステリシス回路 | |
| JPH0139014Y2 (ja) | ||
| JPS6292508A (ja) | 電圧振幅制限回路 | |
| JP2556742B2 (ja) | サンプルホールド回路 | |
| JPH057887B2 (ja) | ||
| JPS60167506A (ja) | 高効率スイツチ増幅器 | |
| JPH0326564B2 (ja) | ||
| JPH05323244A (ja) | 半導体光変調器駆動回路 | |
| JPH1022753A (ja) | 可変利得増幅器 | |
| JPS6046106A (ja) | 増幅器のバイアス制御回路 |