JPS6046106A - 増幅器のバイアス制御回路 - Google Patents
増幅器のバイアス制御回路Info
- Publication number
- JPS6046106A JPS6046106A JP58153670A JP15367083A JPS6046106A JP S6046106 A JPS6046106 A JP S6046106A JP 58153670 A JP58153670 A JP 58153670A JP 15367083 A JP15367083 A JP 15367083A JP S6046106 A JPS6046106 A JP S6046106A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- current
- value
- trs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はプッシュプル電力増幅器のバイアス制御回路に
関する。
関する。
従来、ＡＢ級及びＢ級ブツシュプル電力増幅器では、出
力段トランジスタのクロスオーバー歪を避けるためのア
イドリング電流は、１対の駆動段トランジスタのベース
間の電圧を調整することによって設定されていた。
力段トランジスタのクロスオーバー歪を避けるためのア
イドリング電流は、１対の駆動段トランジスタのベース
間の電圧を調整することによって設定されていた。
このような従来のプッシュプル電力増幅器の構成例につ
いて、第１図を参照しながら説明する。
いて、第１図を参照しながら説明する。
第１図において、＋２１はｐｎｐ型の前駆動段トランジ
スタであって、入力信号端子（１１がそのベースに接続
される。トランジスタ（２）のエミッタが第１（７）、
Ｅ電源端子（３）に接続され、そのコレクタがバイアス
調整用半固定抵抗器（５）、同一方向に直列接続された
複数のダイオード（６）及び定電流源（７）の直列回路
を通じて第１の負電源端子（４）に接続され′ζいる。
スタであって、入力信号端子（１１がそのベースに接続
される。トランジスタ（２）のエミッタが第１（７）、
Ｅ電源端子（３）に接続され、そのコレクタがバイアス
調整用半固定抵抗器（５）、同一方向に直列接続された
複数のダイオード（６）及び定電流源（７）の直列回路
を通じて第１の負電源端子（４）に接続され′ζいる。
複数のダイオード（６）全体の順方向電圧降下及び半固
定抵抗器（５）の電圧降下の総和がバイアス用電圧とし
て、駆動段のｎｐｎ型トランジスタ（８）及びｐｎｐ型
トランジスタ（９）の各ベース間に供給される。駆動段
の両トランジスタ（８）及び（９）には、それぞれ同じ
導電型の出力トランジスタＯ１及びＣ１１）がダーリン
トン接続されており、第２の止負の電源端子（１２）及
び（１３）がｎｐｎ型トランジスタ（８）及びｉｌｌ並
びにｐｎｐ型トランジスタ（９）及び（１１）の各コレ
クタにそれぞれ接続されると共に、出力トランジスタ（
１０）及び（１１）の各エミッタにはそれぞれエミッタ
１１（抗器（１４）及び（１５）が接続され、両抵抗器
（１４）及び（１５）の接続中点より出力端子（１６）
が導出され、これに負荷１１（抗器（１７）が接続され
てｍｌンゾリメンタリ・プッシュプル電力増幅器が構成
される。
定抵抗器（５）の電圧降下の総和がバイアス用電圧とし
て、駆動段のｎｐｎ型トランジスタ（８）及びｐｎｐ型
トランジスタ（９）の各ベース間に供給される。駆動段
の両トランジスタ（８）及び（９）には、それぞれ同じ
導電型の出力トランジスタＯ１及びＣ１１）がダーリン
トン接続されており、第２の止負の電源端子（１２）及
び（１３）がｎｐｎ型トランジスタ（８）及びｉｌｌ並
びにｐｎｐ型トランジスタ（９）及び（１１）の各コレ
クタにそれぞれ接続されると共に、出力トランジスタ（
１０）及び（１１）の各エミッタにはそれぞれエミッタ
１１（抗器（１４）及び（１５）が接続され、両抵抗器
（１４）及び（１５）の接続中点より出力端子（１６）
が導出され、これに負荷１１（抗器（１７）が接続され
てｍｌンゾリメンタリ・プッシュプル電力増幅器が構成
される。
上述のような電力増幅器では、複数のダイオ−Ｆ １６
１は両出力Ｉ・ランジスタＯｌ及び（１１）と熱的に結
合し′（、バイアス電流の温度補償が行なわれているが
、個別のトランジスタ及びダイオード等で構成された電
力増幅器の場合、完全な熱結合状態を実現することは困
難であった。その結果、電力増幅器の電源投入から出力
トランジスタのアイドリング電流が所定値に到達するま
でに長時間を要したり、電力増幅器の出力の変化に伴っ
て、出力トランジスタの温度が変化し、そのアイドリン
グ電流が変動するという欠Ｉｊλがあった。
１は両出力Ｉ・ランジスタＯｌ及び（１１）と熱的に結
合し′（、バイアス電流の温度補償が行なわれているが
、個別のトランジスタ及びダイオード等で構成された電
力増幅器の場合、完全な熱結合状態を実現することは困
難であった。その結果、電力増幅器の電源投入から出力
トランジスタのアイドリング電流が所定値に到達するま
でに長時間を要したり、電力増幅器の出力の変化に伴っ
て、出力トランジスタの温度が変化し、そのアイドリン
グ電流が変動するという欠Ｉｊλがあった。
本発明は、か＼る点に鑑み、熱結合によるごとなく出力
トランジスタのアイドリング電流の変動を除去すること
のできるバイアス制御回路を提供することを目的とする
。
トランジスタのアイドリング電流の変動を除去すること
のできるバイアス制御回路を提供することを目的とする
。
以下、第２し１及び第３図を参照しながら、本発明によ
る増幅器のバイアス制御回路の一実施例について説明し
よう。この第２図において、第１図に対応する部分には
同一の符号を付して重複説明を省略する。
る増幅器のバイアス制御回路の一実施例について説明し
よう。この第２図において、第１図に対応する部分には
同一の符号を付して重複説明を省略する。
第２図においζ、（１８）はアイ１′リング電流検知回
路をボし、このアイドリング電流検知回路（１８）は電
力増幅器の出力トランジスタｇｏｌ ）１び（１１）の
各エミッタにそれぞれ接続された検知増幅器（１９）及
び（２０）から構成され、両川幅器（１９）及び（２０
）の各出力端子は選択回路としてノオア回ＩＩ（２３）
を構成するｎｐｎ ）ランジスタ（２４）及び（２５）
の各ベースに接続される。オア回路（２３）の出力はピ
ークホールド回路Ｐ Ｈのｎｐｎ ）ランジスタ（２７
）のベースに供給される。
路をボし、このアイドリング電流検知回路（１８）は電
力増幅器の出力トランジスタｇｏｌ ）１び（１１）の
各エミッタにそれぞれ接続された検知増幅器（１９）及
び（２０）から構成され、両川幅器（１９）及び（２０
）の各出力端子は選択回路としてノオア回ＩＩ（２３）
を構成するｎｐｎ ）ランジスタ（２４）及び（２５）
の各ベースに接続される。オア回路（２３）の出力はピ
ークホールド回路Ｐ Ｈのｎｐｎ ）ランジスタ（２７
）のベースに供給される。
（３０）は比較回路を示し、この比較器１７Ｎ（３０）
は比較器（３１）並びに正負の浮動電源端子（３２）及
び（３３）間に接続された抵抗分圧器から成り、この分
圧器によって設定される基準電ＩＥとピークホールド回
路ｐＨの出力とを比較する。なお、両電飾端子（３２）
及び（３３）と電力増幅器の出力端子（Ｉ６）との間は
それぞれ大容擬のコンデンサ（３４）及び（３５）によ
っ′ζ接続される。（３９）はバイアス電圧（１（給回
路をポし、このバイアス電圧供給回路（３９）は比較回
路（３０）の出力の位相を分割するｐｎｐｌ・ランジス
タ（４（＋）、並びにトランジスタ（４０）のエミッタ
側及びコレクタ側にそれぞれ接続されたｐｎｐ＆びｎｐ
ｎ ｌ・ランジスタ（４３）及び（４４）を含め、トラ
ンジスタ（４３）及び（４４）の省ごｌレクタがそれぞ
れ電力増幅器の駆動トランジスタ（８）及び（９）のベ
ースに接続されている。
は比較器（３１）並びに正負の浮動電源端子（３２）及
び（３３）間に接続された抵抗分圧器から成り、この分
圧器によって設定される基準電ＩＥとピークホールド回
路ｐＨの出力とを比較する。なお、両電飾端子（３２）
及び（３３）と電力増幅器の出力端子（Ｉ６）との間は
それぞれ大容擬のコンデンサ（３４）及び（３５）によ
っ′ζ接続される。（３９）はバイアス電圧（１（給回
路をポし、このバイアス電圧供給回路（３９）は比較回
路（３０）の出力の位相を分割するｐｎｐｌ・ランジス
タ（４（＋）、並びにトランジスタ（４０）のエミッタ
側及びコレクタ側にそれぞれ接続されたｐｎｐ＆びｎｐ
ｎ ｌ・ランジスタ（４３）及び（４４）を含め、トラ
ンジスタ（４３）及び（４４）の省ごｌレクタがそれぞ
れ電力増幅器の駆動トランジスタ（８）及び（９）のベ
ースに接続されている。
なお、第２図において無符号の１１（抗器は個別の回路
の動作点設定、もしくは個別回路間のインピーダンス整
合に用いられる。
の動作点設定、もしくは個別回路間のインピーダンス整
合に用いられる。
次に本例の史に詳細な説明を動作と共に説明する。電力
増幅器に上弦波信号が入力されると、出力トランジスタ
（１０）及び（１１）には正及び負の半サイクル毎にそ
れぞれコレクタ電流ｉ＋ｏ及び１１１が流れ、両エミッ
タ抵抗器（１４）及び（１５）には、その抵抗値をＲＩ
！とじて、それぞれ第３図へに小すような正の半サイク
ルの電圧０ｘ４＝ｉ＋ｏＲε及び負の半サイクルの電１
’Ｅ Ｑ ｔｓ ＝ ｉ 、ＩＲ工が生ずる。
増幅器に上弦波信号が入力されると、出力トランジスタ
（１０）及び（１１）には正及び負の半サイクル毎にそ
れぞれコレクタ電流ｉ＋ｏ及び１１１が流れ、両エミッ
タ抵抗器（１４）及び（１５）には、その抵抗値をＲＩ
！とじて、それぞれ第３図へに小すような正の半サイク
ルの電圧０ｘ４＝ｉ＋ｏＲε及び負の半サイクルの電１
’Ｅ Ｑ ｔｓ ＝ ｉ 、ＩＲ工が生ずる。
電圧ｅ１４は検知増幅器（１９）の非反転入力端子（１
９ａ）に供給される。この増幅器（１９）は利得Ａが高
く、また後述するようにツェナーダイオード（２１）に
よる振幅制限を行なっζいるので、増幅器（１９）の出
力電圧ｅ１９は、第３図Ｂに示すように、半サイクル毎
のｌト−の台形波となる。
９ａ）に供給される。この増幅器（１９）は利得Ａが高
く、また後述するようにツェナーダイオード（２１）に
よる振幅制限を行なっζいるので、増幅器（１９）の出
力電圧ｅ１９は、第３図Ｂに示すように、半サイクル毎
のｌト−の台形波となる。
一方、電圧（＋１５は検知増幅器（２０）の反転入力端
子（２（ｌｂ）にイバ給される。この増幅器（２０）は
増幅器（１９）と間様に振幅制限を行なっζおり、負帰
還ループの半固定抵抗器（２０ｓ）にＪ−って、増幅器
（１９）と同一の利得を有する様に設定されている。従
って、増幅器（２０）の出力電圧ｃ２ｏは、第３図Ｂの
負の台形波を反転した、第３図Ｂに破線で示すような、
半サイクルの正の台形波となる。
子（２（ｌｂ）にイバ給される。この増幅器（２０）は
増幅器（１９）と間様に振幅制限を行なっζおり、負帰
還ループの半固定抵抗器（２０ｓ）にＪ−って、増幅器
（１９）と同一の利得を有する様に設定されている。従
って、増幅器（２０）の出力電圧ｃ２ｏは、第３図Ｂの
負の台形波を反転した、第３図Ｂに破線で示すような、
半サイクルの正の台形波となる。
こ＼で、入力正弦波信号が正から負に変る零クロス点１
．の近傍で両検知増１陥器（１９）及び（２０）の入力
及び出力について第３図Ｃを参照しながら説明°４−る
。
．の近傍で両検知増１陥器（１９）及び（２０）の入力
及び出力について第３図Ｃを参照しながら説明°４−る
。
電力１１９幅器の出力１−ランジスタ（１Ｇ）の二ルク
タ電流１＋ｏは（１〕を過ぎた時点ｔａに至っζ漸く遮
断され、トランジスタ（１１）のコレクタ電流１１１は
Ｌ ｏより前の時１１１口」、から流れ始めている。そ
して（０時」ｊ、（におい（は、両コレクタ電流の（ｉ
ｋｉ＋ｏ。
タ電流１＋ｏは（１〕を過ぎた時点ｔａに至っζ漸く遮
断され、トランジスタ（１１）のコレクタ電流１１１は
Ｌ ｏより前の時１１１口」、から流れ始めている。そ
して（０時」ｊ、（におい（は、両コレクタ電流の（ｉ
ｋｉ＋ｏ。
とｉｕｏ絹絶え１値が等しく方向が逆であるので、負（
ｉｊ ｌ’ｌＬ；抗器（１７）には出力電流は流れない
。即ら、ｔｏ時ｒ：、ｔにおける出力トランジスタのコ
レクタ電流ｉ＋ｏｏ及び］１１ｏがアイドリング電流で
ある。
ｉｊ ｌ’ｌＬ；抗器（１７）には出力電流は流れない
。即ら、ｔｏ時ｒ：、ｔにおける出力トランジスタのコ
レクタ電流ｉ＋ｏｏ及び］１１ｏがアイドリング電流で
ある。
ｆ＆っζ、両エミッタ１１（抗器（１４）及び（１５）
に生ずイ１電圧０１４及びＧＩＧは第３図Ｃにおいてそ
れぞれ実線で不したよらに変化し、負荷１１１ｉ抗器（
１７）には、同しく１点鎖線ごホしたような、出力電圧
０ム７が生ずる。そしζ、ｔｏ時点における両検知増ｑ
ｖ、＋ ｘｈ ＜ １９）及び（２０）の入力端子の値
（３１４０及び０１５０は出力トランジスタのアイドリ
ング電流に対応する。
に生ずイ１電圧０１４及びＧＩＧは第３図Ｃにおいてそ
れぞれ実線で不したよらに変化し、負荷１１１ｉ抗器（
１７）には、同しく１点鎖線ごホしたような、出力電圧
０ム７が生ずる。そしζ、ｔｏ時点における両検知増ｑ
ｖ、＋ ｘｈ ＜ １９）及び（２０）の入力端子の値
（３１４０及び０１５０は出力トランジスタのアイドリ
ング電流に対応する。
時ｄｏｔ Ｌ ｏの３１丁傍におりる１１１ Ｉｆ ｅ
１４及びｅ１５は低レベルであるから、共に両検知増
幅器（１９）及び（２０）において振ＩＩ制限されるこ
となく直線的に増幅され、電圧ｅｔ５のみが反転される
ので、１増幅器（１９）及び（２０）の出力は、第３図
Ｃにおいて実線で示した曲線０１４及び破線でボした曲
線Ｔτに夫々相似となる。
１４及びｅ１５は低レベルであるから、共に両検知増
幅器（１９）及び（２０）において振ＩＩ制限されるこ
となく直線的に増幅され、電圧ｅｔ５のみが反転される
ので、１増幅器（１９）及び（２０）の出力は、第３図
Ｃにおいて実線で示した曲線０１４及び破線でボした曲
線Ｔτに夫々相似となる。
上述のような両検知増幅器（１９）及び（２０）の出力
電圧がオア回路（２３）を構成する並列接続されたトラ
ンジスタ（２４）及び（２５）にそれぞれイハ給される
と、両トランジスタのエミッタ電圧は、両川幅器（１９
）及び（２０）の出力のうち、低レベルの方に追従し、
第３図Ｃから明らかなように、時点ｔｏにおいて最大と
なる。トランジスタ（２７）、抵抗器（２８）及びコン
デンサ（２９）から構成されるピークホールド回路Ｐ
Ｒはこの最大のエミッタ電圧レベルをホールトするが、
前述のように、時点ｔｏにおける両検知増幅器（１９）
及び（２０）の入力電圧、従って出力電圧は出力１−ラ
ンジスタ（１θ）及び（１１）のアイドリング電流に対
応しているので、ピークホールド回路Ｐ Ｈのホールド
電１Ｆも当然アイドリング電流に対応する。なおピーク
ホールド回１１８１） ｉ（の時γ【−敗は電力増幅器
の低域遮断周波数に比べて充分大きく設定される。
電圧がオア回路（２３）を構成する並列接続されたトラ
ンジスタ（２４）及び（２５）にそれぞれイハ給される
と、両トランジスタのエミッタ電圧は、両川幅器（１９
）及び（２０）の出力のうち、低レベルの方に追従し、
第３図Ｃから明らかなように、時点ｔｏにおいて最大と
なる。トランジスタ（２７）、抵抗器（２８）及びコン
デンサ（２９）から構成されるピークホールド回路Ｐ
Ｒはこの最大のエミッタ電圧レベルをホールトするが、
前述のように、時点ｔｏにおける両検知増幅器（１９）
及び（２０）の入力電圧、従って出力電圧は出力１−ラ
ンジスタ（１θ）及び（１１）のアイドリング電流に対
応しているので、ピークホールド回路Ｐ Ｈのホールド
電１Ｆも当然アイドリング電流に対応する。なおピーク
ホールド回１１８１） ｉ（の時γ【−敗は電力増幅器
の低域遮断周波数に比べて充分大きく設定される。
アイドリング電流に対応するピークホールド電圧０２？
は比較器（３１）の非反転入力端子（３１ａ ）に供給
される。一方、１１−１負の浮動電源端子（３２）及び
（３３）間に直接接続された抵抗器（３６） 、可変１
１（抗器（３７）及び＋ｌＵ抗器（３８）から成る抵抗
器ロー器が接続され、この可変抵抗器（３７）から基準
電ＨＥ Ｖ ｒが比較器の反転入力端子（３１ｈ）に供
給され°ζ、ピークホールド電圧０２７と比較され、ｏ
２７ ＞ Ｖ ｒの場合は比較器（３１）の出力電圧
６３１が高くなり、０２？ ＜ Ｖ ｒの場合はｅ３ｉ
が低くなる。
は比較器（３１）の非反転入力端子（３１ａ ）に供給
される。一方、１１−１負の浮動電源端子（３２）及び
（３３）間に直接接続された抵抗器（３６） 、可変１
１（抗器（３７）及び＋ｌＵ抗器（３８）から成る抵抗
器ロー器が接続され、この可変抵抗器（３７）から基準
電ＨＥ Ｖ ｒが比較器の反転入力端子（３１ｈ）に供
給され°ζ、ピークホールド電圧０２７と比較され、ｏ
２７ ＞ Ｖ ｒの場合は比較器（３１）の出力電圧
６３１が高くなり、０２？ ＜ Ｖ ｒの場合はｅ３ｉ
が低くなる。
比較器（３１）の出力電圧０３１はｌ・ランジスタ（４
０）に供給されるが、電圧ｅ３１が高くなるとトランジ
スタ（４０）の二ルクタ電ｆｌｔｌ ＋ ４１１が小さ
くなる。従って、両１−ランジスタ（４３）及び（４４
）の駆動レベルが（ｌ１ｍ ’ｌ’ して、トランジス
タ（４３）及び（４４）のルクタ電流が小さくなり、両
トランジスタ（４３） 、（４４）のコレクタ間に直列
接続された抵抗器（４５）及び（４６）に生ずるバイア
ス電圧ＶＩ、も小さくなる。このバイアス電圧■しは電
力増幅器の駆動トランジスタ（８）及び（９）の両ヘー
ス間に供給されて、出力トランジスタ（１０）及び（１
１）のアイドリング電流１１００及びｉ＋’＋ｏが小さ
くなるように制御する。
０）に供給されるが、電圧ｅ３１が高くなるとトランジ
スタ（４０）の二ルクタ電ｆｌｔｌ ＋ ４１１が小さ
くなる。従って、両１−ランジスタ（４３）及び（４４
）の駆動レベルが（ｌ１ｍ ’ｌ’ して、トランジス
タ（４３）及び（４４）のルクタ電流が小さくなり、両
トランジスタ（４３） 、（４４）のコレクタ間に直列
接続された抵抗器（４５）及び（４６）に生ずるバイア
ス電圧ＶＩ、も小さくなる。このバイアス電圧■しは電
力増幅器の駆動トランジスタ（８）及び（９）の両ヘー
ス間に供給されて、出力トランジスタ（１０）及び（１
１）のアイドリング電流１１００及びｉ＋’＋ｏが小さ
くなるように制御する。
比較器（３１）の出力電ＩＥが低くなると、バイアス電
圧供給回路（３９）ばれ述と全く逆に作用して、トラン
ジスタ００）及び（１１）のアイドリング電流が大きく
なるように制御する。
圧供給回路（３９）ばれ述と全く逆に作用して、トラン
ジスタ００）及び（１１）のアイドリング電流が大きく
なるように制御する。
なお、（４７）は電力増幅器の歪を補償するための前置
増幅器であって、この前置増幅器（４７）の出力は抵抗
器（４５）及び（４６） １１１ｉびにコンデンサ（４
８）及び（４９）を介して両駆動トランジスタ（８）及
び（９）の各ベースに供給される。
増幅器であって、この前置増幅器（４７）の出力は抵抗
器（４５）及び（４６） １１１ｉびにコンデンサ（４
８）及び（４９）を介して両駆動トランジスタ（８）及
び（９）の各ベースに供給される。
電力増幅器の出力トランジスタ００）及び（１１）の両
エミッタ間の電圧を検知してバイアス電流を制御する場
合、交流入力信号に対する両エミッタ間の電圧は両波整
流様波形を呈し、その最小値はアイドリング電流に対応
する。一方、直流入力信号に対する両エミッタ間の電圧
はオン状態の出力１・０ ランジスタのコレクタ電流に（＆存するので、アイドリ
ング電流を検知することができない。
エミッタ間の電圧を検知してバイアス電流を制御する場
合、交流入力信号に対する両エミッタ間の電圧は両波整
流様波形を呈し、その最小値はアイドリング電流に対応
する。一方、直流入力信号に対する両エミッタ間の電圧
はオン状態の出力１・０ ランジスタのコレクタ電流に（＆存するので、アイドリ
ング電流を検知することができない。
本発明によれば、出力トランジスタの各エミッタ電流を
個別に検知し、そのうちの小さい方に追ｉｔするように
したので、交直いずれの入力信号にり・１しても、出力
１−ランジスタのアイドリング電流を確実に検知するこ
とができる。
個別に検知し、そのうちの小さい方に追ｉｔするように
したので、交直いずれの入力信号にり・１しても、出力
１−ランジスタのアイドリング電流を確実に検知するこ
とができる。
ご−ｅ検知増幅器（＋！］）及び（２０）の負帰還抵抗
器に１１１！列に接続されたツェナーダイオード（２１
）及び（２２）について説明する。
器に１１１！列に接続されたツェナーダイオード（２１
）及び（２２）について説明する。
検知増幅器（＋’ｌ）または（２０）に過大入力が供給
された場合、増幅器が飽和し、入力レベルが所定１１６
以トに戻っ゛（も、増幅器がＩＥ常な動作に戻るまでに
は或程度の回復時間が必要である。従って過大入力の供
給直後には、検出増幅器の出力は正常でなく、この検出
増幅器の正常でない出力に基くハイγス１ｌｉｌ制御回
路の動作も当然ＩＦ常ではなくなる。
された場合、増幅器が飽和し、入力レベルが所定１１６
以トに戻っ゛（も、増幅器がＩＥ常な動作に戻るまでに
は或程度の回復時間が必要である。従って過大入力の供
給直後には、検出増幅器の出力は正常でなく、この検出
増幅器の正常でない出力に基くハイγス１ｌｉｌ制御回
路の動作も当然ＩＦ常ではなくなる。
増幅器の飽和を防ぐために、２ （１＆１のダイオード
を１１．に逆極性に１１１列接続した撮幅制限器が一般
に使用されるが、ダイオードの順方向辺１・の入力レベ
ルに対しては効果がなく、増幅器の利得が商い場合はや
はり飽和するにキる。
を１１．に逆極性に１１１列接続した撮幅制限器が一般
に使用されるが、ダイオードの順方向辺１・の入力レベ
ルに対しては効果がなく、増幅器の利得が商い場合はや
はり飽和するにキる。
第２図に示したような検知増幅器（１９） 、（２０）
の利得をＡ、人力電化をＶｉ、出力電圧をＶｏ、ツェナ
ーダイオードのツェナー電圧をＶｚとすれば、第４図に
示すように、入力端子ＶｉがＶｚ／（１−Ａ）≦Ｖｉ≦
Ｖｚ／（ＡＩ）の範囲内にあれば、入力端子は直線的に
増幅され、それを越える範囲では、出力電圧はＡ・Ｖｚ
／（Ａ−１）もしくはＡ−Ｖｚ／（１−Ａ）の一定値に
制限される。
の利得をＡ、人力電化をＶｉ、出力電圧をＶｏ、ツェナ
ーダイオードのツェナー電圧をＶｚとすれば、第４図に
示すように、入力端子ＶｉがＶｚ／（１−Ａ）≦Ｖｉ≦
Ｖｚ／（ＡＩ）の範囲内にあれば、入力端子は直線的に
増幅され、それを越える範囲では、出力電圧はＡ・Ｖｚ
／（Ａ−１）もしくはＡ−Ｖｚ／（１−Ａ）の一定値に
制限される。
第２図に示した回路におて、出力１−ランジスタの
アイドリング電流 ０．ＩＡ
最大ピーク電流 ７Ａ （１００Ｗ／４Ω）エミッタ抵
抗 ０．２Ω とすれば、検知増幅器の人力レベルは２０ｍＶ−１，４
Ｖになる。検知増幅器の利（４７を４（ｌｔＨ３、飽和
出力レベル６Ｖとずれば、ツェナーダイオードが接続さ
れない場合は、Ｅｉ （ｌ ｍ Ｖ以上の入力があれば
検知増幅器は飽和する。ツェナー電圧４ｖ程度のグイオ
ートを接続することによって、４０ｍＶ程度を越える入
力に対し′で、検知増幅器の出力を４ｖ程度で非飽Ｉｌ
＋状態に保つことができる。
抗 ０．２Ω とすれば、検知増幅器の人力レベルは２０ｍＶ−１，４
Ｖになる。検知増幅器の利（４７を４（ｌｔＨ３、飽和
出力レベル６Ｖとずれば、ツェナーダイオードが接続さ
れない場合は、Ｅｉ （ｌ ｍ Ｖ以上の入力があれば
検知増幅器は飽和する。ツェナー電圧４ｖ程度のグイオ
ートを接続することによって、４０ｍＶ程度を越える入
力に対し′で、検知増幅器の出力を４ｖ程度で非飽Ｉｌ
＋状態に保つことができる。
以Ｉ−詳述のように、本発明によれば、出力トランジス
タの°ｒイ１゛リング電流の変動を除去することができ
る。また、熱結合によらないで所期の目的を達成できる
のでトランジスタ等の配置関係に関する制約がなくなる
。
タの°ｒイ１゛リング電流の変動を除去することができ
る。また、熱結合によらないで所期の目的を達成できる
のでトランジスタ等の配置関係に関する制約がなくなる
。
第１ Ｉｆｆは従来のプッシュプル電力増幅器の構成例
をボず結線図、第２図は本発明による増幅器のバイアス
１ｌｉＪ整回路の一実施例を不ず結線図、第３図及び第
４図（Ｊそれぞれ第２図に示した回路の説明に供する線
図である。 （１＠及び（１１）は出力トランジスタ、（１９）及び
（２（＋）は検知増ＩＶ、ｉ器、（２３）は選択回路（
オア回１＃ｌ） 、Ｐ Ｔｌはピークボールド回路、（
３１）は比較器である。 ３ ３０− ２ 第３ 図
をボず結線図、第２図は本発明による増幅器のバイアス
１ｌｉＪ整回路の一実施例を不ず結線図、第３図及び第
４図（Ｊそれぞれ第２図に示した回路の説明に供する線
図である。 （１＠及び（１１）は出力トランジスタ、（１９）及び
（２（＋）は検知増ＩＶ、ｉ器、（２３）は選択回路（
オア回１＃ｌ） 、Ｐ Ｔｌはピークボールド回路、（
３１）は比較器である。 ３ ３０− ２ 第３ 図
Claims (1)
- プッシュプル電力増幅器を構成する第１及び第２の出力
トランジスタのそれぞれのエミッタ電流を検知する第１
及び第２の電流検知手段と、該第１及び第２の電流検知
手段の出力のうち小さい方に追従する選択回路と、該選
択回路のピーク出力をホールドするピークホールド回路
と、該ピークホールド回路のホールド値に応じて上記第
１及び第２の出力トランジスタのベースバイアスを設定
するバイアス設定手段とから成ることを特徴とする増幅
器のバイアス制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58153670A JPS6046106A (ja) | 1983-08-23 | 1983-08-23 | 増幅器のバイアス制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58153670A JPS6046106A (ja) | 1983-08-23 | 1983-08-23 | 増幅器のバイアス制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6046106A true JPS6046106A (ja) | 1985-03-12 |
| JPH0347769B2 JPH0347769B2 (ja) | 1991-07-22 |
Family
ID=15567603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58153670A Granted JPS6046106A (ja) | 1983-08-23 | 1983-08-23 | 増幅器のバイアス制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6046106A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017519437A (ja) * | 2014-07-03 | 2017-07-13 | バング アンド オルフセン アクティーゼルスカブ | バイアス制御を備えたａｂ級増幅器 |
| JP2019104001A (ja) * | 2018-11-02 | 2019-06-27 | 株式会社塩 | ノズル、ノズルモジュール及びこれを備える工作機械 |
-
1983
- 1983-08-23 JP JP58153670A patent/JPS6046106A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017519437A (ja) * | 2014-07-03 | 2017-07-13 | バング アンド オルフセン アクティーゼルスカブ | バイアス制御を備えたａｂ級増幅器 |
| JP2019104001A (ja) * | 2018-11-02 | 2019-06-27 | 株式会社塩 | ノズル、ノズルモジュール及びこれを備える工作機械 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0347769B2 (ja) | 1991-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0618673B1 (en) | A differential amplification circuit wherein a DC level at an output terminal is automatically adjusted | |
| JP2976770B2 (ja) | 増幅回路 | |
| JPS61230411A (ja) | 電気回路 | |
| US4187537A (en) | Full-wave rectifier | |
| JPH033961B2 (ja) | ||
| US4398160A (en) | Current mirror circuits with field effect transistor feedback | |
| JPH0682308B2 (ja) | 電流源回路配置 | |
| US4041407A (en) | Driver circuit for developing quiescent and dynamic operating signals for complementary transistors | |
| KR100232242B1 (ko) | 스위칭 브릿지 증폭기 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| US6175265B1 (en) | Current supply circuit and bias voltage circuit | |
| JPH0136591B2 (ja) | ||
| JPH0732329B2 (ja) | 電力増幅器の出力段 | |
| JPH077337A (ja) | 両極性電圧／電流変換回路 | |
| US3768031A (en) | Bridge amplifier suitable for manufacture in monolithic integrated circuit form | |
| US3989997A (en) | Absolute-value circuit | |
| JPH0347769B2 (ja) | ||
| JP3321897B2 (ja) | 増幅回路 | |
| JP3682122B2 (ja) | 全波整流回路 | |
| US20020044002A1 (en) | Mixer circuitry | |
| JPH0865061A (ja) | アイドリング電流制御回路 | |
| JPH0786843A (ja) | 増幅回路 | |
| JP2596151B2 (ja) | 電圧比較器 | |
| JPS6226204B2 (ja) | ||
| JPH0216042B2 (ja) |