JPH0831973A - フリップチップｉｃ実装方法及び半導体装置 - Google Patents
フリップチップｉｃ実装方法及び半導体装置Info
- Publication number
- JPH0831973A JPH0831973A JP6159769A JP15976994A JPH0831973A JP H0831973 A JPH0831973 A JP H0831973A JP 6159769 A JP6159769 A JP 6159769A JP 15976994 A JP15976994 A JP 15976994A JP H0831973 A JPH0831973 A JP H0831973A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- pad electrode
- flip chip
- chip
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
- H10W70/654—Top-view layouts
- H10W70/655—Fan-out layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 半田バンプ及び搭載基板の熱膨張率に依存し
ない接続の信頼性が高いフリップチップＩＣ実装方法及
び半導体装置を提供する。 【構成】 フリップチップＩＣを基板上へ搭載するフリ
ップチップＩＣ実装方法において、フリップチップＩＣ
１４が搭載される基板１１上から一端部が浮いた折曲部
１６を有するパッド電極１３を形成する工程と、このパ
ッド電極１３上にフリップチップＩＣ１４の半田バンプ
１５をリフローにより接続する工程とを施す。
ない接続の信頼性が高いフリップチップＩＣ実装方法及
び半導体装置を提供する。 【構成】 フリップチップＩＣを基板上へ搭載するフリ
ップチップＩＣ実装方法において、フリップチップＩＣ
１４が搭載される基板１１上から一端部が浮いた折曲部
１６を有するパッド電極１３を形成する工程と、このパ
ッド電極１３上にフリップチップＩＣ１４の半田バンプ
１５をリフローにより接続する工程とを施す。
Description
【０００１】
【産業上の利用分野】本発明は、フリップチップＩＣ実
装方法及び半導体装置に関するものである。
装方法及び半導体装置に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、以下に示すようなものがあった。図５はかかる
従来のフリップチップＩＣの実装工程図である。この図
において、１はフリップチップＩＣ３を搭載する基板、
２は基板１上に形成される電極であり、基板１と強固に
固定されている。４はフリップチップＩＣ３に形成さた
半田バンプである。
例えば、以下に示すようなものがあった。図５はかかる
従来のフリップチップＩＣの実装工程図である。この図
において、１はフリップチップＩＣ３を搭載する基板、
２は基板１上に形成される電極であり、基板１と強固に
固定されている。４はフリップチップＩＣ３に形成さた
半田バンプである。
【０００３】まず、図５（ａ）に示すように、基板１上
にフリップチップＩＣ３を位置決めする。次に、図５
（ｂ）に示すように、基板１上にフリップチップＩＣ３
を搭載し、基板１とフリップチップＩＣ３を加熱し、半
田バンプ４をリフローし、電極２と半田バンプ４を電気
・機械的に接続する。
にフリップチップＩＣ３を位置決めする。次に、図５
（ｂ）に示すように、基板１上にフリップチップＩＣ３
を搭載し、基板１とフリップチップＩＣ３を加熱し、半
田バンプ４をリフローし、電極２と半田バンプ４を電気
・機械的に接続する。
【０００４】次に、図５（ｃ）は、リフローが完了し、
フリップチップＩＣ３と基板１が、半田バンプ４と電極
２を経由し強固に接続された状態を示す。図６は従来の
フリップチップＩＣ実装方法における熱膨張率差による
機械的ストレス発生状態を示す図である。この図に示す
ように、フリップチップＩＣ３と基板１の熱膨張率差に
より、基板１とフリップチップＩＣ３は相対的に位置が
変動し、各部には剪断方向に力が加わるが、断面積が最
も小さい半田バンプ４がわずかに変形し、小さなクラッ
ク５を生じることにより、機械的ストレスを吸収するよ
うに作用する。
フリップチップＩＣ３と基板１が、半田バンプ４と電極
２を経由し強固に接続された状態を示す。図６は従来の
フリップチップＩＣ実装方法における熱膨張率差による
機械的ストレス発生状態を示す図である。この図に示す
ように、フリップチップＩＣ３と基板１の熱膨張率差に
より、基板１とフリップチップＩＣ３は相対的に位置が
変動し、各部には剪断方向に力が加わるが、断面積が最
も小さい半田バンプ４がわずかに変形し、小さなクラッ
ク５を生じることにより、機械的ストレスを吸収するよ
うに作用する。
【０００５】
【発明が解決しようとする課題】このように、上記した
従来の実装方法では、フリップチップＩＣとその搭載基
板の熱膨張率差による機械的ストレスが、フリップチッ
プＩＣと、その搭載基板を電気・機械的に接続している
半田バンプ部に集中して作用し、半田バンプ部が切断さ
れ、機能障害を生じる問題点があり、半田バンプの形状
により接続の信頼性が変わるため、半田バンプの形状を
精密に制御する必要があった。
従来の実装方法では、フリップチップＩＣとその搭載基
板の熱膨張率差による機械的ストレスが、フリップチッ
プＩＣと、その搭載基板を電気・機械的に接続している
半田バンプ部に集中して作用し、半田バンプ部が切断さ
れ、機能障害を生じる問題点があり、半田バンプの形状
により接続の信頼性が変わるため、半田バンプの形状を
精密に制御する必要があった。
【０００６】また、安価であるが、フリップチップＩＣ
の熱膨張率と大きく異なる基板材料（例えば、ガラスエ
ポキシ基板）は、接続の信頼性が低いという理由で、高
い信頼性が要求される物には使用されず、ＳｉＮ等の高
価な基板が主に使用されていたために、用途が限定さ
れ、低価格化が要求される一般向けには採用することが
できなかった。
の熱膨張率と大きく異なる基板材料（例えば、ガラスエ
ポキシ基板）は、接続の信頼性が低いという理由で、高
い信頼性が要求される物には使用されず、ＳｉＮ等の高
価な基板が主に使用されていたために、用途が限定さ
れ、低価格化が要求される一般向けには採用することが
できなかった。
【０００７】本発明は、以上述べた、問題点を除去し、
半田バンプ及び搭載基板の熱膨張率に依存しない接続の
信頼性が高いフリップチップＩＣ実装方法及び半導体装
置を提供することを目的とする。
半田バンプ及び搭載基板の熱膨張率に依存しない接続の
信頼性が高いフリップチップＩＣ実装方法及び半導体装
置を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、上記目的を達
成するために、フリップチップＩＣを基板上へ搭載する
フリップチップＩＣ実装方法において、フリップチップ
ＩＣが搭載される基板上から一端部が浮いた折曲部を有
するパッド電極を形成する工程と、このパッド電極上に
フリップチップＩＣの半田バンプをリフローにより接続
する工程とを施すようにしたものである。
成するために、フリップチップＩＣを基板上へ搭載する
フリップチップＩＣ実装方法において、フリップチップ
ＩＣが搭載される基板上から一端部が浮いた折曲部を有
するパッド電極を形成する工程と、このパッド電極上に
フリップチップＩＣの半田バンプをリフローにより接続
する工程とを施すようにしたものである。
【０００９】また、前記パッド電極の形成は、前記基板
上にイオン化傾向が高いダミー金属膜を選択的に形成す
る工程と、前記ダミー金属膜上に該ダミー金属膜よりは
イオン化傾向が低い配線導体を形成する工程と、この配
線導体をエッチングでパッド電極をパターン形成時に、
前記ダミー金属膜を完全にエッチングにより除去し、前
記パッド電極をフリップチップＩＣを搭載する基板上よ
り剥離させる工程とを施すようにしたものである。
上にイオン化傾向が高いダミー金属膜を選択的に形成す
る工程と、前記ダミー金属膜上に該ダミー金属膜よりは
イオン化傾向が低い配線導体を形成する工程と、この配
線導体をエッチングでパッド電極をパターン形成時に、
前記ダミー金属膜を完全にエッチングにより除去し、前
記パッド電極をフリップチップＩＣを搭載する基板上よ
り剥離させる工程とを施すようにしたものである。
【００１０】更に、前記パッド電極の形成は、前記基板
上にダミー樹脂膜を選択的に形成する工程と、このダミ
ー樹脂膜上に配線導体を形成する工程と、この配線導体
をエッチングでパッド電極をパターン形成時に、溶剤等
で樹脂を完全に除去し、このパッド電極を前記基板上よ
り剥離させる工程とを施すようにしたものである。ま
た、フリップチップＩＣを搭載する基板を有する半導体
装置において、一端部が浮いた折曲部を有するパッド電
極が形成される基板と、この基板のパッド電極に半田バ
ンプにより接続されてなるフリップチップＩＣを設ける
ようにしたものである。
上にダミー樹脂膜を選択的に形成する工程と、このダミ
ー樹脂膜上に配線導体を形成する工程と、この配線導体
をエッチングでパッド電極をパターン形成時に、溶剤等
で樹脂を完全に除去し、このパッド電極を前記基板上よ
り剥離させる工程とを施すようにしたものである。ま
た、フリップチップＩＣを搭載する基板を有する半導体
装置において、一端部が浮いた折曲部を有するパッド電
極が形成される基板と、この基板のパッド電極に半田バ
ンプにより接続されてなるフリップチップＩＣを設ける
ようにしたものである。
【００１１】
【作用】本発明によれば、上記したように、フリップチ
ップＩＣを搭載する基板において、その基板上に形成さ
れたパッド電極（例えば、Ｃｕ）の下層に、パッド電極
よりもイオン化傾向の高い金属膜（例えば、Ａｌ）を、
剥離が必要な部分にのみ形成しておき、パッド電極をエ
ッチングする時に、同時にイオン化傾向の高い金属膜を
全て除去し、パッド電極を基板表面より剥離させ、その
剥離させたパッド電極上にフリップチップＩＣの半田バ
ンプを載せ、一括リフローし、半田バンプと基板上より
剥離させたパッド電極を電気・機械的に接続する。
ップＩＣを搭載する基板において、その基板上に形成さ
れたパッド電極（例えば、Ｃｕ）の下層に、パッド電極
よりもイオン化傾向の高い金属膜（例えば、Ａｌ）を、
剥離が必要な部分にのみ形成しておき、パッド電極をエ
ッチングする時に、同時にイオン化傾向の高い金属膜を
全て除去し、パッド電極を基板表面より剥離させ、その
剥離させたパッド電極上にフリップチップＩＣの半田バ
ンプを載せ、一括リフローし、半田バンプと基板上より
剥離させたパッド電極を電気・機械的に接続する。
【００１２】
【実施例】以下、本発明の実施例について順次説明す
る。図１は本発明の実施例を示す半導体装置の断面図で
ある。この図において、１１はフリップチップＩＣ１４
を搭載する基板、１２は配線導体、１３はその配線導体
１２が基板１１より浮いたパッド電極、１４はフリップ
チップＩＣ、１５はフリップチップＩＣ１４に形成され
た半田バンプである。
る。図１は本発明の実施例を示す半導体装置の断面図で
ある。この図において、１１はフリップチップＩＣ１４
を搭載する基板、１２は配線導体、１３はその配線導体
１２が基板１１より浮いたパッド電極、１４はフリップ
チップＩＣ、１５はフリップチップＩＣ１４に形成され
た半田バンプである。
【００１３】このように、フリップチップＩＣ搭載基板
（以下、単に基板という）１１上に密着した配線導体１
２から折曲部１６を経て、パッド電極１３は基板１１上
より浮いている。このパッド電極１３に半田バンプ１５
により、フリップチップＩＣ１４が電気・機械的に接続
される。したがって、従来技術で述べたように、半田バ
ンプ部に集中していた熱膨張率差による機械的ストレス
は、ここでは、その折曲部１６及び基板１１上より浮い
た部分が変形することにより吸収されるので、半田バン
プ部でクラックが発生しなくなり、接続の信頼性を確保
することができる。
（以下、単に基板という）１１上に密着した配線導体１
２から折曲部１６を経て、パッド電極１３は基板１１上
より浮いている。このパッド電極１３に半田バンプ１５
により、フリップチップＩＣ１４が電気・機械的に接続
される。したがって、従来技術で述べたように、半田バ
ンプ部に集中していた熱膨張率差による機械的ストレス
は、ここでは、その折曲部１６及び基板１１上より浮い
た部分が変形することにより吸収されるので、半田バン
プ部でクラックが発生しなくなり、接続の信頼性を確保
することができる。
【００１４】図２は本発明の実施例を示すフリップチッ
プＩＣ搭載基板のパッド電極の第１の形成工程断面図で
ある。この図において、２１はフリップチップＩＣ（図
示なし）を搭載する基板、２２はパッド電極２５（後
述）よりもイオン化傾向の高い金属膜であり、例えば、
Ａｌ等を用いる。２３は配線導体であり、例えば、Ｃｕ
等を用いる。２４はパッド電極２５を形成するためのレ
ジストである。
プＩＣ搭載基板のパッド電極の第１の形成工程断面図で
ある。この図において、２１はフリップチップＩＣ（図
示なし）を搭載する基板、２２はパッド電極２５（後
述）よりもイオン化傾向の高い金属膜であり、例えば、
Ａｌ等を用いる。２３は配線導体であり、例えば、Ｃｕ
等を用いる。２４はパッド電極２５を形成するためのレ
ジストである。
【００１５】まず、図２（ａ）に示すように、フリップ
チップＩＣ（図示なし）を搭載する基板２１上の特定領
域に金属膜２２を形成する。次に、図２（ｂ）に示すよ
うに、上記金属膜２２上を含む基板２１上の全面に配線
導体２３を形成する。次に、図２（ｃ）に示すように、
上記配線導体２３上にレジスト２４を印刷等により塗布
し、レジスト２４をパターニングする。
チップＩＣ（図示なし）を搭載する基板２１上の特定領
域に金属膜２２を形成する。次に、図２（ｂ）に示すよ
うに、上記金属膜２２上を含む基板２１上の全面に配線
導体２３を形成する。次に、図２（ｃ）に示すように、
上記配線導体２３上にレジスト２４を印刷等により塗布
し、レジスト２４をパターニングする。
【００１６】次に、図２（ｄ）に示すように、レジスト
２４をマスクにして配線導体２３及び全ての特定領域の
金属膜２２をエッチングにより除去する。ここで、金属
膜２２は配線導体２３がエッチングされ、そのエッチン
グ液（例えば、塩化第二鉄及びクロム酸と塩酸の混合液
等）が金属膜２２に接触すると、金属膜２２はイオン化
傾向が低い配線導体２３よりもイオン化傾向が高い金属
膜であるため、その配線導体２３の基板２１面側がエッ
チングで除去される前に完全に除去され、金属膜２２上
に基板２１上より剥離されるパッド電極２５が形成され
る。このように、基板２１より浮いたパッド電極２５が
形成されると、レジスト２４は除去する。
２４をマスクにして配線導体２３及び全ての特定領域の
金属膜２２をエッチングにより除去する。ここで、金属
膜２２は配線導体２３がエッチングされ、そのエッチン
グ液（例えば、塩化第二鉄及びクロム酸と塩酸の混合液
等）が金属膜２２に接触すると、金属膜２２はイオン化
傾向が低い配線導体２３よりもイオン化傾向が高い金属
膜であるため、その配線導体２３の基板２１面側がエッ
チングで除去される前に完全に除去され、金属膜２２上
に基板２１上より剥離されるパッド電極２５が形成され
る。このように、基板２１より浮いたパッド電極２５が
形成されると、レジスト２４は除去する。
【００１７】なお、パッド電極２５には、基板２１上よ
り剥離された部分と、基板２１上に固定されている部分
の境部に折曲部が形成され、この折曲部分及び、基板２
１上より剥離されたパッド電極２５が変形することによ
り、機械的ストレスを吸収する。図３は本発明の実施例
を示すフリップチップＩＣ搭載基板のパッド電極の第２
の形成工程断面図である。
り剥離された部分と、基板２１上に固定されている部分
の境部に折曲部が形成され、この折曲部分及び、基板２
１上より剥離されたパッド電極２５が変形することによ
り、機械的ストレスを吸収する。図３は本発明の実施例
を示すフリップチップＩＣ搭載基板のパッド電極の第２
の形成工程断面図である。
【００１８】まず、図３（ａ）に示すように、フリップ
チップＩＣ（図示なし）を搭載する基板３１上の特定領
域に、特定の溶剤にのみ溶解する樹脂膜３２を形成す
る。次いで、図３（ｂ）に示すように、樹脂膜３２を含
む基板３１上の全面に配線導体３３を形成する。次に、
図３（ｃ）に示すように、配線導体３３上にレジスト３
４を印刷等により塗布し、レジスト３４をパターニング
する。
チップＩＣ（図示なし）を搭載する基板３１上の特定領
域に、特定の溶剤にのみ溶解する樹脂膜３２を形成す
る。次いで、図３（ｂ）に示すように、樹脂膜３２を含
む基板３１上の全面に配線導体３３を形成する。次に、
図３（ｃ）に示すように、配線導体３３上にレジスト３
４を印刷等により塗布し、レジスト３４をパターニング
する。
【００１９】次に、図３（ｄ）に示すように、レジスト
３４をマスクにして配線導体３３をエッチング液で除去
後に、樹脂膜３２等を溶剤〔ＮＭＤ３、ＮＭＰ（Ｎ−メ
チル２ピロリジノン）等〕で除去し、基板２１上より剥
離されたパッド電極３５を形成する。このパッド電極３
５を形成後にレジスト３４を除去する。このように、図
２の第１の工程で用いた金属膜２２の代わりに、第２の
工程では、特定の溶剤にのみ溶解する樹脂膜３２を用い
る。
３４をマスクにして配線導体３３をエッチング液で除去
後に、樹脂膜３２等を溶剤〔ＮＭＤ３、ＮＭＰ（Ｎ−メ
チル２ピロリジノン）等〕で除去し、基板２１上より剥
離されたパッド電極３５を形成する。このパッド電極３
５を形成後にレジスト３４を除去する。このように、図
２の第１の工程で用いた金属膜２２の代わりに、第２の
工程では、特定の溶剤にのみ溶解する樹脂膜３２を用い
る。
【００２０】図４は本発明の実施例を示すパッド電極の
剥離状態を示す平面図であり、図４（ａ）は矩形の領域
剥離状態を示す平面図、図４（ｂ）は選択剥離状態を示
す平面図である。図４（ａ）に示すように、フリップチ
ップＩＣ（図示なし）を搭載する基板４１上には配線導
体４２が形成され、その配線導体４２の一端部が基板４
１より浮いたパッド電極４３を配置し、そのパッド電極
４３に矩形のフリップチップＩＣ４４を実装することが
できる。
剥離状態を示す平面図であり、図４（ａ）は矩形の領域
剥離状態を示す平面図、図４（ｂ）は選択剥離状態を示
す平面図である。図４（ａ）に示すように、フリップチ
ップＩＣ（図示なし）を搭載する基板４１上には配線導
体４２が形成され、その配線導体４２の一端部が基板４
１より浮いたパッド電極４３を配置し、そのパッド電極
４３に矩形のフリップチップＩＣ４４を実装することが
できる。
【００２１】このように、特定領域内の全てのパッド電
極４３を基板４１上より剥離させるようにしている。ま
た、図４（ｂ）に示すように、フリップチップＩＣ（図
示なし）を搭載する基板４５上には配線導体４６が形成
され、その配線導体４６の一端部が基板４５より浮いた
パッド電極４７を配置する。
極４３を基板４１上より剥離させるようにしている。ま
た、図４（ｂ）に示すように、フリップチップＩＣ（図
示なし）を搭載する基板４５上には配線導体４６が形成
され、その配線導体４６の一端部が基板４５より浮いた
パッド電極４７を配置する。
【００２２】この場合は、各パッド電極４７ごとに細か
く基板４５上より剥離させる部分を選択した例であり、
基板４５から浮いたパッド電極４７を形成する領域をコ
ントロールすることにより、接続箇所を自由に設定でき
る。また、本発明は、上記実施例に限定されるものでは
なく、本発明の趣旨に基づき種々の変形が可能であり、
それらを本発明の範囲から排除するものではない。
く基板４５上より剥離させる部分を選択した例であり、
基板４５から浮いたパッド電極４７を形成する領域をコ
ントロールすることにより、接続箇所を自由に設定でき
る。また、本発明は、上記実施例に限定されるものでは
なく、本発明の趣旨に基づき種々の変形が可能であり、
それらを本発明の範囲から排除するものではない。
【００２３】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、半田バンプ接続用パッド電極を基板より選択的
に剥離させたので、半田バンプ接続後のフリップチップ
ＩＣとその搭載基板の熱膨張率差による機械的ストレス
が、従来のように半田バンプ部に集中することなく、搭
載基板上から剥離したパッド電極及びその折曲部に分散
するので、半田バンプ形状を精密にコントロールしなく
ても、接続の信頼性が確保できる。
よれば、半田バンプ接続用パッド電極を基板より選択的
に剥離させたので、半田バンプ接続後のフリップチップ
ＩＣとその搭載基板の熱膨張率差による機械的ストレス
が、従来のように半田バンプ部に集中することなく、搭
載基板上から剥離したパッド電極及びその折曲部に分散
するので、半田バンプ形状を精密にコントロールしなく
ても、接続の信頼性が確保できる。
【００２４】また、搭載基板として、フリップチップＩ
Ｃと熱膨張率が大きく異なるが、安価な基板（例えば、
ガラスエポキシ基板）が使用可能となり、製品の低価格
化が可能である。更に、フリップチップＩＣとその搭載
基板の接続だけでなく、主基板と副基板等の接続にも適
用可能である。
Ｃと熱膨張率が大きく異なるが、安価な基板（例えば、
ガラスエポキシ基板）が使用可能となり、製品の低価格
化が可能である。更に、フリップチップＩＣとその搭載
基板の接続だけでなく、主基板と副基板等の接続にも適
用可能である。
【図面の簡単な説明】
【図１】本発明の実施例を示す半導体装置の断面図であ
る。
る。
【図２】本発明の実施例を示す半導体装置のフリップチ
ップＩＣ搭載基板のパッド電極の第１の形成工程断面図
である。
ップＩＣ搭載基板のパッド電極の第１の形成工程断面図
である。
【図３】本発明の実施例を示す半導体装置のフリップチ
ップＩＣ搭載基板のパッド電極の第２の形成工程断面図
である。
ップＩＣ搭載基板のパッド電極の第２の形成工程断面図
である。
【図４】本発明の実施例を示すパッド電極の剥離状態を
示す平面図である。
示す平面図である。
【図５】従来のフリップチップＩＣの実装工程図であ
る。
る。
【図６】従来のフリップチップＩＣ実装方法における熱
膨張率差による機械的ストレス発生状態を示す図であ
る。
膨張率差による機械的ストレス発生状態を示す図であ
る。
１１，２１，３１，４１，４５ フリップチップＩＣ
搭載基板 １２，２３，３３，４２，４６ 配線導体（Ｃｕ） １３，２５，３５，４３，４７ パッド電極 １４，４４ フリップチップＩＣ １５ 半田バンプ １６ 折曲部 ２２ 金属膜（Ａｌ膜） ２４，３４ レジスト ３２ 樹脂膜
搭載基板 １２，２３，３３，４２，４６ 配線導体（Ｃｕ） １３，２５，３５，４３，４７ パッド電極 １４，４４ フリップチップＩＣ １５ 半田バンプ １６ 折曲部 ２２ 金属膜（Ａｌ膜） ２４，３４ レジスト ３２ 樹脂膜
Claims (4)
- 【請求項１】 フリップチップＩＣを基板上へ搭載する
フリップチップＩＣ実装方法において、（ａ）フリップ
チップＩＣが搭載される基板上から一端部が浮いた折曲
部を有するパッド電極を形成する工程と、（ｂ）該パッ
ド電極上にフリップチップＩＣの半田バンプをリフロー
により接続する工程とを施すことを特徴とするフリップ
チップＩＣ実装方法。 - 【請求項２】 請求項１記載のフリップチップＩＣ実装
方法において、前記パッド電極の形成は、前記基板上に
イオン化傾向が高いダミー金属膜を選択的に形成する工
程と、前記ダミー金属膜上に該ダミー金属膜よりはイオ
ン化傾向が低い配線導体を形成する工程と、該配線導体
をエッチングでパッド電極をパターン形成時に、前記ダ
ミー金属膜を完全にエッチングにより除去し、前記パッ
ド電極をフリップチップＩＣを搭載する基板上より剥離
させる工程とを施すことを特徴とするフリップチップＩ
Ｃ実装方法。 - 【請求項３】 請求項１記載のフリップチップＩＣ実装
方法において、前記パッド電極の形成は、前記基板上に
ダミー樹脂膜を選択的に形成する工程と、該ダミー樹脂
膜上に配線導体を形成する工程と、該配線導体をエッチ
ングでパッド電極をパターン形成時に、溶剤等で樹脂を
完全に除去し、該パッド電極を前記基板上より剥離させ
る工程とを施すことを特徴とするフリップチップＩＣ実
装方法。 - 【請求項４】 フリップチップＩＣを搭載する基板を有
する半導体装置において、（ａ）一端部が浮いた折曲部
を有するパッド電極が形成される基板と、（ｂ）該基板
のパッド電極に半田バンプにより接続されてなるフリッ
プチップＩＣを具備する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6159769A JPH0831973A (ja) | 1994-07-12 | 1994-07-12 | フリップチップｉｃ実装方法及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6159769A JPH0831973A (ja) | 1994-07-12 | 1994-07-12 | フリップチップｉｃ実装方法及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0831973A true JPH0831973A (ja) | 1996-02-02 |
Family
ID=15700871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6159769A Withdrawn JPH0831973A (ja) | 1994-07-12 | 1994-07-12 | フリップチップｉｃ実装方法及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831973A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG82591A1 (en) * | 1998-12-17 | 2001-08-21 | Eriston Technologies Pte Ltd | Bumpless flip chip assembly with solder via |
| SG82590A1 (en) * | 1998-12-17 | 2001-08-21 | Eriston Technologies Pte Ltd | Bumpless flip chip assembly with strips and via-fill |
| KR20040017625A (ko) * | 2002-08-22 | 2004-02-27 | 주식회사 칩팩코리아 | 플립 칩 패키지 |
| JP2007324396A (ja) * | 2006-06-01 | 2007-12-13 | Fujitsu Ltd | 半導体装置、およびその製造方法 |
-
1994
- 1994-07-12 JP JP6159769A patent/JPH0831973A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG82591A1 (en) * | 1998-12-17 | 2001-08-21 | Eriston Technologies Pte Ltd | Bumpless flip chip assembly with solder via |
| SG82590A1 (en) * | 1998-12-17 | 2001-08-21 | Eriston Technologies Pte Ltd | Bumpless flip chip assembly with strips and via-fill |
| KR20040017625A (ko) * | 2002-08-22 | 2004-02-27 | 주식회사 칩팩코리아 | 플립 칩 패키지 |
| JP2007324396A (ja) * | 2006-06-01 | 2007-12-13 | Fujitsu Ltd | 半導体装置、およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0263277A2 (en) | A flexible electrical connection and method of making same | |
| US6949470B2 (en) | Method for manufacturing circuit devices | |
| JP2003086739A (ja) | 半導体装置およびその製造方法 | |
| JP3029398B2 (ja) | 半導体のチップと基板間の電気的連結構造 | |
| US5109601A (en) | Method of marking a thin film package | |
| JP2001156203A (ja) | 半導体チップ実装用プリント配線板 | |
| JP3210881B2 (ja) | Ｂｇａパッケージ基板 | |
| JPH0357617B2 (ja) | ||
| JPH0831973A (ja) | フリップチップｉｃ実装方法及び半導体装置 | |
| US4965700A (en) | Thin film package for mixed bonding of chips | |
| JPH11126795A (ja) | 実装基板およびその製造方法ならびに電子部品の実装方法 | |
| JP3496569B2 (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
| JPH08111578A (ja) | ボールグリッドアレイパッケージ実装用基板の製造方法 | |
| JP2000315706A (ja) | 回路基板の製造方法並びに回路基板 | |
| JPH11224890A (ja) | 半導体装置およびその製造方法 | |
| JP3207266B2 (ja) | 回路部品搭載用端子を備えた回路配線基板の製造法 | |
| JPH11321146A (ja) | はんだ印刷用マスク及びその作製方法 | |
| JP2000195890A (ja) | 半導体装置の製造方法 | |
| JP2001085558A (ja) | 半導体装置およびその実装方法 | |
| EP0343379A2 (en) | Thin film package for mixed bonding of a chip | |
| JPH11307683A (ja) | 半導体装置、それを実装する印刷配線基板及びその製造方法 | |
| JP3019065B2 (ja) | 半導体装置の接続方法 | |
| JPH09129675A (ja) | 素子の実装構造及びその実装方法 | |
| JP2001148393A (ja) | バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2649438B2 (ja) | 回路部品搭載用端子を備えた回路基板及びその製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011002 |