JPH0832026B2 - 文字放送データ抜取制御回路 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ノイズ等によって文字放送データに歪みが
生じた場合において、常に正しい文字放送データを抜き
取ることのできる文字放送受信機の文字放送データ抜取
制御回路に関するものである。

［従来の技術］ 従来の文字放送データ抜取回路では、受信映像信号の
中から文字放送データを抜き取るためのサンプリング用
の抜き取りクロックの位相は固定されていた。

［発明が解決しようとする問題点］ このため、ゴースト、群遅延またはノイズ等によって
受信映像信号の波形が歪み、抜取回路でサンプリングす
る文字信号の位相が第２図（ａ）の実線（Ｏ）で示す正
常値から点線（Ｐ）または鎖線（Ｑ）で示すようにずれ
た場合、同図（ｂ）で示す位相固定の抜き取りクロック
でサンプリングすると、ノイズマージン（Ｎ）が小さ
くなり、正しい文字放送データを得ることができないと
いう問題点があった。

本発明は、ゴースト、群遅延またはノイズなどによっ
てサンプリングすべき文字信号の位相ずれが生じても、
文字放送データ抜取回路が常に正しい文字放送データを
抜き取ることのできる制御装置を得ることを目的とする
ものである。

［問題点を解決するための手段］ 本発明は、受信映像信号をＡ−Ｄ変換するＡ−Ｄ変換
回路（２）と、このＡ−Ｄ変換した信号の波形を整形す
る波形等化回路（５）と、前記受信映像信号に基づいて
抜き取りクロックを形成し出力する抜き取りクロック発
生回路（７）と、この抜き取りクロック発生回路（７）
から出力した抜き取りクロックの位相を複数段階に切り
換えて出力するクロック位相切換回路（10）と、このク
ロック位相切換回路（10）から出力した抜き取りクロッ
クによりサンプリングして前記波形等化回路（５）の出
力映像信号の中から文字放送データを抜き取る抜取回路
（６）と、この抜取回路（６）で得られた文字放送デー
タの誤り率を検出して出力するとともに、データ誤りが
あったときは訂正した文字放送データを出力する誤り訂
正回路兼誤り率検出回路（15）と、前記波形等化回路
（５）と抜取回路（６）とクロック位相切換回路（10）
とを制御するCPU（17）とを具備し、前記波形等化回路
（５）は、前記Ａ−Ｄ変換回路（２）の出力信号が入力
されるデジタルフィルタ回路（３）と、このデジタルフ
ィルタ回路（３）から出力される修正信号と元のＡ−Ｄ
変換した信号とを混合する混合回路（４）とからなり、
前記クロック位相切換回路（10）は、少なくとも５段の
遅延回路（8₁）（8₂）（8₃）（8₄）（8₅）と、これらの
１つを選択する切換スイッチ（９）とからなり、前記抜
取回路（６）は、文字信号抜取回路（11）と、抜き取っ
た文字信号を前記クロック位相切換回路（10）から出力
した抜き取りクロックでサンプリングして、３ビットの
データとして出力する入力データカウンタ（12）と、ス
ライスレベルを３ビットデータに切り換えて出力するス
ライスレベルカウンタ（13）と、前記入力データカウン
タ（12）の出力データと前記スライスレベルカウンタ
（13）の出力データとを比較し出力するコンパレータ
（14）とからなり、前記CPU（17）は、前記誤り訂正回
路兼誤り率検出回路（15）から出力する誤り率を前記デ
ジタルフィルタ回路（３）にフィードバックして、この
デジタルフィルタ回路（３）のフィルタ定数を変化さ
せ、誤り率を小さくする方向に制御するフィルタ定数制
御回路（18）と、前記誤り訂正回路兼誤り率検出回路
（15）から出力する誤り率を前記抜取回路（６）のスラ
イスレベルカウンタ（13）にフィードバックして、この
スライスレベルカウンタ（13）のレベルを切り換え、誤
り率を小さくする方向に制御するスライスレベル制御回
路（20）と、前記誤り訂正回路兼誤り率検出回路（15）
から出力する誤り率を前記クロック位相切換回路（10）
の切換スイッチ（９）にフィードバックして、この切換
スイッチ（９）を切り換え、誤り率が小さくなる方向に
制御するクロック位相制御回路（19）とからなることを
特徴とする文字放送データ抜取制御回路である。

［作用］ ゴースト、群遅延またはノイズ等によってサンプリン
グすべき文字信号の位相が正常値より進み側または遅れ
側にずれると、誤り訂正回路兼誤り率検出回路（15）か
ら出力する誤り率が変化し、この誤り率を、フィルタ定
数制御回路（18）、クロック位相制御回路（19）および
スライスレベル制御回路（20）からそれぞれ、デジタル
フィルタ（３）、切換スイッチ（９）およびスライスレ
ベルカウンタ（13）にフィードバックして、フィルタ定
数の可変、抜き取りクロックの位相の進み側または遅れ
側への切り換えおよびスライスレベルを制御し、誤り訂
正回路兼誤り率検出回路（15）の誤り率が小さくなる方
向に制御する。このため、正しい文字放送データの抜き
取りができる。

［実施例］ 第１図は本発明の一実施例を示すもので、この図にお
いて、（１）は、文字放送受信機で受信し、映像信号処
理回路から導かれた映像信号の入力端子である。この映
像信号入力端子（１）は、Ａ−Ｄ変換回路（２）、デジ
タルフィルタ回路（３）および混合回路（４）を具備し
た波形等化回路（５）を介して抜取回路（６）に接続さ
れている。

前記デジタルフィルタ回路（３）は、Ａ−Ｄ変換回路
（２）でＡ−Ｄ変換された受信映像信号に基づき得られ
た信号を、ゴーストなどの発生時間に合わせて変化させ
て修正信号を出力するものであり、また、混合回路
（４）は、この修正信号と元の受信映像信号とを混合し
て補正する回路であり、従来より知られている波形等化
回路である。

前記映像信号入力端子（１）には、映像信号中のカラ
ーバースト（≒3.58MHz）を8/5倍し、PLL（Phase Lock
Loop）を用いてロックした5.73MHzの抜き取りクロッ
クを出力する抜き取りクロック発生回路（７）が接続さ
れている。

この抜き取りクロック発生回路（７）の出力側には、
遅延時間を５段階｛例えば、5.73Hzの抜き取りクロック
の繰り返し周期をＴとすると、遅延時間をT/10（位相角
度で約18度）、2T/10、3T/10、4T/10、5T/10の５段階｝
に設定した遅延回路（8₁）（8₂）（8₃）（8₄）（8₅）
と、これらの遅延回路（8₁）（8₂）（8₃）（8₄）（8₅）
の中の１つを切り換えて出力する切換スイッチ（９）と
からなるクロック位相切換回路（10）が接続されてい
る。

前記抜取回路（６）は、前記波形等化回路（５）から
出力した信号の中から文字信号を抜き取る文字信号抜取
回路（11）と、この文字信号抜取回路（11）から抜き取
った文字信号を前記クロック位相切換回路（10）から出
力する抜き取りクロックでサンプリングして、そのサン
プリング値を３ビットのデータとして出力する入力デー
タカウンタ（12）と、スライスレベルを８段階（３ビッ
トデータ）に切り換えて出力するスライスレベル切換回
路としてのスライスレベルカウンタ（13）と、前記入力
データカウンタ（12）の出力データを前記スライスレベ
ルカウンタ（13）の出力データと比較し、前者が大きい
ときは“1"のデータを、後者が大きいときは“0"のデー
タを出力するコンパレータ（14）とからなっている。

前記コンパレータ（14）の出力側には、誤り訂正回路
兼誤り率検出回路（15）が接続されている。この誤り訂
正回路兼誤り率検出回路（15）は、前記抜取回路（６）
から入力した文字放送データの誤りの有無を検出し、誤
りがなければ誤りなしと判断して訂正を行わずに、ま
た、誤りがあれば、誤り率を検出して出力するととも
に、情報ビットを訂正した文字放送データを図示しない
番組メモリに送出している。前記誤り訂正回路兼誤り率
検出回路（15）は、前記抜取回路（６）から入力する文
字放送データを訂正する場合、情報ビットの誤り率（例
えば１パケット当りの誤りビット数である誤り発生数デ
ータＤ）を検出するので、この誤り率の検出データを信
号線（16）から出力し、これを、フィルタ定数制御、ク
ロックの位相制御およびスライスレベル制御のためにも
使用する。

（17）は、CPU（中央処理装置）で、このCPU（17）
は、フィルタ定数制御回路（18）と、クロック位相制御
回路（19）と、スライスレベル制御回路（20）とを具備
している。

前記フィルタ定数制御回路（18）は、前記誤り訂正回
路兼誤り率検出回路（15）から信号線（16）を介して入
力した誤り率のデータ、すなわち前述のように、誤り率
が例えば１パケット当りの誤りビット数であるとする
と、この誤りビット数が正常値に対して正または負方向
にどれだけずれているかを表わすデジタル信号として、
前記波形等化回路（５）のデジタルフィルタ回路（３）
にフィードバックし、残りビット数がフィードバックを
掛ける前の誤りビット数より増加した場合は、フィルタ
定数を逆方向に可変し、誤りビット数が減少したならフ
ィルタ定数を同一方向に可変し、誤り発生数データを小
さくする方向（すなわち誤り率が小さくなる方法）に修
正信号を制御する。

同様に、前記スライスレベル制御回路（20）は、前記
誤り訂正回路兼誤り率検出回路（15）からの誤り率のデ
ータを前記スライスレベルカウンタ（13）にフィードバ
ックし、そのスライスレベルを切り換え、誤り発生数デ
ータを小さくする方法（すなわち誤り率が小さくなる方
向）に制御する。また、前記クロック位相制御回路（1
9）は、前記誤り訂正回路兼誤り率検出回路（15）から
の誤り率のデータを前記クロック位相切換回路（10）に
フィードバックし、その切換スイッチ（９）を切り換
え、誤り発生数データを小さくする方向（すなわち誤り
率が小さくなる方向）に制御する。

つぎに前記実施例の作用を第２図から第５図まで併用
して説明する。

（Ａ）まず、フィルタ定数制御について説明する。

ゴースト、群遅延またはノイズ等によって受信映像信
号の波形が歪み、波形等化回路（５）へ入力する信号の
波形が歪み、これによって誤り訂正回路兼誤り率検出回
路（15）から信号線（16）を介して出力する誤り率とし
ての誤り発生数データＤが許容誤り発生数データD₀を越
えると、CPU（17）のフィルタ定数制御回路（18）から
デジタルフィルタ回路（３）にフィードバックされた制
御信号に基づき、このデジタルフィルタ回路（３）のフ
ィルタ定数は、ＤがD₀以下となる方向に制御される。例
えばフィルタ定数を変化してＤが増加した場合は、フィ
ルタ定数を逆方向に変化し、またはＤが減少したならフ
ィルタ定数を同一方向に変化するように制御される。す
なわち、デジタルフィルタ回路（３）は、Ａ−Ｄ変換回
路（２）からの歪みを有する受信映像信号に基づき修正
信号を出力し、この修正信号とＡ−Ｄ変換回路（２）か
らの歪みを有する受信映像信号とが混合回路（４）で混
合（加算または減算）されて文字信号の波形が整形され
る。

ここで、D₀は、誤り訂正回路兼誤り率検出回路（15）
で誤り訂正可能なビット数（例えば１パケット（296ビ
ット）中の８ビットまで誤り訂正可能なときには８ビッ
ト）以上の数であって許容できる誤り発生数データに設
定される。

（Ｂ）つぎに、第２図および第３図を用いて抜き取りク
ロックの位相制御について説明する。

ゴースト、群遅延またはノイズ等によって受信映像信
号の波形が歪み、抜取回路（６）の文字信号抜取回路
（11）の出力側に現われる文字信号が、第２図（ａ）の
実線（Ｏ）で示す正常値から点線（Ｐ）または鎖線
（Ｑ）で示すように遅れ側または進み側へずれたものと
する。

（イ）点線（Ｐ）で示す遅れ側へずれた場合、初期状態
においては、例えば、クロック位相切換回路（10）の切
換スイッチ（９）は遅延回路（8₃）の出力側に接続さ
れ、抜き取りクロックの初期設定が設定される。

（ロ）ついで、CPU（17）は、誤り訂正回路兼誤り率検
出回路（15）から信号線（16）を介して出力している誤
り率としての誤り発生数データＤを調べ、「Ｄ＞D₀か
？」を判断し、「NO」であれば誤りが少ないので抜き取
りクロックの立上りによる文字放送データのサンプリ
ングが行なわれる。

（ハ）「Ｄ＞D₀か？」が「YES」であれば誤りが多いの
であるから、クロック位相制御回路（19）から切換スイ
ッチ（９）へ切り換え制御信号が出力し、切換スイッチ
（９）を遅延回路（8₄）側へ切り換え、クロック位相を
１段階遅らせて抜き取りクロックによるサンプリング
をする。

（ニ）このクロックによる誤り発生数データＤと、そ
の直前のクロックによる誤り率としての誤り発生数デ
ータＤとを比較し、第２図（ａ）（ｂ）から明らかなよ
うに、前者の方が小さいから「誤り率が小さくなったか
？」が「YES」となり、クロック位相をさらに１段階遅
らせて抜き取りクロックによるサンプリングをする。

（ホ）このクロックによる誤り発生数データＤと、そ
の直前のクロックによる誤り率としての誤り発生数デ
ータＤとを比較し、第２図（ａ）（ｂ）から明らかなよ
うに、前者の方が大きいから「誤り率が小さくなったか
？」が「NO」となり、クロック位相を１段階進ませて抜
き取りクロックによるサンプリングをする。

（ヘ）このクロックによる誤り発生率データＤは許容
誤り発生数データD₀より小さいので「誤りが多いか？」
が「NO」となる。

（ト）このように、文字信号が第２図（ａ）の点線
（Ｐ）で示す遅れ側へずれた場合は、上述のようなフィ
ードバック制御によって抜き取りクロックによるサン
プリングが行なわれ、抜き取りクロックの立上り時にお
ける文字信号の値とスライスレベルとの間隔に相当する
ノイズマージン（Ｎ）が最も大きくなり、正しい文字放
送データの抜き取りが行なわれる。

（チ）鎖線（Ｑ）で示す進み側へずれた場合も、前記
（イ）〜（ハ）と同様にして、初期状態では、抜き取り
クロックによるサンプリングが行なわれ、そのときの
「Ｄ＞D₀か？」が「YES」であれば、クロック位相を１
段階進め抜き取りクロックによるサンプリングがなさ
れる。

（リ）ついで、前記（ニ）〜（ト）と同様にして、「誤
り率が小さくなったか？」が「YES」となり、クロック
位相を１段階進めて抜き取りクロックによるサンプリ
ングをし、このクロックによるサンプリングでは「誤
り率が小さくなったか？」が「NO」となり、クロック位
相を１段階遅らせ、ノイズマージン（Ｎ）が最も大きい
抜き取りクロックによってサンプリングをするフィー
ドバック制御がなされ、正しい文字放送データの抜き取
りが行なわれる。

（Ｃ）つぎに、第４図および第５図を用いてスライスレ
ベル制御について説明する。

ノイズ、群遅延またはゴースト等によって受信映像信
号が歪み、文字信号抜取回路（11）の出力側に現われる
文字信号が、第４図（ａ）の実線（Ｒ）で示す正常値か
ら点線（Ｓ）または鎖線（Ｔ）で示すようになり、これ
に伴って望ましい振幅の中心レベルが「100」から高い
側の「101」または低い側の「011」にずれたものとす
る。

（イ）点線（Ｓ）で示す高い側へずれた場合、初期状態
においては、例えば、スライスレベルカウンタ（13）は
「100」に設定されている。この「100」は、文字信号の
ピーク間の振幅が0.7Vであるとすると、その中心の0.35
Vに相当する。

（ロ）ついで、CPU（17）は、誤り訂正回路兼誤り率検
出回路（15）から信号線（16）を介して出力している誤
り率としての誤り発生数データＤを調べ、「Ｄ＞D₀か
？」を判断し、「NO」であれば誤りが少ないので、スラ
イスレベル「100」による文字放送データのサンプリン
グが行なわれる。すなわち、入力データカウンタ（12）
は、第４図（ｂ）に示す抜き取りクロックの立上りによ
る文字信号のサンプリングを行い、コンパレータ（14）
は、このサンプリングデータ（３ビット）をスライスレ
ベルデータ「100」と比較し、前者が大きいときは
“1"、小さいときは“0"のデータを出力する。

（ハ）「Ｄ＞D₀か？」が「YES」であれば、誤りが多い
のであるから、スライスレベル制御回路（20）からスラ
イスレベルカウンタ（13）へ切り換え制御信号が出力
し、そのスライスレベルを「100」から１段階高い「10
1」へ切り換え、スライスレベル「101」によるサンプリ
ングをする。

（ニ）このスライスレベル「101」のサンプリングによ
る誤り率としての誤り発生数データＤと、その直前のス
ライスレベル「100」のサンプリングによるデータＤと
を比較し、第４図（ａ）（ｂ）から明らかなように、前
者の方が小さいから「誤り率が小さくなったか？」が
「YES」となり、スライスレベルをさらに１段階高い「1
10」としてサンプリングをする。

（ホ）このスライスレベル「110」によるデータＤとそ
の直前のレベル「101」によるデータＤとを比較し、第
４図（ａ）（ｂ）から明らかなように、前者の方が大き
いから「誤り率が小さくなったか？」が「NOとなり、ス
ライスレベルを１段階低くしてスライスレベル「101」
によるサンプリングをする。

（ヘ）このスライスレベル「101」によるデータＤは許
容データD₀より小さいので、「誤りが多いか？」が「N
O」となる。

（ト）このように、文字信号の振幅の中心レベルが第４
図（ａ）の点線（Ｓ）で示すように高い側へずれた場合
は、上述のようなフィードバック制御によってノイズマ
ージン（Ｎ）が最も大きいスライスレベル「101」によ
るサンプリングが行なわれ、正しい文字放送データの抜
き取りが行なわれる。

（チ）鎖線（Ｔ）で示す低い側へずれた場合も、前記
（イ）〜（ハ）と同様にして、初期状態ではスライスレ
ベル「100」によるサンプリングが行なわれ、そのとき
の「Ｄ＞D₀か？」が「YES」であればスライスレベルを
１段階低い「011」とし、サンプリングが行なわれる。

（リ）ついで、前記（ニ）〜（ト）と同様にして「誤り
率が小さくなったか？」が「YES」となり、スライスレ
ベルを１段階低い「010」にしてサンプリングをし、こ
のレベル「010」によるサンプリングでは「誤り率が小
さくなったか？」が「NO」となり、レベルを１段階高い
「011」に高め、ノイズマージン（Ｎ）が最も大きいス
ライスレベル「011」によってサンプリングをするフィ
ードバック制御がなされ、正しい文字放送データの抜き
取りが行なわれる。

前記実施例では、抜き取りクロックの立上りではサン
プリングするようにしたが、立下りでサンプリングする
場合についても同様に利用できる。

［発明の効果］ （ａ）ゴーストや群遅延等によってサンプリングすべき
文字信号の位相が正常値より進み側または遅れ側へずれ
た場合、訂正回路兼誤り率検出回路（15）の誤り率デー
タをフィードバックして抜き取りクッロクの位相を進み
側または遅れ側へ切り換えて誤り率を小さくする方向に
自動的に制御されて、ノイズマージンが最も大きい状態
でサンプリングでき、正しい文字放送データの抜き取り
ができる。

（ｂ）クロック位相切換回路（10）は、少なくとも５段
の遅延回路（8₁）（8₂）（8₃）（8₄）（8₅）と、これら
の１つを選択する切換スイッチ（９）とからなり、予
め、複数の位相を持ったサンプルクロックを用意したの
で、複数局で放送されている文字放送の群遅延調整に際
し、チャンネルを変えると、自動的に最適な位相クロッ
クを持った遅延回路が選択され、工場などでの調整が不
用となる。

【図面の簡単な説明】

第１図は、本発明による文字放送データ抜取制御回路の
一実施例を示すブロック図、第２図（ａ）（ｂ）は、抜
き取りクロックの位相制御作用を説明するもので、
（ａ）は、文字信号の波形図、（ｂ）は、抜き取りクロ
ックのタイミング図、第３図は、抜き取りクロックの位
相制御作用を説明するフローチャート、第４図（ａ）
（ｂ）は、スライスレベル制御作用を説明するもので、
（ａ）は、文字信号の波形図、（ｂ）は、抜き取りクロ
ックのタイミング図、第５図は、スライスレベル制御作
用を説明するフローチャートである。 （１）……映像信号入力端子、（６）……抜取回路、
（７）……抜き取りクロック発生回路、（10）……クロ
ック位相切換回路、（13）……スライスレベルカウンタ
（スライスレベル切換回路）、（15）……誤り訂正回路
兼誤り率検出回路、（17）……CPU、（19）……クロッ
ク位相制御回路、（20）……スライスレベル制御回路、
（Ｎ）……ノイズマージン。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 7/035 (72)発明者 南 裕治 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内 (72)発明者 橋口 耕太 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内 (72)発明者 生田 章二 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内 (56)参考文献 特開 昭60−212093（ＪＰ，Ａ) 特開 昭56−51176（ＪＰ，Ａ) 特開 昭59−34780（ＪＰ，Ａ)

Claims (1)

【特許請求の範囲】
1. 【請求項１】受信映像信号をＡ−Ｄ変換するＡ−Ｄ変換
   回路（２）と、このＡ−Ｄ変換した信号の波形を整形す
   る波形等化回路（５）と、前記受信映像信号に基づいて
   抜き取りクロックを形成し出力する抜き取りクロック発
   生回路（７）と、この抜き取りクロック発生回路（７）
   から出力した抜き取りクロックの位相を複数段階に切り
   換えて出力するクロック位相切換回路（10）と、このク
   ロック位相切換回路（10）から出力した抜き取りクロッ
   クによりサンプリングして前記波形等化回路（５）の出
   力映像信号の中から文字放送データを抜き取る抜取回路
   （６）と、この抜取回路（６）で得られた文字放送デー
   タの誤り率を検出して出力するとともに、データ誤りが
   あったときは訂正した文字放送データを出力する誤り訂
   正回路兼誤り率検出回路（15）と、前記波形等化回路
   （５）と抜取回路（６）とクロック位相切換回路（10）
   とを制御するCPU（17）とを具備し、前記波形等化回路
   （５）は、前記Ａ−Ｄ変換回路（２）の出力信号が入力
   されるデジタルフィルタ回路（３）と、このデジタルフ
   ィルタ回路（３）から出力される修正信号と元のＡ−Ｄ
   変換した信号とを混合する混合回路（４）とからなり、
   前記クロック位相切換回路（10）は、少なくとも５段の
   遅延回路（8₁）（8₂）（8₃）（8₄）（8₅）と、これらの
   １つを選択する切換スイッチ（９）とからなり、前記抜
   取回路（６）は、文字信号抜取回路（11）と、抜き取っ
   た文字信号を前記クロック位相切換回路（10）から出力
   した抜き取りクロックでサンプリングして、３ビットの
   データとして出力する入力データカウンタ（12）と、ス
   ライスレベルを３ビットデータに切り換えて出力するス
   ライスレベルカウンタ（13）と、前記入力データカウン
   タ（12）の出力データと前記スライスレベルカウンタ
   （13）の出力データとを比較し出力するコンパレータ
   （14）とからなり、前記CPU（17）は、前記誤り訂正回
   路兼誤り率検出回路（15）から出力する誤り率を前記デ
   ジタルフィルタ回路（３）にフィードバックして、この
   デジタルフィルタ回路（３）のフィルタ定数を変化さ
   せ、誤り率を小さくする方向に制御するフィルタ定数制
   御回路（18）と、前記誤り訂正回路兼誤り率検出回路
   （15）から出力する誤り率を前記抜取回路（６）のスラ
   イスレベルカウンタ（13）にフィードバックして、この
   スライスレベルカウンタ（13）のレベルを切り換え、誤
   り率を小さくする方向に制御するスライスレベル制御回
   路（20）と、前記誤り訂正回路兼誤り率検出回路（15）
   から出力する誤り率を前記クロック位相切換回路（10）
   の切換スイッチ（９）にフィードバックして、この切換
   スイッチ（９）を切り換え、誤り率が小さくなる方向に
   制御するクロック位相制御回路（19）とからなることを
   特徴とする文字放送データ抜取制御回路。