JPH08320681A - 多色表示装置 - Google Patents
多色表示装置Info
- Publication number
- JPH08320681A JPH08320681A JP7127698A JP12769895A JPH08320681A JP H08320681 A JPH08320681 A JP H08320681A JP 7127698 A JP7127698 A JP 7127698A JP 12769895 A JP12769895 A JP 12769895A JP H08320681 A JPH08320681 A JP H08320681A
- Authority
- JP
- Japan
- Prior art keywords
- display
- setting
- setting change
- pulse
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 9
- 230000004044 response Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000003086 colorant Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【構成】 ＣＰＵ１は、装置全体を制御する。表示制御
部２は、表示クロックの生成とフレームバッファの入出
力制御を行う。システムバス３は、ＣＰＵ１からの命令
やデータを伝達する。フレームバッファ４には、表示画
素情報が格納されている。カラーパレット５は、表示画
素情報をアドレス情報として格納している。Ｄ／Ａコン
バータ６は、カラーパレット５が出力するディジタルの
色階調データをアナログビデオ信号に変換する。 【効果】 表示期間、非表示期間に関わらず、パレット
レジスタに対する処理動作を完了できる。また、処理動
作を行ったときに発生する画面上のちらつきも感じられ
なくなる。
部２は、表示クロックの生成とフレームバッファの入出
力制御を行う。システムバス３は、ＣＰＵ１からの命令
やデータを伝達する。フレームバッファ４には、表示画
素情報が格納されている。カラーパレット５は、表示画
素情報をアドレス情報として格納している。Ｄ／Ａコン
バータ６は、カラーパレット５が出力するディジタルの
色階調データをアナログビデオ信号に変換する。 【効果】 表示期間、非表示期間に関わらず、パレット
レジスタに対する処理動作を完了できる。また、処理動
作を行ったときに発生する画面上のちらつきも感じられ
なくなる。
Description
【０００１】
【産業上の利用分野】本発明は、カラーパレットを用い
た多色表示装置に関し、特に、多色で表示している情報
を、ちらつきを伴わずに瞬時に変更できるようにした多
色情報表示装置に関する。
た多色表示装置に関し、特に、多色で表示している情報
を、ちらつきを伴わずに瞬時に変更できるようにした多
色情報表示装置に関する。
【０００２】
【従来の技術】従来、この種の多色情報表示装置は、多
色表示している情報についての色の設定変更処理能力の
向上や表示画質の向上を目的として用いられる。例え
ば、特開平４−２７４４８７号公報や特開昭５９−１７
８４９３号公報には、非表示期間中に多色表示している
情報についての色の設定変更処理を行う技術が記載され
ている。
色表示している情報についての色の設定変更処理能力の
向上や表示画質の向上を目的として用いられる。例え
ば、特開平４−２７４４８７号公報や特開昭５９−１７
８４９３号公報には、非表示期間中に多色表示している
情報についての色の設定変更処理を行う技術が記載され
ている。
【０００３】
【発明が解決しようとする課題】この従来の多色表示装
置は、非表示期間中に多色表示情報の設定変更処理を行
うため、表示期間中に行われた設定変更処理情報を蓄え
るためのバッファが必要となり、回路規模が大きくな
る。
置は、非表示期間中に多色表示情報の設定変更処理を行
うため、表示期間中に行われた設定変更処理情報を蓄え
るためのバッファが必要となり、回路規模が大きくな
る。
【０００４】また、表示期間中に行った設置変更処理
は、実際にその処理が終了するのが非表示期間後となる
ため、設定変更処理を行った後、非表示期間となる前に
設定の読み出しを行った場合、変更処理前の設定が読み
出されてしまう。
は、実際にその処理が終了するのが非表示期間後となる
ため、設定変更処理を行った後、非表示期間となる前に
設定の読み出しを行った場合、変更処理前の設定が読み
出されてしまう。
【０００５】さらに、多色表示情報の色の設定を読み出
した時に発生するちらつきに対する防止機能を持たない
ため、表示画質が低下してしまう。
した時に発生するちらつきに対する防止機能を持たない
ため、表示画質が低下してしまう。
【０００６】したがって、本発明の目的は、回路規模が
小さく、設定変更処理や設定の読み出しを行った際に、
表示期間、非表示期間に関わらずその動作を完了するこ
とができる多色表示装置を提供することである。
小さく、設定変更処理や設定の読み出しを行った際に、
表示期間、非表示期間に関わらずその動作を完了するこ
とができる多色表示装置を提供することである。
【０００７】本発明の他の目的は、表示器寒中に設定変
更処理や設定の読み出しを行ったとき、ちらつきが発生
しない多色表示装置を提供することである。
更処理や設定の読み出しを行ったとき、ちらつきが発生
しない多色表示装置を提供することである。
【０００８】
【課題を解決するための手段】本発明による多色表示装
置は、表示画素情報を記憶するフレームバッファと、前
記フレームバッファを制御するとともに表示のための同
期信号を発生する表示制御部と、前記フレームバッファ
が出力する表示画素情報をアドレス情報として表示信号
を出力するカラーパレットと、前記カラーパレットから
の情報を表示する表示手段とを有し、設定変更処理、設
定の読み出しが発生したときに１ピクセル前の表示デー
タを表示するようにしたことを特徴とする。
置は、表示画素情報を記憶するフレームバッファと、前
記フレームバッファを制御するとともに表示のための同
期信号を発生する表示制御部と、前記フレームバッファ
が出力する表示画素情報をアドレス情報として表示信号
を出力するカラーパレットと、前記カラーパレットから
の情報を表示する表示手段とを有し、設定変更処理、設
定の読み出しが発生したときに１ピクセル前の表示デー
タを表示するようにしたことを特徴とする。
【０００９】本発明による多色表示装置においては、前
記カラーパレットは、設定変更処理、設定読み出しのコ
マンド入力信号に応じて、表示クロック１周期分のパル
スを発生するパルス生成手段と、前記パルス生成手段か
らのパルスによって、設定変更処理、設定読み出しのア
ドレス入力信号と前記フレームバッファからの表示画素
情報をアドレスとした入力信号とを選択する選択手段
と、前記選択手段からの出力信号をアドレス情報とする
パレットデータが格納されている記憶手段とを有するこ
とができる。
記カラーパレットは、設定変更処理、設定読み出しのコ
マンド入力信号に応じて、表示クロック１周期分のパル
スを発生するパルス生成手段と、前記パルス生成手段か
らのパルスによって、設定変更処理、設定読み出しのア
ドレス入力信号と前記フレームバッファからの表示画素
情報をアドレスとした入力信号とを選択する選択手段
と、前記選択手段からの出力信号をアドレス情報とする
パレットデータが格納されている記憶手段とを有するこ
とができる。
【００１０】また、本発明による多色表示装置において
は、前記選択手段は、通常は、前記フレームバッファか
らの表示画素情報をアドレスとした入力信号を選択し、
設定の変更処理、設定の読み出しコマンドが発生する
と、前記パルス生成手段は、表示クロック１周期分のパ
ルスを発生し、前記選択手段は、前記パルス生成手段か
らのパルスに応じて、設定変更処理、設定読み出しのア
ドレス入力信号を選択することもできる。
は、前記選択手段は、通常は、前記フレームバッファか
らの表示画素情報をアドレスとした入力信号を選択し、
設定の変更処理、設定の読み出しコマンドが発生する
と、前記パルス生成手段は、表示クロック１周期分のパ
ルスを発生し、前記選択手段は、前記パルス生成手段か
らのパルスに応じて、設定変更処理、設定読み出しのア
ドレス入力信号を選択することもできる。
【００１１】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１２】図１を参照すると、本発明の一実施例によ
る多色表示装置は、装置全体を制御するＣＰＵ１と、表
示クロックの生成とフレームバッファの入出力制御を行
う表示制御部２と、ＣＰＵ１からの命令やデータを伝達
するシステムバス３と、表示画素情報が格納されている
フレームバッファ４と、表示画素情報をアドレス情報と
するパレットデータが格納されているカラーパレット５
と、カラーパレット５が出力するディジタルの色階調デ
ータをアナログビデオ信号に変換するＤ／Ａコンバータ
６と、表示デバイス７とを有している。
る多色表示装置は、装置全体を制御するＣＰＵ１と、表
示クロックの生成とフレームバッファの入出力制御を行
う表示制御部２と、ＣＰＵ１からの命令やデータを伝達
するシステムバス３と、表示画素情報が格納されている
フレームバッファ４と、表示画素情報をアドレス情報と
するパレットデータが格納されているカラーパレット５
と、カラーパレット５が出力するディジタルの色階調デ
ータをアナログビデオ信号に変換するＤ／Ａコンバータ
６と、表示デバイス７とを有している。
【００１３】図２は、図１に示した本発明の一実施例に
おいて、ちらつき防止機能を有するカラーパレット５の
ブロック図である。
おいて、ちらつき防止機能を有するカラーパレット５の
ブロック図である。
【００１４】カラーパレット５への入力として、システ
ムバス３からの設定変更処理、設定読み出しのアドレス
入力信号３２と、フレームバッファ４からの表示画素情
報をアドレスとした入力信号９０と、システムバス３か
らの設定変更処理、設定読み出しのコマンド入力信号３
１と、表示クロック信号８０とが供給される。
ムバス３からの設定変更処理、設定読み出しのアドレス
入力信号３２と、フレームバッファ４からの表示画素情
報をアドレスとした入力信号９０と、システムバス３か
らの設定変更処理、設定読み出しのコマンド入力信号３
１と、表示クロック信号８０とが供給される。
【００１５】パルス生成回路７０は、コマンド入力信号
３１および表示クロック信号８０により、表示クロック
１周期分のパルスを生成する。セレクタ１０は、パルス
生成回路７０において生成されたパルスによって、アド
レス入力信号３２と入力信号９０とを選択する。クロッ
ク制御回路６０は、パルス生成回路７０において生成さ
れたパルスによって、表示クロック信号８０を制御す
る。
３１および表示クロック信号８０により、表示クロック
１周期分のパルスを生成する。セレクタ１０は、パルス
生成回路７０において生成されたパルスによって、アド
レス入力信号３２と入力信号９０とを選択する。クロッ
ク制御回路６０は、パルス生成回路７０において生成さ
れたパルスによって、表示クロック信号８０を制御す
る。
【００１６】メモリ（パレットレジスタ）２０には、セ
レクタ１０の出力信号をアドレス情報とするパレットデ
ータが格納されている。メモリパレットレジスタ２０か
らは、設定変更処理、設定読み出しが発生したときに、
パレットの設定値３０が出力され、システムバスに対す
るデータとなる。
レクタ１０の出力信号をアドレス情報とするパレットデ
ータが格納されている。メモリパレットレジスタ２０か
らは、設定変更処理、設定読み出しが発生したときに、
パレットの設定値３０が出力され、システムバスに対す
るデータとなる。
【００１７】フリップ・フロップ５０は、メモリ（パレ
ットレジスタ）２０から出力されるディジタル色階調デ
ータ４０を１表示クロック間保持する。１表示クロック
分のディジタル色階調データ４０は、Ｄ／Ａコンバータ
６の入力信号となる。
ットレジスタ）２０から出力されるディジタル色階調デ
ータ４０を１表示クロック間保持する。１表示クロック
分のディジタル色階調データ４０は、Ｄ／Ａコンバータ
６の入力信号となる。
【００１８】次に、本実施例の動作について説明する。
セレクタ１０は、通常フレームバッファ４からの表示画
素情報をアドレスとした入力信号９０をメモリ（パレッ
トレジスタ）２０に入力している。
セレクタ１０は、通常フレームバッファ４からの表示画
素情報をアドレスとした入力信号９０をメモリ（パレッ
トレジスタ）２０に入力している。
【００１９】ここで、設定の変更処理、設定の読み出し
コマンド３１が発生すると、パルス発生回路７０は、表
示クロック１周期分のパルスを生成する。セレクタ３
は、この１表示クロック幅のパルスによって設定変更処
理、設定読み出しのアドレス入力信号３２を選択する。
したがって、パレットデータが格納されているメモリ
（パレットレジスタ）２０は、設定変更処理、設定読み
出しのデータをシステムバス３０およびフリップ・フロ
ップ５０に出力する。このため、フリップ・フロップ５
０は、不正なディジタル色階調データをＤ／Ａコンバー
タ６に出力する。
コマンド３１が発生すると、パルス発生回路７０は、表
示クロック１周期分のパルスを生成する。セレクタ３
は、この１表示クロック幅のパルスによって設定変更処
理、設定読み出しのアドレス入力信号３２を選択する。
したがって、パレットデータが格納されているメモリ
（パレットレジスタ）２０は、設定変更処理、設定読み
出しのデータをシステムバス３０およびフリップ・フロ
ップ５０に出力する。このため、フリップ・フロップ５
０は、不正なディジタル色階調データをＤ／Ａコンバー
タ６に出力する。
【００２０】一方、パルス発生回路７０で生成されたパ
ルスを用いて、クロック制御回路６０において、フリッ
プ・フロップ５０に対する表示クロックを１クロック分
止める。したがって、フリップ・フロップ５０は、１表
示クロック前の色階調データを保持したままとなり、２
クロック分同じデータが画面上に表示される。
ルスを用いて、クロック制御回路６０において、フリッ
プ・フロップ５０に対する表示クロックを１クロック分
止める。したがって、フリップ・フロップ５０は、１表
示クロック前の色階調データを保持したままとなり、２
クロック分同じデータが画面上に表示される。
【００２１】
【発明の効果】以上説明したように、本発明において
は、パレットレジスタに対する設定変更処理、設定の読
み出しが発生したときに１ピクセル前の表示データを表
示するように構成されている。このため、表示期間、非
表示期間に関わらず、パレットレジスタに対する処理動
作を完了できる。
は、パレットレジスタに対する設定変更処理、設定の読
み出しが発生したときに１ピクセル前の表示データを表
示するように構成されている。このため、表示期間、非
表示期間に関わらず、パレットレジスタに対する処理動
作を完了できる。
【００２２】また、処理動作を行ったときに発生する画
面上のちらつきも感じられなくなる。
面上のちらつきも感じられなくなる。
【図１】本発明の一実施例のブロック図である。
【図２】図１に示した実施例におけるカラーパレットの
ブロック図である。
ブロック図である。
１ ＣＰＵ ２ 表示制御部 ３ システムバス ４ フレームバッファ ５ カラーパレット ６ Ｄ／Ａコンバータ ７ 表示デバイス（ディスプレイ） １０ セレクタ ２０ メモリ（パレットレジスタ） ５０ フリップ・フロップ ６０ クロック制御回路 ７０ パルス発生回路
Claims (3)
- 【請求項１】 表示画素情報を記憶するフレームバッフ
ァと、 前記フレームバッファを制御するとともに表示のための
同期信号を発生する表示制御部と、 前記フレームバッファが出力する表示画素情報をアドレ
ス情報として表示信号を出力するカラーパレットと、 前記カラーパレットからの情報を表示する表示手段とを
有し、 設定変更処理、設定の読み出しが発生したときに１ピク
セル前の表示データを表示するようにしたことを特徴と
する多色表示装置。 - 【請求項２】 前記カラーパレットが、 設定変更処理、設定読み出しのコマンド入力信号に応じ
て、表示クロック１周期分のパルスを発生するパルス生
成手段と、 前記パルス生成手段からのパルスによって、設定変更処
理、設定読み出しのアドレス入力信号と前記フレームバ
ッファからの表示画素情報をアドレスとした入力信号と
を選択する選択手段と、 前記選択手段からの出力信号をアドレス情報とするパレ
ットデータが格納されている記憶手段とを有することを
特徴とする請求項１記載の多色表示装置。 - 【請求項３】 前記選択手段は、通常は、前記フレーム
バッファからの表示画素情報をアドレスとした入力信号
を選択し、 設定の変更処理、設定の読み出しコマンドが発生する
と、前記パルス生成手段は、表示クロック１周期分のパ
ルスを発生し、 前記選択手段は、前記パルス生成手段からのパルスに応
じて、設定変更処理、設定読み出しのアドレス入力信号
を選択することを特徴とする請求項２記載の多色表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7127698A JPH08320681A (ja) | 1995-05-26 | 1995-05-26 | 多色表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7127698A JPH08320681A (ja) | 1995-05-26 | 1995-05-26 | 多色表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08320681A true JPH08320681A (ja) | 1996-12-03 |
Family
ID=14966496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7127698A Pending JPH08320681A (ja) | 1995-05-26 | 1995-05-26 | 多色表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08320681A (ja) |
-
1995
- 1995-05-26 JP JP7127698A patent/JPH08320681A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5023603A (en) | Display control device | |
| KR100664451B1 (ko) | 이미지 처리 장치 및 이미지 처리 방법 | |
| KR100260471B1 (ko) | 화상 표시 제어 장치 | |
| US4661812A (en) | Data transfer system for display | |
| US5969727A (en) | Method and system for displaying static and moving images on a display device | |
| JP2579362B2 (ja) | 画面表示装置 | |
| JPH049096A (ja) | ピクセルに基づいた表示用のダイナミックパレットローディングオプコードシステム | |
| JPH08320681A (ja) | 多色表示装置 | |
| JP2000181397A (ja) | Ｃｒｔ／ｌｃｄ表示変換回路及び変換方法 | |
| JPH0562345B2 (ja) | ||
| JP3443229B2 (ja) | 文字表示装置の書き込み制御回路 | |
| JPH02137070A (ja) | 画像処理装置 | |
| JP3017093B2 (ja) | パレット回路 | |
| JPS62113193A (ja) | 記憶回路 | |
| JP2712452B2 (ja) | 情報出力装置 | |
| JPH0327695A (ja) | ラスタテストパターンを表示するためのメモリ節約装置および方法 | |
| JPH0736424A (ja) | 画像表示用メモリの制御回路 | |
| JP2982029B2 (ja) | 映像表示装置 | |
| JPS5816190B2 (ja) | Ｃｒｔデイスプレイ駆動方式 | |
| JPH0224783A (ja) | 画像表示装置 | |
| JPH01183968A (ja) | ビデオ・プリンタ | |
| JPH01183969A (ja) | ビデオ・プリンタ | |
| JP2932627B2 (ja) | 表示装置 | |
| JPH03189691A (ja) | カラーディスプレイ装置とその表示方法並びに電子計算機 | |
| JPH06161409A (ja) | ルックアップテーブルメモリ書換え方法およびルックアップテーブルメモリを持つディスプレイ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011211 |