JPH0832072A

JPH0832072A - 半導体装置

Info

Publication number: JPH0832072A
Application number: JP6161425A
Authority: JP
Inventors: Ichiro Asai; 市郎浅井; Sou Yamada; 想山田
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1994-07-13
Filing date: 1994-07-13
Publication date: 1996-02-02

Abstract

(57)【要約】【目的】コストの高騰を招くことなく、放熱性を良好
にし、信頼性の高い薄膜トランジスタを提供する。【構成】本発明の第１の特徴は、絶縁性基板１表面に
形成された半導体薄膜２の一部を動作層とし、ゲート絶
縁膜３と、ゲート電極５と、ソース・ドレイン電極４と
を形成してなる薄膜トランジスタにおいて、前記動作層
が、素子分離領域Ｔを介して、前記半導体薄膜に接続さ
れていることにある。この素子分離領域は溝部または、
前記半導体薄膜に不純物イオンを注入して形成された絶
縁性層から構成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置に係り、特
に、絶縁性基板上に複数の薄膜トランジスタによる周辺
回路を内蔵した液晶ディスプレイ、イメージスキャナー
などの画像入出力装置に適用される大面積型の薄膜トラ
ンジスタ装置などの半導体装置に関する。

【０００２】

【従来の技術】近年、ガラス基板等の絶縁性基板上に多
結晶シリコン薄膜トランジスタ（ＴＦＴ）を形成してな
るアクティブマトリックス液晶表示装置や密着型イメー
ジセンサの研究が盛んである。これは、従来のアモルフ
ァスシリコン薄膜トランジスタに比べて２けた以上も動
作速度が早くまたＣＭＯＳ回路を容易に構成することが
できることから、薄膜トランジスタのサイズを小形化す
ることができるとともに、差動増幅回路やゲートドライ
バなどの従来、素子外部に配置されていたＩＣを素子内
に集積化し低コスト化することができることなどによ
る。シフトレジスタなどのデジタル回路あるいは差動増
幅回路などのアナログ回路を形成する場合の基本となる
多結晶シリコン薄膜トランジスタの構造を図６(a) 乃至
(c) に示す。図６(b) は、図６(a) のＡ−Ａ断面図、図
６(c) は図６(a) のＢ−Ｂ断面図である。この多結晶シ
リコンＴＦＴは次のようにして形成されている。

【０００３】まずガラス基板１０上に減圧ＣＶＤ（ＬＰ
ＣＶＤ）法や、プラズマＣＶＤ（ｐ−ＣＶＤ）法などに
より、アモルファスシリコン膜を堆積したのち、炉アニ
ールあるいはレーザアニール法により結晶化し、動作層
となる多結晶シリコン膜とする。

【０００４】続いて、多結晶シリコン膜を島状にパター
ニングして動作層２０とし、ＥＣＲ−ＣＶＤ法により酸
化シリコン膜などのゲート絶縁膜３０を堆積する。そし
てゲート電極５０としてタンタル薄膜を堆積し、パター
ニングして、このゲート電極５０をマスクとしてイオン
注入法によりソース・ドレイン領域４０に燐（ｎチャネ
ル）やボロン（ｐチャネル）などの不純物を導入する。

【０００５】そしてさらに、酸化シリコン膜などの層間
絶縁膜６０を堆積し、電極とりだしのための開口７０を
あけ、アルミニウム膜を堆積し、パターニングし配線層
８０を形成し、多結晶シリコン薄膜トランジスタを形成
している。

【０００６】ところで、このようにして形成された多結
晶シリコン薄膜トランジスタにおいては、文献（第４０
回応用物理学関係連合講演会、講演予稿集、ｐ６３５、
２９ａ−ＳＺＴ−１１，１９９３）に示されるように、
自己発熱により特性が劣化しやすいという問題があっ
た。これは熱伝導率が１５０Ｗ・ｍ^-1・Ｋ^-1もあるシリ
コン基板と異なり、熱伝導率が１．４Ｗ・ｍ^-1・Ｋ^-1程
度の絶縁性のガラス基板上に薄膜トランジスタを形成し
ているためであり、消費電力に対応して薄膜トランジス
タの動作層の温度が上昇しやすく、この温度上昇によっ
てしきい値電圧などの特性が劣化してしまうものであ
る。

【０００７】また、差動増幅回路などにおいては２つの
薄膜トランジスタの特性が極めて等しくなるように形成
する必要がある。例えば、図６(a) に示すように作成し
た場合、作成直後では２つの薄膜トランジスタの特性が
極めて近くとも、素子動作によって蓄熱していき基板上
に温度勾配が生じていくような場合には、１つの薄膜ト
ランジスタであるＴｒ１と他の薄膜トランジスタである
Ｔｒ2 とで動作層が異なる温度をもつことになり、特性
がずれ、差動増幅回路として正確に動作しなくなるとい
う問題があった。このような特性劣化や特性変動あるい
は特性不均一化は、熱伝導の悪い絶縁性基板上に薄膜ト
ランジスタを形成しているためである。この現象は、同
じガラス基板上に形成した場合、ａ−Ｓｉ（アモルファ
スシリコン）薄膜トランジスタに比べて、大電流を流す
ことができる多結晶シリコン薄膜トランジスタの場合
に、特に顕著である。

【０００８】そこで従来、放熱性を良好にするための構
造として、先の文献などに示されているように、ガラス
基板と多結晶シリコン動作層との間に熱伝導率の高いダ
イヤモンドなどのバッファ層を配置したり、多結晶シリ
コン薄膜トランジスタの保護層となるパッシベーション
膜（ＰＶ膜）に熱伝導率の高いものを用い、薄膜トラン
ジスタで発生した熱を散逸するようにした構造が提案さ
れている。

【０００９】しかしバッファ層を配置するためには、熱
伝導率の高い膜を基板上に堆積する工程を付加する必要
がありコストの高騰を招くという問題や、実際に、平坦
性に優れかつ不純物を含まない高熱伝導率のパッシベー
ション膜を作成するのは困難であるという問題があっ
た。このように従来においては、多結晶シリコン薄膜ト
ランジスタの放熱性を改善することが困難であるため、
信頼性と均一性に問題があった。

【００１０】

【発明が解決しようとする課題】このように、絶縁性基
板上に形成した半導体薄膜を動作層とする薄膜トランジ
スタにおいては、動作層で生じた熱が良好に放熱しえな
いため、特性の劣化や、特性のばらつきを生じるという
問題があった。

【００１１】本発明は、前記実情に鑑みてなされたもの
で、コストの高騰を招くことなく、放熱性を良好にし、
信頼性の高い薄膜トランジスタを提供することを目的と
する

【００１２】。

【課題を解決するための手段】本発明の第１の特徴は、
絶縁性基板表面に形成された半導体薄膜の一部を動作層
とし、ゲート絶縁膜と、ゲート電極と、ソース・ドレイ
ン電極とを形成してなる薄膜トランジスタにおいて、前
記動作層が、素子分離領域を介して、前記半導体薄膜に
接続されていることにある。この素子分離領域は溝部ま
たは、前記半導体薄膜に不純物イオンを注入して形成さ
れた絶縁性層から構成される。

【００１３】本発明の第２の特徴は、絶縁性基板表面に
形成された半導体薄膜の一部を動作層としてなる半導体
素子において、前記動作層が、素子分離領域を介して、
前記半導体薄膜に接続されていることにある。この素子
分離領域は溝部または、前記半導体薄膜に不純物イオン
を注入して形成された絶縁性層から構成される。

【００１４】なお、素子分離領域としては、リーク電流
を防止するという目的から、幅０．１μm 以上は必要で
あるが、できるだけ狭い方が熱的接触性に優れるという
面では、５μm 以下とするのが望ましい。

【００１５】本発明の第３の特徴は、絶縁性基板表面に
形成された半導体薄膜の一部を動作層とし、ゲート絶縁
膜と、ゲート電極と、ソース・ドレイン電極とを形成し
てなる薄膜トランジスタを複数個配列した半導体装置に
おいて、前記各薄膜トランジスタの動作層同志を、電気
的に絶縁した状態で熱的に接続する前記半導体薄膜から
なる接続領域を具備したことにある。

【００１６】すなわち、少なくとも表面が絶縁層で構成
された絶縁性基板上に半導体薄膜を動作層とする薄膜ト
ランジスタを形成するに際し、動作層となる半導体薄膜
を、動作層のまわりのみ除去するかまたは動作層の周り
のみ不純物イオンの注入により絶縁化し、周囲の半導体
薄膜を残留せしめるようにしている。

【００１７】あるいは、複数個の薄膜トランジスタを配
列してなる半導体装置において、隣接素子の動作層とな
る半導体薄膜を熱的に接続するように、前記半導体薄膜
で構成された接続領域を配設する。

【００１８】

【作用】本発明の第１および第２によれば、動作層が同
一工程で形成された周囲の半導体薄膜に熱的に接触して
いるため、放熱性が高く、均一で信頼性の高い薄膜トラ
ンジスタおよび半導体装置を得ることができる。

【００１９】本発明の第３によれば、隣接する薄膜トラ
ンジスタが半導体薄膜で熱的に接続されているため、動
作層の温度が均一となり、温度による特性のばらつきを
抑制することができる。

【００２０】また島状にパターニングされた動作層の周
りに半導体薄膜が残されているため、段差が少なく、上
層に形成される配線層等のパターン精度が向上するとと
もに段切れなどの不良の発生が抑制され、半導体装置と
しての信頼性の向上をはかることができる。

【００２１】

【実施例】以下、本発明について、図面を参照しつつ詳
細に説明する。

【００２２】図１は、本発明実施例の薄膜トランジスタ
装置を示す平面図（図１(a) ）およびそのＡ−Ａ断面図
（図１(b) ）である。

【００２３】この薄膜トランジスタ装置は、ガラス基板
１の表面に形成された多結晶シリコン薄膜２を動作層と
する、第１の薄膜トランジスタＴｒ1 と第２の薄膜トラ
ンジスタＴｒ2 とから構成され、各トランジスタの動作
層の周囲には幅３μm の溝Ｔが形成され、その周りは同
一工程で形成された多結晶シリコン薄膜２ｂで覆われて
いることを特徴とする。

【００２４】すなわち、各薄膜トランジスタは、パター
ニングされた多結晶シリコン薄膜２上にゲート絶縁膜３
を介して形成されたゲート電極５と、さらにこのゲート
電極５をマスクとした不純物拡散によって形成されたソ
ース・ドレイン領域４と、これらソース・ドレイン領域
４に開口部７を介してコンタクトするように形成された
アルミニウム配線層８とを具備してなるものである。

【００２５】次にこの薄膜トランジスタ装置の製造工程
について説明する。

【００２６】まず、図２(a) に示すようにガラス基板１
表面に、基板温度を４５０℃としてＬＰＣＶＤ法により
膜厚１００nmのアモルファスシリコン膜を堆積した後、
波長２４８nmパルス幅２５nsのエキシマレーザを用いて
エネルギー強度４５０mJ／cm²でレーザアニールを行い
結晶化して多結晶シリコン薄膜２を得る。この工程では
レーザ照射により瞬時に１０００℃以上に昇温され溶融
するが、その溶融時間は約１００ｎｓと極めて短いた
め，ガラス基板に熱ダメージを与えることはない。続
いてこの多結晶シリコン膜２をパターニングし、動作層
となる領域のまわりに幅ｄ＝３μm の溝Ｔを形成して島
状に動作層を形成するとともに周りの領域にそのまま多
結晶シリコン膜２ｂを残す。この後ＥＣＲ−ＣＶＤ法に
より室温で１００nm厚さの酸化シリコン膜からなるゲー
ト絶縁膜３を堆積する（図２(b) ）。さらに図２(c)
に示すように、この上層にパッタリング法により基板温
度１５０℃で膜厚４００nmのタンタル薄膜を形成し、こ
れをフォトリソグラフィによりパターニングしてゲート
電極５を形成する。そしてこのゲート電極５をマスクと
してイオン注入を行い、ソース・ドレイン領域４とそれ
以外の領域にも不純物を注入した。このイオン注入によ
ってｎ^＋型領域にする場合、注入条件は１００ｋｅＶで
水素希釈の５％ＰＨ₃を１×１０¹⁶cm^-2、ｐ^＋型領域に
する場合は４０ｋｅＶで水素希釈の５％Ｂ₂Ｈ₆を１×
１０¹⁶cm^-2とした。そして導入後、不純物の活性化のた
めのアニールを窒素雰囲気中で４００℃１時間行った。

【００２７】さらにプラズマＣＶＤ法により２５０℃で
膜厚１μm の酸化シリコン膜を堆積し、層間絶縁膜６を
得、これにフォトリソグラフィにより電極取りだしのた
めのレジストパターンを形成しこれをマスクとして弗酸
を用いたウェットエッチングを行い開口７を形成する。
そしてスパッタリング法により基板温度１５０℃で膜厚
１μm のアルミニウム層を堆積しパターニングして図２
(d) に示すように配線層８を形成する。

【００２８】このようにして形成された多結晶シリコン
薄膜トランジスタを測定評価したところ、その特性は、
消費電力の増加に対しても隣接薄膜トランジスタ素子間
で特性にばらつきを生じることなく、また特性劣化を生
じることもなく、均一で信頼性の高い薄膜トランジスタ
装置とすることができた。

【００２９】このような結果は図６に示した従来例の薄
膜トランジスタ装置の構造と比較すると次のように説明
できる。

【００３０】従来の構造では動作層で発生した熱は、下
層の極めて熱伝導率の悪いガラス基板に流れ込むしかな
いため、動作層に蓄積されやすかったのに対し、本発明
の構造では、動作層の周りに熱伝導率の良好な多結晶シ
リコン薄膜が配置されているため、動作層で発生した熱
がこの周辺の多結晶シリコン薄膜を通じて散逸すること
ができる。したがって、自己発熱による特性劣化がなく
なるとともに、基板内に温度勾配も発生しにくくなり薄
膜トランジスタ間の特性も均一に維持することができ
る。

【００３１】なお動作層周辺の多結晶シリコン薄膜切除
部である溝Ｔの幅ｄは小さければ小さいほど熱の散逸効
果が疎外されないため望ましいが、素子間のリーク電流
を小さい値に維持する必要から最低０．１μm 以上は必
要であり、大面積ガラス基板における実際の加工精度で
いうと実施例で示した３μm 程度が望ましい。

【００３２】また本発明はアクティブマトリックス液晶
表示装置や密着型イメージセンサの画素部のスィッチン
グ薄膜トランジスタに適用することは、開口率の減少や
透過光量の減少等の不都合をもたらすためできにくい。
しかし画素部以外のスィッチング薄膜トランジスタに関
しては、その消費電力が小さく、また差動増幅回路ほど
の均一性が必要でないため問題にならず、むしろ画素部
以外の周辺回路において本発明の効果は顕著になるであ
ろう。

【００３３】次に本発明の第２の実施例について説明す
る。

【００３４】この例では図３に示すように、前記第１の
実施例の薄膜トランジスタ装置と異なるのは、動作層と
周辺の多結晶シリコン薄膜との間の絶縁化領域であり、
前記第１の実施例ではフォトリソグラフィにより除去
し、溝Ｔを形成していたのに対し、幅３μm の領域にイ
オン注入により酸素イオンを注入して酸化し絶縁性層か
らなる素子分離領域１００を形成した点である。他の部
分については、前記第１の実施例とまったく同様に形成
されている。図３(a) は本発明は実施例の薄膜トランジ
スタ装置の平面図、図３(b) は同Ａ−Ａ断面図、図３
(c) は同Ｂ−Ｂ断面図である。

【００３５】すなわち実施例１と同様、この薄膜トラン
ジスタ装置は、ガラス基板１の表面に形成された多結晶
シリコン薄膜２を動作層とする、第１の薄膜トランジス
タＴｒ1 と第２の薄膜トランジスタＴｒ2 とから構成さ
れ、各トランジスタの動作層の周囲には幅３μm の素子
分離領域１００が形成され、その周りは同一工程で形成
された多結晶シリコン薄膜２で覆われていることを特徴
とする。

【００３６】すなわち、各薄膜トランジスタは、パター
ニングされた多結晶シリコン薄膜２上にゲート絶縁膜３
を介して形成されたゲート電極５と、さらにこのゲート
電極５をマスクとした不純物拡散によって形成されたソ
ース・ドレイン領域４と、これらソース・ドレイン領域
４にコンタクトするように形成されたアルミニウム配線
層８とを具備してなるものである。

【００３７】次にこの薄膜トランジスタ装置の製造工程
について図４(a) 乃至図４(d) を参照しつつ説明する。

【００３８】まず、図４(a) に示すようにガラス基板１
表面に、基板温度を４５０℃としてＬＰＣＶＤ法により
膜厚５０nmのアモルファスシリコン膜を堆積した後、波
長２４８nmパルス幅２５nsのエキシマレーザを用いてエ
ネルギー強度３５０mJ／cm²でレーザアニールを行い結
晶化して多結晶シリコン薄膜２を得る。

【００３９】続いてこの多結晶シリコン膜２上にフォト
リソグラフィにより動作層となる領域のまわりに幅ｄ＝
３μm の開口を有するマスクを形成し、このマスクを介
して酸素イオンを注入する。ここで注入条件は５ｋｅＶ
でドーズ量１×１０²⁰cm^-3とした（図４(b) ）。後は前
記実施例１と同様である。

【００４０】このようにして形成された多結晶シリコン
薄膜トランジスタを測定評価したところその特性は、消
費電力の増加に対しても隣接薄膜トランジスタ素子間で
特性にばらつきが生じることなく、また特性劣化を生じ
ることもなく、均一で信頼性の高い薄膜トランジスタ装
置を得ることができた。

【００４１】なお、多結晶シリコン薄膜を絶縁酸化する
にあたり、重要な事項として多結晶化シリコンの膜厚に
応じた不純物条件の設定がある。絶縁膜化するのに十分
な不純物量を注入するのはもちろんのことであるが、多
結晶シリコン膜が比較的厚い場合は多結晶シリコン膜の
深さ方向すべてにわたって十分に不純物が注入されるよ
うに加速電圧を複数段に設定する必要がある。

【００４２】なお前記実施例ではアモルファスシリコン
のアニールを行い、多結晶シリコンを形成した後に不純
物イオンを注入し、絶縁化を行うようにしたが、アモル
ファスシリコン薄膜の形成後、アニールに先立ち不純物
イオンを注入し、絶縁化を行い、この後アニールを行う
ようにすれば、素子分離領域の絶縁膜の結晶性が向上し
良質の絶縁膜を得ることができる。また素子分離のため
に用いられる不純物は酸素に限定されることなく、窒素
あるいは酸素と窒素の混合体、酸素や窒素に限定される
ものではなく、他の導電型の不純物領域とすることも可
能である。

【００４３】なお本発明の薄膜トランジスタ装置によれ
ば、表面が平坦であり、アルミニウム配線層の段切れも
なく、またさらなる上層配線のパターニングの高精度化
が可能となる。

【００４４】次に本発明の第３の実施例について説明す
る。

【００４５】この例では、図５に示すように、２つの薄
膜トランジスタＴｒ１，Ｔｒ２で差動増幅器を構成する
ようにしたもので、２つの薄膜トランジスタの動作層の
間に、動作層と同一層である多結晶シリコン薄膜からな
る熱接続領域２Ｃを形成し、この熱接続領域２Ｃによっ
て２つの薄膜トランジスタの熱的接続をはかり、特性の
均一化をはかるようにしたものである。

【００４６】かかる構成によれば、素子動作によって蓄
熱していき基板上に温度勾配が生じていくような場合に
も、この２つの薄膜トランジスタは熱的に接続されてい
るため動作層の温度は等しく維持され、特性がずれて、
差動増幅回路として正確に動作しなくなったりすること
はない。

【００４７】なお、このようなＳＯＩ構造の薄膜トラン
ジスタを多数個配列し、これをスイッチングトランジス
タとして用い、それぞれにキャパシタを配設したＤＲＡ
Ｍなどにおいて使用する場合にも有効である。

【００４８】また、前記実施例では多結晶シリコンを用
いた薄膜トランジスタについて説明したが、単結晶シリ
コンを動作層とする薄膜トランジスタをはじめ、化合物
半導体薄膜を用いた薄膜トランジスタ、あるいはシリコ
ン基板表面に形成された絶縁膜上にゲルマニウムなどの
シリコン以外の半導体膜からなる島領域を形成し、この
上層にさらにガリウム砒素等の化合物半導体を用いた半
導体レーザを含む半導体デバイスを形成する場合をはじ
め、半導体レーザなど他のＳＯＩ構造の半導体デバイス
にも適用可能である。

【００４９】本発明の要旨を逸脱しない範囲内で、適宜
変更可能である。

【００５０】

【発明の効果】以上説明してきたように、本発明によれ
ば、放熱性が高くかつ、動作層周辺に段差をもたず、信
頼性の高い半導体装置を形成することが可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の薄膜トランジスタ装置
を示す図。

【図２】同薄膜トランジスタ装置の製造工程図

【図３】本発明の第２の実施例の薄膜トランジスタ装置
を示す図。

【図４】同薄膜トランジスタ装置の製造工程図

【図５】本発明実施例の薄膜トランジスタを示す図

【図６】従来例の薄膜トランジスタ装置を示す図の製造
工程図

【符号の説明】

１ガラス基板２多結晶シリコン膜３ゲート絶縁膜４ソース・ドレイン領域５タンタル薄膜（ゲート電極）６層間絶縁膜７開口８アルミニウム配線層１０ガラス基板２０多結晶シリコン膜３０ゲート絶縁膜４０ソース・ドレイン領域５０タンタル薄膜（ゲート電極）６０層間絶縁膜７０開口８０アルミニウム配線層

Claims

【特許請求の範囲】

【請求項１】絶縁性基板表面に形成された半導体薄膜
の一部を動作層とし、ゲート絶縁膜と、ゲート電極と、
ソース・ドレイン電極とを形成してなる薄膜トランジス
タにおいて、前記動作層が、素子分離領域を介して、前記半導体薄膜
に接続されていることを特徴とする半導体装置。
【請求項２】絶縁性基板表面に形成された半導体薄膜
の一部を動作層とした半導体装置において、前記動作層、素子分離領域を介して、前記半導体薄膜に
接続されていることを特徴とする半導体装置。
【請求項３】絶縁性基板表面に形成された半導体薄膜
の一部を動作層とし、ゲート絶縁膜と、ゲート電極と、
ソース・ドレイン電極とを形成してなる薄膜トランジス
タを複数個配列した半導体装置において、前記各薄膜トランジスタの動作層同志を、電気的に絶縁
した状態で熱的に接続する前記半導体薄膜からなる接続
領域を具備したことを特徴とする半導体装置。