JPH08321405A - 電子素子及びその製造方法 - Google Patents
電子素子及びその製造方法Info
- Publication number
- JPH08321405A JPH08321405A JP7127919A JP12791995A JPH08321405A JP H08321405 A JPH08321405 A JP H08321405A JP 7127919 A JP7127919 A JP 7127919A JP 12791995 A JP12791995 A JP 12791995A JP H08321405 A JPH08321405 A JP H08321405A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic body
- insulating coating
- external electrode
- ceramic
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Details Of Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【目的】 製造コストが安価で製造し易く、かつ信頼性
の優れた電子素子を得る。 【構成】 セラミック素体１の両端部にＡｇを主成分と
する外部電極２を形成した後、絶縁被膜１１をパッド印
刷法にて外部電極２を残してセラミック素体１の表面に
形成する。このとき、１回の印刷でセラミック素体１の
一つの主面と二つの側面の略半分の領域に絶縁被膜材が
塗布されるので、印刷回数は２回ですむ。次に、外部電
極２の表面にＮｉめっき膜３及びＳｎめっき膜４を形成
する。絶縁被膜１１の材料としては、ガラス等の無機質
材やエポキシ樹脂等の有機質材が使用される。
の優れた電子素子を得る。 【構成】 セラミック素体１の両端部にＡｇを主成分と
する外部電極２を形成した後、絶縁被膜１１をパッド印
刷法にて外部電極２を残してセラミック素体１の表面に
形成する。このとき、１回の印刷でセラミック素体１の
一つの主面と二つの側面の略半分の領域に絶縁被膜材が
塗布されるので、印刷回数は２回ですむ。次に、外部電
極２の表面にＮｉめっき膜３及びＳｎめっき膜４を形成
する。絶縁被膜１１の材料としては、ガラス等の無機質
材やエポキシ樹脂等の有機質材が使用される。
Description
【０００１】
【産業上の利用分野】本発明は、電子素子、特にセラミ
ック素体の表面に外部電極を設けた電子素子及びその製
造方法に関する。
ック素体の表面に外部電極を設けた電子素子及びその製
造方法に関する。
【０００２】
【従来の技術】セラミック素体を備えた電子素子、例え
ばサーミスタ素子やバリスタ素子の製造方法として、セ
ラミックウェハーの両主面にガラス被膜を形成した後、
ウェハーを製品サイズ毎にチップ状にカットし、このチ
ップ状セラミック素体の側面部にガラス被膜を形成した
後、次に、セラミック素体の端部に外部電極をディップ
法により形成し、さらにこの外部電極上に半田くわれ防
止のためにＮｉめっき、Ｓｎ（又は半田）めっきを順次
行なう方法が知られている（例えば、特開平４−３３４
００１号公報参照）。
ばサーミスタ素子やバリスタ素子の製造方法として、セ
ラミックウェハーの両主面にガラス被膜を形成した後、
ウェハーを製品サイズ毎にチップ状にカットし、このチ
ップ状セラミック素体の側面部にガラス被膜を形成した
後、次に、セラミック素体の端部に外部電極をディップ
法により形成し、さらにこの外部電極上に半田くわれ防
止のためにＮｉめっき、Ｓｎ（又は半田）めっきを順次
行なう方法が知られている（例えば、特開平４−３３４
００１号公報参照）。
【０００３】また、これとは別に、チップ状セラミック
素体をガラスペースト中に浸漬してセラミック素体全体
にガラス被膜を形成した後、セラミック素体の端部に外
部電極をディップ法により形成し、さらにこの外部電極
上にＮｉめっき、Ｓｎ（半田）めっきを順次行なう方法
が知られている（例えば、特開平５−２８３２０６、特
開平６−６１００８号公報参照）。
素体をガラスペースト中に浸漬してセラミック素体全体
にガラス被膜を形成した後、セラミック素体の端部に外
部電極をディップ法により形成し、さらにこの外部電極
上にＮｉめっき、Ｓｎ（半田）めっきを順次行なう方法
が知られている（例えば、特開平５−２８３２０６、特
開平６−６１００８号公報参照）。
【０００４】
【発明が解決しようとする課題】従来の技術で述べたも
ののうち前者においては、セラミック素体の側面部への
ガラス被膜形成にスクリーン印刷法を採用しているた
め、セラミック素体の稜線部分において、ガラス被膜が
確実に形成できず、セラミック素体が露出することがあ
った。そしてＮｉめっきあるいはＳｎめっき時にめっき
膜が稜線部分に析出し、外部電極間のショート不良が発
生することがあった。また、セラミックウェハーをチッ
プ状にカットする際にはガラス被膜やセラミックウェハ
ーの割れ等を防止するためダイシングカット法を採用し
ているが、これにより製造コストも高価であった。
ののうち前者においては、セラミック素体の側面部への
ガラス被膜形成にスクリーン印刷法を採用しているた
め、セラミック素体の稜線部分において、ガラス被膜が
確実に形成できず、セラミック素体が露出することがあ
った。そしてＮｉめっきあるいはＳｎめっき時にめっき
膜が稜線部分に析出し、外部電極間のショート不良が発
生することがあった。また、セラミックウェハーをチッ
プ状にカットする際にはガラス被膜やセラミックウェハ
ーの割れ等を防止するためダイシングカット法を採用し
ているが、これにより製造コストも高価であった。
【０００５】また、後者においては、外部電極を焼成す
る際に、外部電極とセラミック素体の間に挟まれている
ガラス被膜が外部電極中へ一部拡散するものの、全ては
拡散せず、外部電極とセラミック素体との電気接合不良
が発生するおそれがあった。そこで、本発明の目的は、
製造コストが安価で製造し易く、かつ信頼性の優れた電
子素子及びその製造方法を提供することにある。
る際に、外部電極とセラミック素体の間に挟まれている
ガラス被膜が外部電極中へ一部拡散するものの、全ては
拡散せず、外部電極とセラミック素体との電気接合不良
が発生するおそれがあった。そこで、本発明の目的は、
製造コストが安価で製造し易く、かつ信頼性の優れた電
子素子及びその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】以上の目的を達成するた
め、本発明に係る電子素子は、セラミック素体の表面に
外部電極及び絶縁被膜が設けられており、この絶縁被膜
が無機質材又は有機質材からなることを特徴とする。無
機質材としてはガラス等が使用され、有機質材としては
エポキシ系、フェノール系、アクリル系、メラミン系、
アルキッド系等の樹脂が使用される。そして、セラミッ
ク素体としては正特性サーミスタ素体や負特性サーミス
タ素体やバリスタ素体等が使用される。
め、本発明に係る電子素子は、セラミック素体の表面に
外部電極及び絶縁被膜が設けられており、この絶縁被膜
が無機質材又は有機質材からなることを特徴とする。無
機質材としてはガラス等が使用され、有機質材としては
エポキシ系、フェノール系、アクリル系、メラミン系、
アルキッド系等の樹脂が使用される。そして、セラミッ
ク素体としては正特性サーミスタ素体や負特性サーミス
タ素体やバリスタ素体等が使用される。
【０００７】また、本発明に係る電子素子の製造方法
は、セラミック素体の表面に外部電極及び絶縁被膜を形
成する工程を備え、絶縁被膜を形成する際にパッド印刷
法を採用することを特徴とする。さらに、本発明に係る
電子素子の製造方法は、外部電極の表面にめっき膜を設
けることを特徴とする。
は、セラミック素体の表面に外部電極及び絶縁被膜を形
成する工程を備え、絶縁被膜を形成する際にパッド印刷
法を採用することを特徴とする。さらに、本発明に係る
電子素子の製造方法は、外部電極の表面にめっき膜を設
けることを特徴とする。
【０００８】
【作用】本発明に係る電子素子は、外部電極を残してセ
ラミック素体表面を絶縁被膜にて覆っているため、めっ
き膜は外部電極上のみに析出する。また、本発明に係る
電子素子の製造方法は、パッド印刷法によって絶縁被膜
を形成するため、図４に示すように、１回の印刷で一つ
の主面全面と二つの側面の略半分の領域に絶縁被膜材が
付与され、印刷作業が低減される。さらに、外部電極の
表面にめっき膜を形成することにより、電子素子を回路
基板等に半田付けする際、めっき膜が外部電極の半田く
われを抑える。
ラミック素体表面を絶縁被膜にて覆っているため、めっ
き膜は外部電極上のみに析出する。また、本発明に係る
電子素子の製造方法は、パッド印刷法によって絶縁被膜
を形成するため、図４に示すように、１回の印刷で一つ
の主面全面と二つの側面の略半分の領域に絶縁被膜材が
付与され、印刷作業が低減される。さらに、外部電極の
表面にめっき膜を形成することにより、電子素子を回路
基板等に半田付けする際、めっき膜が外部電極の半田く
われを抑える。
【０００９】
【実施例】以下、本発明に係る電子素子及びその製造方
法の実施例について添付図面を参照して説明する。各実
施例は電子素子としてサーミスタを例にして説明する。 ［第１実施例、図１〜図１０］図１に示すように、サー
ミスタはセラミック素体１と、このセラミック素体１の
両端部に設けられた外部電極２と、外部電極２の表面に
設けられたＮｉめっき膜３及びＳｎ（あるいは半田）め
っき膜４と、セラミック素体１の表面に設けられた絶縁
被膜１１とを備えている。
法の実施例について添付図面を参照して説明する。各実
施例は電子素子としてサーミスタを例にして説明する。 ［第１実施例、図１〜図１０］図１に示すように、サー
ミスタはセラミック素体１と、このセラミック素体１の
両端部に設けられた外部電極２と、外部電極２の表面に
設けられたＮｉめっき膜３及びＳｎ（あるいは半田）め
っき膜４と、セラミック素体１の表面に設けられた絶縁
被膜１１とを備えている。
【００１０】セラミック素体１は、正特性サーミスタ素
体、あるいは負特性サーミスタ素体のいずれであっても
よい。絶縁被膜１１はガラス等の無機質材やエポキシ系
ソルダーレジストインク等の有機質材が用いられる。こ
の絶縁被膜１１を、予め外部電極２が形成されたセラミ
ック素体１の外部電極２を除く表面に形成しておくこと
により、絶縁被膜１１が形成されたセラミック素体１に
対してめっき膜を形成しても外部電極２の表面以外の部
分にはめっき膜が形成されないことになる。また、この
絶縁被膜１１はサーミスタが回路基板等へ半田付けされ
る際に、半田付け用フラックスがセラミック素体１内部
に侵入するのを防止する効果も有している。
体、あるいは負特性サーミスタ素体のいずれであっても
よい。絶縁被膜１１はガラス等の無機質材やエポキシ系
ソルダーレジストインク等の有機質材が用いられる。こ
の絶縁被膜１１を、予め外部電極２が形成されたセラミ
ック素体１の外部電極２を除く表面に形成しておくこと
により、絶縁被膜１１が形成されたセラミック素体１に
対してめっき膜を形成しても外部電極２の表面以外の部
分にはめっき膜が形成されないことになる。また、この
絶縁被膜１１はサーミスタが回路基板等へ半田付けされ
る際に、半田付け用フラックスがセラミック素体１内部
に侵入するのを防止する効果も有している。
【００１１】次に、図１に示したサーミスタの製造方法
について説明する。図２に示すセラミック素体１を準備
する。このセラミック素体１は、以下の手順にて製作さ
れる。Ｍｎ，Ｎｉ，Ｃｏ，Ｃｕ等の化合物をバインダ剤
と共に混練してスラリー状としたものを、ドクターブレ
ード法にてシート状に成形後、所定のサイズにカットし
てグリーンシートとする。このグリーンシートを複数枚
積み重ねて圧着した後、チップ状にカットする。第１実
施例の場合、２．１ｍｍ×１．５ｍｍ×１．３ｍｍのサ
イズとした。次に、このチップを１３００℃の温度で１
時間焼成してセラミック素体１を得る。第１実施例の場
合、１．７ｍｍ×１．２ｍｍ×１．０ｍｍのサイズのセ
ラミック素体を得た。この後、セラミック素体１をバレ
ル研磨して角隅部分及び稜線部分を丸くする。
について説明する。図２に示すセラミック素体１を準備
する。このセラミック素体１は、以下の手順にて製作さ
れる。Ｍｎ，Ｎｉ，Ｃｏ，Ｃｕ等の化合物をバインダ剤
と共に混練してスラリー状としたものを、ドクターブレ
ード法にてシート状に成形後、所定のサイズにカットし
てグリーンシートとする。このグリーンシートを複数枚
積み重ねて圧着した後、チップ状にカットする。第１実
施例の場合、２．１ｍｍ×１．５ｍｍ×１．３ｍｍのサ
イズとした。次に、このチップを１３００℃の温度で１
時間焼成してセラミック素体１を得る。第１実施例の場
合、１．７ｍｍ×１．２ｍｍ×１．０ｍｍのサイズのセ
ラミック素体を得た。この後、セラミック素体１をバレ
ル研磨して角隅部分及び稜線部分を丸くする。
【００１２】次に、図３に示すように、セラミック素体
１の両端部に外部電極２を設ける。外部電極２は、Ａｇ
又はＡｇ−Ｐｄ合金を主成分としガラスを固着剤とした
導電性ペーストをディップ法により塗布、乾燥した後、
約８００℃の温度にて焼成することにより形成した。次
に、図４に示すように、セラミック素体１の上部に絶縁
被膜１１を設ける。絶縁被膜１１はパッド印刷法により
塗布後、乾燥される。ここに、パッド印刷法を図５〜図
７を参照して説明する。図５に示すように、鋼鉄製の板
（サイズは１．２ｍｍ×２．４ｍｍ×０．１ｍｍ）の上
面に深さが約０．０３ｍｍの凹部２０ａを設けた凹版２
０を準備する。この凹版２０の上面に絶縁被膜材１１を
塗布し、ブレード２６で凹版２０の凹部２０ａに詰まっ
た以外の余分な絶縁被膜材１１を掻き取る。
１の両端部に外部電極２を設ける。外部電極２は、Ａｇ
又はＡｇ−Ｐｄ合金を主成分としガラスを固着剤とした
導電性ペーストをディップ法により塗布、乾燥した後、
約８００℃の温度にて焼成することにより形成した。次
に、図４に示すように、セラミック素体１の上部に絶縁
被膜１１を設ける。絶縁被膜１１はパッド印刷法により
塗布後、乾燥される。ここに、パッド印刷法を図５〜図
７を参照して説明する。図５に示すように、鋼鉄製の板
（サイズは１．２ｍｍ×２．４ｍｍ×０．１ｍｍ）の上
面に深さが約０．０３ｍｍの凹部２０ａを設けた凹版２
０を準備する。この凹版２０の上面に絶縁被膜材１１を
塗布し、ブレード２６で凹版２０の凹部２０ａに詰まっ
た以外の余分な絶縁被膜材１１を掻き取る。
【００１３】次に、図６に示すように、表面が凸状曲面
のシリコンゴムからなるパッド２８を下降させて、凹部
２０ａに充填された絶縁被膜材１１をパッド２８の表面
に転写させ、ついでパッド２８を上昇させる。次に、図
７に示すように、セラミック素体１の上方からパッド２
８を下降させて、パッド２８の表面に転写されている絶
縁被膜材１１をセラミック素体１に押し付けることによ
り、セラミック素体１に絶縁被膜材１１を再転写する。
このとき、パッド２８の弾力性と柔軟性を利用して、１
回の操作でセラミック素体１の主面及び側面の略上半分
に絶縁被膜材１１が付与される。
のシリコンゴムからなるパッド２８を下降させて、凹部
２０ａに充填された絶縁被膜材１１をパッド２８の表面
に転写させ、ついでパッド２８を上昇させる。次に、図
７に示すように、セラミック素体１の上方からパッド２
８を下降させて、パッド２８の表面に転写されている絶
縁被膜材１１をセラミック素体１に押し付けることによ
り、セラミック素体１に絶縁被膜材１１を再転写する。
このとき、パッド２８の弾力性と柔軟性を利用して、１
回の操作でセラミック素体１の主面及び側面の略上半分
に絶縁被膜材１１が付与される。
【００１４】このように、パッド印刷法は、スクリーン
印刷法と異なり、１回の操作でセラミック素体１の主面
だけでなく側面にも絶縁被膜１１を形成することができ
るので、印刷作業を低減することができる。また、パッ
ド印刷法によればセラミック素体１の稜線部分にも絶縁
被膜１１が確実に形成されるため、後述の外部電極２上
へのめっき膜３，４形成の際に、めっき膜が稜線部分に
析出する心配がなくなり、外部電極２間のショートを防
止することができる。
印刷法と異なり、１回の操作でセラミック素体１の主面
だけでなく側面にも絶縁被膜１１を形成することができ
るので、印刷作業を低減することができる。また、パッ
ド印刷法によればセラミック素体１の稜線部分にも絶縁
被膜１１が確実に形成されるため、後述の外部電極２上
へのめっき膜３，４形成の際に、めっき膜が稜線部分に
析出する心配がなくなり、外部電極２間のショートを防
止することができる。
【００１５】さらに、スクリーン印刷法では印刷面に平
滑性が要求されるので、外部電極２が形成されたセラミ
ック素体１上は印刷することができなかった。外部電極
２の膜厚分だけセラミック素体１の表面に凹凸が生じる
からである。これに対して、パッド印刷法は凹凸面上へ
の印刷が可能であるので、外部電極２が形成されたセラ
ミック素体１上にも絶縁被膜１１を形成することができ
る。さらに、パッド印刷法は、粘度の高い絶縁被膜材を
採用することができ、セラミック素体１の稜線部分にも
絶縁被膜１１を形成させ易い。また、パッド印刷法では
凹版２０の凹部２０ａの寸法を設計変更することによ
り、絶縁被膜１１のサイズを精度良く変更することがで
き、外部電極２と絶縁被膜１１が重ならないようにする
こともできる。
滑性が要求されるので、外部電極２が形成されたセラミ
ック素体１上は印刷することができなかった。外部電極
２の膜厚分だけセラミック素体１の表面に凹凸が生じる
からである。これに対して、パッド印刷法は凹凸面上へ
の印刷が可能であるので、外部電極２が形成されたセラ
ミック素体１上にも絶縁被膜１１を形成することができ
る。さらに、パッド印刷法は、粘度の高い絶縁被膜材を
採用することができ、セラミック素体１の稜線部分にも
絶縁被膜１１を形成させ易い。また、パッド印刷法では
凹版２０の凹部２０ａの寸法を設計変更することによ
り、絶縁被膜１１のサイズを精度良く変更することがで
き、外部電極２と絶縁被膜１１が重ならないようにする
こともできる。
【００１６】次に、図８ないし図１０に示すように、セ
ラミック素体１の下部にパッド印刷法により絶縁被膜１
１を塗布後、乾燥する。次に、絶縁被膜１１の材料とし
て、ガラスペーストを採用した場合には約６００℃の温
度で焼成し、エポキシ系ＵＶ硬化型ソルダーレジストイ
ンクを採用した場合には、高圧水銀灯を約５分間照射し
て硬化させる。
ラミック素体１の下部にパッド印刷法により絶縁被膜１
１を塗布後、乾燥する。次に、絶縁被膜１１の材料とし
て、ガラスペーストを採用した場合には約６００℃の温
度で焼成し、エポキシ系ＵＶ硬化型ソルダーレジストイ
ンクを採用した場合には、高圧水銀灯を約５分間照射し
て硬化させる。
【００１７】次に、図１に示すように、外部電極２上に
電解Ｎｉめっき膜３、ついで電解Ｓｎ（あるいは半田）
めっき膜４を形成する。これらのめっき膜３，４は、サ
ーミスタを回路基板等に半田付けする際に、外部電極２
を半田くわれから保護する。なお、外部電極２上にめっ
き膜を必らずしも形成する必要はない。ただし、めっき
膜を形成しない場合には、外部電極２の材料の金属成分
として、Ａｇの替わりに半田くわれに対して強いＡｇ−
Ｐｄ合金を採用するのが好ましい。
電解Ｎｉめっき膜３、ついで電解Ｓｎ（あるいは半田）
めっき膜４を形成する。これらのめっき膜３，４は、サ
ーミスタを回路基板等に半田付けする際に、外部電極２
を半田くわれから保護する。なお、外部電極２上にめっ
き膜を必らずしも形成する必要はない。ただし、めっき
膜を形成しない場合には、外部電極２の材料の金属成分
として、Ａｇの替わりに半田くわれに対して強いＡｇ−
Ｐｄ合金を採用するのが好ましい。
【００１８】［第２実施例、図１１〜図１４］第２実施
例は、絶縁被膜材の粘度が比較的高い場合の例について
説明する。図１１に示すように、サーミスタはセラミッ
ク素体３１と、このセラミック素体３１の両端部に設け
られた外部電極３２と、外部電極３２の表面に設けられ
たＮｉめっき膜３３及びＳｎめっき膜３４と、セラミッ
ク素体３１の表面に設けられた絶縁被膜４１とを備えて
いる。この絶縁被膜４１を、予めセラミック素体３１の
表面に形成しておくことにより、外部電極の表面以外の
部分にはめっき膜が形成されないことになる。
例は、絶縁被膜材の粘度が比較的高い場合の例について
説明する。図１１に示すように、サーミスタはセラミッ
ク素体３１と、このセラミック素体３１の両端部に設け
られた外部電極３２と、外部電極３２の表面に設けられ
たＮｉめっき膜３３及びＳｎめっき膜３４と、セラミッ
ク素体３１の表面に設けられた絶縁被膜４１とを備えて
いる。この絶縁被膜４１を、予めセラミック素体３１の
表面に形成しておくことにより、外部電極の表面以外の
部分にはめっき膜が形成されないことになる。
【００１９】次に、図１１に示したサーミスタの製造方
法について説明する。図１２に示すバレル研磨処理した
セラミック素体３１を準備する。このセラミック素体３
１は前記第１実施例のセラミック素体１と同様の手順に
て製作される。セラミック素体３１の上部に絶縁被膜４
１を設ける。絶縁被膜４１はパッド印刷法により塗布さ
れた後、乾燥される。次に、図１３に示すように、セラ
ミック素体３１の下部にパッド印刷法により絶縁被膜１
１を塗布した後、乾燥する。
法について説明する。図１２に示すバレル研磨処理した
セラミック素体３１を準備する。このセラミック素体３
１は前記第１実施例のセラミック素体１と同様の手順に
て製作される。セラミック素体３１の上部に絶縁被膜４
１を設ける。絶縁被膜４１はパッド印刷法により塗布さ
れた後、乾燥される。次に、図１３に示すように、セラ
ミック素体３１の下部にパッド印刷法により絶縁被膜１
１を塗布した後、乾燥する。
【００２０】次に、図１４に示すように、セラミック素
体３１の両端部に導電性ペーストをディップ法にて塗
布、乾燥した後、約８００℃の温度で焼成することによ
り外部電極３２を形成する。このとき、絶縁被膜１１も
同時に焼成される。次に、図１１に示すように、外部電
極３２上に電解Ｎｉめっき膜３３、ついで電解Ｓｎめっ
き膜３４を形成する。
体３１の両端部に導電性ペーストをディップ法にて塗
布、乾燥した後、約８００℃の温度で焼成することによ
り外部電極３２を形成する。このとき、絶縁被膜１１も
同時に焼成される。次に、図１１に示すように、外部電
極３２上に電解Ｎｉめっき膜３３、ついで電解Ｓｎめっ
き膜３４を形成する。
【００２１】以上の方法において、前記第１実施例の作
用効果に加えて、外部電極３２を焼成する時に絶縁被膜
４１も併せて焼成するので、製造工程が簡略になり、さ
らに、製造コストの低減を図ることができる。
用効果に加えて、外部電極３２を焼成する時に絶縁被膜
４１も併せて焼成するので、製造工程が簡略になり、さ
らに、製造コストの低減を図ることができる。
【００２２】［他の実施例］なお、本発明に係る電子素
子及びその製造方法は前記実施例に限定するものではな
く、その要旨の範囲内で種々に変形することができる。
子及びその製造方法は前記実施例に限定するものではな
く、その要旨の範囲内で種々に変形することができる。
【００２３】セラミック素体は外部電極と絶縁被膜にて
完全に覆われていなくてもよい。すなわち、図１５に示
すように、外部電極５２と絶縁被膜５３との間にセラミ
ック素体５１が露出するものであってもよい。また、セ
ラミック素体は、正特性サーミスタ素体や負特性サーミ
スタ素体以外に、バリスタ素体等であってもよい。さら
に、有機質材からなる絶縁被膜として、エポキシ系のＵ
Ｖ硬化型ソルダーレジストインク以外に、フェノール
系、アクリル系、メラミン系、アルキッド系等のインク
であってもよいし、熱硬化型のインクであってもよい。
完全に覆われていなくてもよい。すなわち、図１５に示
すように、外部電極５２と絶縁被膜５３との間にセラミ
ック素体５１が露出するものであってもよい。また、セ
ラミック素体は、正特性サーミスタ素体や負特性サーミ
スタ素体以外に、バリスタ素体等であってもよい。さら
に、有機質材からなる絶縁被膜として、エポキシ系のＵ
Ｖ硬化型ソルダーレジストインク以外に、フェノール
系、アクリル系、メラミン系、アルキッド系等のインク
であってもよいし、熱硬化型のインクであってもよい。
【００２４】
【発明の効果】以上の説明で明らかなように、本発明に
よれば、無機質材又は有機質材からなる絶縁被膜にて外
部電極を残してセラミック素体表面を覆っているので、
めっき膜は外部電極上にのみに析出させることができ
る。そして、電子素子を回路基板等に半田付けする際に
は、半田付け用フラックスかセラミック素体内部に侵入
するのをこの絶縁被膜が防止するので、電子素子の特性
や信頼性の低下を招かない。
よれば、無機質材又は有機質材からなる絶縁被膜にて外
部電極を残してセラミック素体表面を覆っているので、
めっき膜は外部電極上にのみに析出させることができ
る。そして、電子素子を回路基板等に半田付けする際に
は、半田付け用フラックスかセラミック素体内部に侵入
するのをこの絶縁被膜が防止するので、電子素子の特性
や信頼性の低下を招かない。
【００２５】また、パッド印刷法によって絶縁被膜を形
成した場合には、１回の印刷で一つの主面全面と二つの
側面の略半分の領域に絶縁被膜を形成することができる
ので、印刷作業を低減することができる。また、パッド
印刷法によれば、セラミック素体の稜線部分にも絶縁被
膜を確実に形成することができるので、めっき膜が稜線
部分に析出せず、外部電極間のショート不良が発生する
こともない。そして、パッド印刷法は凹凸面上への印刷
が可能であるので、外部電極が形成されて表面が平滑で
ないセラミック素体上にも絶縁被膜を形成することがで
きる。
成した場合には、１回の印刷で一つの主面全面と二つの
側面の略半分の領域に絶縁被膜を形成することができる
ので、印刷作業を低減することができる。また、パッド
印刷法によれば、セラミック素体の稜線部分にも絶縁被
膜を確実に形成することができるので、めっき膜が稜線
部分に析出せず、外部電極間のショート不良が発生する
こともない。そして、パッド印刷法は凹凸面上への印刷
が可能であるので、外部電極が形成されて表面が平滑で
ないセラミック素体上にも絶縁被膜を形成することがで
きる。
【００２６】さらに、外部電極の表面にめっき膜を形成
することにより、電子素子を回路基板等に半田付けする
際、外部電極はめっき膜によって半田くわれから保護さ
れ、高信頼性の電子素子が得られる。
することにより、電子素子を回路基板等に半田付けする
際、外部電極はめっき膜によって半田くわれから保護さ
れ、高信頼性の電子素子が得られる。
【図１】本発明に係る電子素子の第１実施例を示す断面
図。
図。
【図２】図１に示した電子素子の製造手順を示す斜視
図。
図。
【図３】図２に続く製造手順を示す斜視図。
【図４】図３に続く製造手順を示す斜視図。
【図５】パッド印刷法を説明するための断面図。
【図６】図５に続くパッド印刷法を説明するための断面
図。
図。
【図７】図６に続くパッド印刷法を説明するための断面
図。
図。
【図８】図４に続く製造手順を示す斜視図。
【図９】図８のＩＸ−ＩＸ断面図。
【図１０】図８のＸ−Ｘ断面図。
【図１１】本発明に係る電子素子の第２実施例を示す断
面図。
面図。
【図１２】図１１に示した電子素子の製造手順を示す斜
視図。
視図。
【図１３】図１２に続く製造手順を示す斜視図。
【図１４】図１３に続く製造手順を示す斜視図。
【図１５】他の実施例を示す断面図。
１…セラミック素体 ２…外部電極 ３，４…めっき膜 １１…絶縁被膜 ３１…セラミック素体 ３２…外部電極 ３３，３４…めっき膜 ４１…絶縁被膜 ５１…セラミック素体 ５２…外部電極 ５３…絶縁被膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｃ 17/00 Ｈ０１Ｃ 17/00 Ａ
Claims (9)
- 【請求項１】 電気的機能を有するセラミック素体と、 前記セラミック素体の表面に設けられた外部電極と、 前記セラミック素体の表面に設けられた、無機質材又は
有機質材からなる絶縁被膜と、 を備えたことを特徴とする電子素子。 - 【請求項２】 セラミック素体が、正特性サーミスタ素
体又は負特性サーミスタ素体又はバリスタ素体のいずれ
かであることを特徴とする請求項１記載の電子素子。 - 【請求項３】 セラミック素体の表面に外部電極を形成
する工程と、 前記セラミック素体の表面にパッド印刷法にて絶縁被膜
を形成する工程と、 を備えたことを特徴とする電子素子の製造方法。 - 【請求項４】 セラミック素体の表面に外部電極を形成
した後、前記外部電極を残して前記セラミック素体の表
面に絶縁被膜を形成することを特徴とする請求項３記載
の電子素子の製造方法。 - 【請求項５】 外部電極が形成されるべき部分を残して
セラミック素体の表面に絶縁被膜を形成した後、前記セ
ラミック素体の表面に外部電極を形成することを特徴と
する請求項３記載の電子素子の製造方法。 - 【請求項６】 外部電極の表面にめっき膜を設けること
を特徴とする請求項３，４又は５記載の電子素子の製造
方法。 - 【請求項７】 絶縁被膜が無機質材又は有機質材からな
ることを特徴とする請求項３，４，５又は６記載の電子
素子の製造方法。 - 【請求項８】 セラミック素体が電気的機能を有するこ
とを特徴とする請求項３，４，５，６又は７記載の電子
素子の製造方法。 - 【請求項９】 セラミック素体が、正特性サーミスタ素
体又は負特性サーミスタ素体又はバリスタ素体のいずれ
かであることを特徴とする請求項３，４，５，６，７又
は８記載の電子素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7127919A JPH08321405A (ja) | 1995-05-26 | 1995-05-26 | 電子素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7127919A JPH08321405A (ja) | 1995-05-26 | 1995-05-26 | 電子素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08321405A true JPH08321405A (ja) | 1996-12-03 |
Family
ID=14971890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7127919A Pending JPH08321405A (ja) | 1995-05-26 | 1995-05-26 | 電子素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08321405A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008306086A (ja) * | 2007-06-11 | 2008-12-18 | Ngk Spark Plug Co Ltd | サーミスタ素子及びサーミスタ素子の製造方法 |
| JP2021028947A (ja) * | 2019-08-09 | 2021-02-25 | 株式会社村田製作所 | 電子部品及び電子部品の製造方法 |
-
1995
- 1995-05-26 JP JP7127919A patent/JPH08321405A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008306086A (ja) * | 2007-06-11 | 2008-12-18 | Ngk Spark Plug Co Ltd | サーミスタ素子及びサーミスタ素子の製造方法 |
| JP2021028947A (ja) * | 2019-08-09 | 2021-02-25 | 株式会社村田製作所 | 電子部品及び電子部品の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10223409A (ja) | 積層チップバリスタ及びその製造方法 | |
| JPH08321405A (ja) | 電子素子及びその製造方法 | |
| JP2836303B2 (ja) | 角形チップ抵抗器およびその製造方法 | |
| US12437928B2 (en) | Multilayer ceramic electronic component and method for manufacturing multilayer ceramic electronic component | |
| JPH11251120A (ja) | 積層チップバリスタの製造方法 | |
| JP3012875B2 (ja) | チップ抵抗器の製造方法 | |
| US20040046636A1 (en) | Method of producing ceramic thermistor chips | |
| JPH07169601A (ja) | 角形チップ抵抗器およびその製造方法 | |
| JPH05135902A (ja) | 角形チツプ抵抗器およびその製造方法 | |
| JP3435419B2 (ja) | チップ抵抗器 | |
| JP3104690B2 (ja) | 角板型チップ抵抗器の製造方法 | |
| JP3353037B2 (ja) | チップ抵抗器 | |
| JPH0410670Y2 (ja) | ||
| JPH08222478A (ja) | チップ型電子部品 | |
| JPH05234702A (ja) | 角形チップ抵抗器およびその製造方法およびそのテーピング部品連 | |
| JP2775718B2 (ja) | チップ抵抗器とその製造方法 | |
| JP3159963B2 (ja) | チップ抵抗器 | |
| KR20060009535A (ko) | 어레이형 다중 칩 부품 및 이의 제조방법 | |
| JP3323156B2 (ja) | チップ抵抗器 | |
| JP3956191B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP2866808B2 (ja) | チップ抵抗器の製造方法 | |
| JPH11150205A (ja) | チップ型ｃｒ素子 | |
| JPH07211504A (ja) | 表面実装型電子部品の端子電極とその製造方法 | |
| JPH10223404A (ja) | 抵抗器およびその製造方法 | |
| JPS5896701A (ja) | 正特性サ−ミスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040316 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040713 |