JPH09246378A - 半導体集積回路装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 アルミニウム配線上のアスペクト比2.０を越
えるビアホールの底面部におけるブランケットタングス
テンＣＶＤ膜において、反応ガスであるＷＦ₆ ガスと下
層アルミニウム膜の接触により起きる導通不良を防止す
るための成膜方法を提供する。 【解決手段】 配線層１６，２１上の高アスペクトを有
する微細なビアホール１８，２４の底面部における接着
層１２の膜厚を厚くすることにより、ブランケットタン
グステンＣＶＤ膜１３の反応ガスであるＷＦ₆ ガスに対
するバリア層となるメタル膜の膜厚を確保し、ビアホー
ル１８，２４の導通不良を防止する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路装
置およびその製造技術に関し、特に、多層配線を有する
高性能な半導体集積回路に用いる金属薄膜の形成に適用
して有効な技術に関するものである。

【０００２】

【従来の技術】現在、多層配線技術の分野においては、
半導体集積回路装置の高集積化に伴って配線層数の増加
が進んでおり、配線の構造は、低抵抗化、高信頼度化の
観点からアルミニウム合金と高融点金属との積層構造が
多く用いられている。一方、ビアホールの形成において
は、良好なステップカバレジを確保する必要性からブラ
ンケットタングステンＣＶＤ（Chemical Vapor Deposit
ion)法の技術が用いられている。

【０００３】ブランケットタングステンＣＶＤ法を用い
た多層配線技術は、たとえば、１９９３年１０月２６
日、株式会社工業調査会発行、「やさしいＵＬＩＳ技
術」、ｐ１６６〜ｐ１６７に記載されているとおり、ス
パッタタングステン膜／ブランケットタングステンＣＶ
Ｄ膜／スパッタアルミニウム膜の多層構造とすることが
できる。ここで、スパッタタングステン膜は下層、スパ
ッタアルミニウム膜は上層である。

【０００４】ブランケットＣＶＤ法によるタングステン
膜はステップカバレッジが良好であるため、微細なビア
ホールであっても導通を確保でき、ビアホールを埋め込
むことも可能となるため、配線を平坦化でき、多層配線
技術として重要である。

【０００５】しかし、ブランケットタングステンＣＶＤ
膜は、シリコン酸化膜との接着性が悪いため、接着層と
してスパッタタングステン膜を必要としている。

【０００６】

【発明が解決しようとする課題】ところで、配線層を絶
縁する層間絶縁膜へのビアホール開孔の際には、接続不
良を避けるため、下層配線層に達するまでオーバーエッ
チングする必要があるが、一般にスパッタアルミニウム
膜上に形成されている反射防止膜が削られて薄膜化さ
れ、さらにオーバーエッチング量が多い場合には反射防
止膜は完全に除去され、その下層のアルミニウム膜が露
出する。

【０００７】また、その薄膜化された反射防止膜あるい
は露出したアルミニウム膜上に堆積される上層配線層の
接着層であるスパッタタングステン膜は、ビアホールの
微細化、高アスペクト比化に伴い、ビアホール底面部で
充分な膜厚が得られなくなる。すなわち、アスペクト比
の増加に伴いスパッタ膜のステップカバレッジは低下
し、アスペクト比が2.０を越えるあたりからステップカ
バレッジは極端に低下してビアホール底面部の膜厚が減
少する。これは、ビアホール開口部への薄膜物質の堆積
が、ホール内部への物質の輸送を阻害し、極端な場合に
は開口部を閉塞してしまうことによるものである。

【０００８】これらの事態は、以下の問題点を生じる。
すなわち、接着層であるスパッタタングステン膜の堆積
の後に続けて形成されるブランケットタングステンＣＶ
Ｄ膜の成膜時に、原料ガスであるＷＦ₆ ガスが、ビアホ
ール底面部において、スパッタ膜および反射防止膜を透
過し、下地のアルミニウム膜と反応して絶縁物であるＡ
ｌＦ₃ が形成され、非導通に至るという問題を生じる。

【０００９】このＡｌＦ₃ の形成は接続不良を生じ、ま
た、接続不良に至らないにしても信頼性の低下、応答速
度等の性能低下を招く原因となる可能性がある。

【００１０】本発明の目的は、ビアホール底面部におけ
る絶縁物の形成を抑制して、半導体集積回路装置の不良
の発生を防止し、性能を向上することにある。

【００１１】本発明の他の目的は、ビアホール底面部に
おける絶縁物の形成を抑制できる半導体集積回路装置の
製造方法を提供することにある。

【００１２】本発明のさらに他の目的は、アルミニウム
の拡散を抑制して、前記絶縁物の形成を抑制する半導体
集積回路装置の製造方法を提供することにある。

【００１３】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１４】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。

【００１５】（１）本発明の半導体集積回路装置は、ア
ルミニウムを主成分とする合金層を含む複数の配線層
と、配線層を互いに絶縁する層間絶縁層と、配線層を互
いに接続するために層間絶縁層に開孔したアスペクト比
が2.０以上のビアホールと、ビアホールの底面部および
側面部ならびに絶縁層の上部に形成され、ビアホールの
底面部においてビアホールの下層配線層と接触し、上層
配線層の一部として形成された接着層と、接着層上にビ
アホールの上層配線層の一部として形成されたタングス
テンＣＶＤ層とを含む半導体集積回路装置であって、ビ
アホールの底面部に形成された接着層底面部の膜厚を、
タングステンＣＶＤ層が形成される際に用いられる反応
性ガスの透過を阻止するに十分な厚さとしたものであ
る。

【００１６】このような半導体集積回路装置によれば、
ビアホールの底面部に形成された接着層底面部の膜厚を
反応性ガスの透過を阻止するに十分な厚さにするため、
反応性ガスはビアホール下層のアルミニウム層に到達せ
ず、絶縁物を形成することがない。その結果、ビアホー
ルの安定した導通を得ることができる。ここで反応性ガ
スとしてはＷＦ₆ を例示することができる。

【００１７】（２）本発明の半導体集積回路装置は、前
記（１）記載の半導体集積回路装置であって、接着層を
スパッタ法により形成されたタングステン薄膜としたも
の、あるいは、接着層底面部の膜厚を３０ｎｍ以上とし
たものである。

【００１８】このような半導体集積回路装置によれば、
接着層をスパッタ法により形成されたタングステン薄膜
とするため、あるいは、接着層底面部の膜厚を３０ｎｍ
以上とするため、反応性ガスたとえばＷＦ₆ の透過を効
果的に阻止できる。すなわち、タングステンはＷＦ₆ に
侵されることがないため、ＷＦ₆ の透過を阻止するに都
合がよく、また、ＷＦ₆ との反応により絶縁性の反応生
成物を生成しないため、導通不良を発生することがな
い。さらに、タングステンは、ブランケットタングステ
ンＣＶＤ膜の接着層として大変よい性能を示すものであ
ることも効果的である。

【００１９】なお、接着層底面部の膜厚を３０ｎｍ以上
とすることは、本発明者らの検討により得られた知見に
基づくものであり、この値は、反射防止膜がアルミニウ
ム膜上に残存しない最悪の場合においても反応性ガスの
透過を阻止するに十分な値である。

【００２０】（３）本発明の半導体集積回路装置は、そ
の下層部に接着層およびタングステン層からなるブラン
ケットタングステンＣＶＤ層と、その中層部にアルミニ
ウムを主成分とする合金層と、その上層部に反射防止膜
とを含む配線層を複数層有し、配線層間を絶縁する層間
絶縁膜に開孔したビアホールを介して配線層が互いに接
続される半導体集積回路装置であって、反射防止膜を、
タングステン、ＴｉＮまたはＴｉＷとし、ビアホールの
底面部において上層配線層の接着層が下層配線層の反射
防止膜と接触する配線接続領域における反射防止膜の膜
厚を、ブランケットタングステンＣＶＤ層を形成する際
に使用する反応性ガスの透過を阻止するに十分な厚さと
するものである。

【００２１】このような半導体集積回路装置によれば、
反射防止膜として、タングステン、ＴｉＮまたはＴｉＷ
を用いるため、反射防止膜として作用すると同時に反応
性ガスの透過を阻止することができる。

【００２２】（４）本発明の半導体集積回路装置は、前
記（３）記載の半導体集積回路装置であって、反射防止
膜の膜厚を１００ｎｍ以上とするものである。

【００２３】このような半導体集積回路装置によれば、
ビアホール開孔の際の反射防止膜のオーバーエッチによ
りその膜厚が減少したとしても、反射防止膜の膜厚は１
００ｎｍ以上存在するため、オーバーエッチのマージン
を十分とることが可能であり、残存した反射防止膜によ
り、ブランケットタングステンＣＶＤ層を形成する際に
使用する反応性ガスの透過を阻止することができる。

【００２４】（５）本発明の半導体集積回路装置の製造
方法は、その下層部に接着層およびタングステン層と、
その中層部にアルミニウムを主成分とする合金層と、そ
の上層部に反射防止膜とを含む複数の配線層によって多
層配線構造が構成された半導体集積回路装置の製造方法
であって、（ａ）下層配線層上に形成した層間絶縁膜に
そのアスペクト比が2.０以上となるようにビアホールを
開孔する工程と、（ｂ）層間絶縁膜上およびビアホール
内に接着層を形成する工程と、（ｃ）接着層上にＷＦ₆
を含む原料ガスを用いてＣＶＤ法によりタングステン層
を形成する工程とを含み、（ｂ）の工程において接着層
のビアホール底面部の膜厚を、（ｃ）の工程において使
用する原料ガスの透過を接着層が阻止するに十分な厚さ
とするものである。

【００２５】このような半導体集積回路装置の製造方法
によれば、（ｂ）の工程において接着層のビアホール底
面部の膜厚を、（ｃ）の工程において使用する原料ガス
の透過を接着層が阻止するに十分な厚さとするため、原
料ガスであるＷＦ₆ と下層配線層のアルミニウムとの反
応を抑制し、導通不良のない半導体集積回路装置の製造
が可能である。

【００２６】（６）本発明の半導体集積回路装置の製造
方法は、（５）記載の半導体集積回路装置の製造方法で
あって、ビアホール底面部の膜厚を、層間絶縁膜上の膜
厚に対し２０％以上とするとともに３０ｎｍ以上とする
ことを特徴とするものである。

【００２７】このような半導体集積回路装置の製造方法
によれば、前記（２）で説明したとおり接着層がＷＦ₆
の透過を抑制するに十分な膜厚である３０ｎｍ以上を有
するとともに、ビアホール底面部の膜厚を層間絶縁膜上
の膜厚に対し２０％以上、すなわち、接着層のボトムカ
バレッジ（被覆率）を２０％以上とするため、ビアホー
ル開口部の膜厚が必要以上に厚くならず、接着層の上層
に形成されるタングステン層の被覆性を良好に保つこと
ができる。これは、ビアホールのアスペクト比が2.０以
上である本発明の場合には特に有効である。すなわち、
ブランケットＣＶＤ法を用いたタングステン膜はステッ
プカバレッジに優れているとはいえ、ビアホール開口部
が極端に塞がれる状況においては、アスペクト比の増加
につれて、急激にステップカバレッジは悪化するからで
あり、発明者らの検討によりこのステップカバレッジの
悪化は、アスペクト比2.０付近より顕著になると考えら
れるからである。

【００２８】なお、このようなボトムカバレッジを２０
％以上を達成する成膜方法としてコリメーションスパッ
タ法あるいはロングスロースパッタ法を例示することが
できる。

【００２９】（７）本発明の半導体集積回路装置の製造
方法は、その下層部に接着層およびタングステン層と、
その中層部にアルミニウムを主成分とする合金層と、そ
の上層部に反射防止膜とを含む複数の配線層によって多
層配線構造が構成された半導体集積回路装置の製造方法
であって、（ａ）下層配線層上に形成した層間絶縁膜に
そのアスペクト比が2.０以上となるようにビアホールを
開孔する工程と、（ｂ）層間絶縁膜上およびビアホール
に、接着層を形成する工程と、（ｃ）接着層上に、ＷＦ
₆ を含む原料ガスを用いてＣＶＤ法によりタングステン
層を形成する工程とを含み、（ａ）の工程において、ビ
アホールの底面部に位置する下層配線層の反射防止膜が
オーバーエッチングされるに際し、（ｃ）の工程におい
て使用する原料ガスの透過を防止するに十分な厚さとな
るよう、反射防止膜のオーバーエッチングを停止するこ
とを特徴とするものである。

【００３０】このような半導体集積回路装置の製造方法
によれば、ビアホール底面部に位置する下層配線層の反
射防止膜がＷＦ₆ の透過を防止するに十分な厚さとなる
よう反射防止膜のオーバーエッチングを行うため、反射
防止膜のオーバーエッチングによる確実な配線層間の接
続を実現すると同時に、反射防止膜をＷＦ₆ の透過を阻
止する阻止膜として作用させることができる。

【００３１】（８）本発明の半導体集積回路装置は、
（５）〜（７）に記載の半導体集積回路装置の製造方法
であって、接着層を、被形成表面の温度を室温以下に保
持した状態でスパッタ法により成膜することを特徴とす
るものである。

【００３２】このような半導体集積回路装置の製造方法
によれば、被形成表面の温度を室温以下に保持するた
め、接着層形成時のスパッタリングによりプラズマ等の
作用による基板温度の上昇を来たすことはなく、アルミ
ニウムのビアホール底面部への拡散を抑制することがで
きる。この結果、ブランケットタングステンＣＶＤ膜形
成時に、ＷＦ₆ と前記拡散したアルミニウムとの結合に
よる絶縁物の形成がなく、導通マージンの向上を図るこ
とができる。

【００３３】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。

【００３４】（実施の形態１）図１は、本発明の一実施
の形態である半導体集積回路装置の一例を示した断面図
である。

【００３５】半導体基板１の主面にはウェル２およびＬ
ＯＣＯＳ法により形成された厚いフィールド絶縁膜３が
形成され、半導体基板１の主面上には、シリコン酸化膜
のゲート絶縁膜４を介して不純物が導入された多結晶シ
リコンからなるゲート電極５が形成されている。

【００３６】ゲート電極５の両側の半導体基板１の主面
には低濃度不純物領域６および高濃度不純物領域７から
なるソース・ドレインが形成され、ゲート電極５の上面
にはシリコン酸化膜のキャップ絶縁膜８、ゲート電極５
の側壁にはシリコン酸化物からなるサイドウォールスペ
ーサ９が形成されている。

【００３７】これらゲート電極５および半導体基板１の
主面は、シリコン酸化物からなる絶縁膜１０で覆われ、
その絶縁膜１０には、コンタクトホール１１が開孔され
ている。

【００３８】コンタクトホール１１の内壁には、スパッ
タにより形成されたタングステン膜からなる接着層１２
が形成され、また、コンタクトホール１１はブランケッ
トタングステンＣＶＤ膜１３により埋め込まれている。
ブランケットタングステンＣＶＤ膜１３上にはアルミニ
ウム合金層１４が形成され、アルミニウム合金層１４の
上層にはリソグラフィ時のパターニング不良を防止する
ための反射防止膜１５が形成されている。

【００３９】なお、接着層１２、ブランケットタングス
テンＣＶＤ膜１３、アルミニウム合金層１４および反射
防止膜１５により配線層１６が構成される。

【００４０】配線層１６は、層間絶縁膜１７で覆われ、
その層間絶縁膜１７に開口したビアホール１８には、前
記した配線層１６と同様の構成の配線層１９が形成され
ている。

【００４１】接着層１２は、接着性の良くないブランケ
ットタングステンＣＶＤ膜１３を接着性良くコンタクト
ホール１１内に成膜するために形成するものであり、本
実施の形態１ではコンタクトホール１１の底面部におい
て３０ｎｍ以上の膜厚を有するものである。このように
接着層１２の底面部膜厚を３０ｎｍ以上とすることによ
り、ブランケットタングステンＣＶＤ膜１３の成膜時に
使用される原料ガスであるＷＦ₆ の接着層底面部の透過
を阻止することができ、透過の結果形成されるアルミニ
ウムとＷＦ₆ との化合物で、絶縁体であるＡｌＦ₃ の形
成を防止することができる。これによりコンタクトホー
ル１１底面部での接続不良を防止し、導通マージンを確
保して信頼性も向上することができる。

【００４２】なお、接着層１２は、ブランケットタング
ステンＣＶＤ膜１３の接着不良を防止するために設けら
れているものであるため、図５に示すように、半導体基
板１においてブランケットタングステンＣＶＤ膜１３の
外側となるように形成されるものである。

【００４３】配線層１９は、層間絶縁膜２０により覆わ
れ、その層間絶縁膜２０に開口したビアホール１８上に
はさらに同様の配線層２１が形成され、配線層２１を覆
う層間絶縁膜２２が形成されている。つまり、本実施の
形態１の半導体集積回路装置は、同様の配線構造を有す
る３層の配線層からなる多層配線構造を有するものであ
る。

【００４４】次に、上記半導体集積回路装置の製造方法
を図２〜図４を用いて説明する。

【００４５】まず、半導体基板１の主面にウェル２、フ
ィールド絶縁膜３、ゲート絶縁膜４、ゲート電極５、ソ
ース・ドレインを形成する低濃度不純物領域６および高
濃度不純物領域７、キャップ絶縁膜８、サイドウォール
スペーサ９、絶縁膜１０を形成する。これらの形成方法
については、公知のイオン注入法、ＬＯＣＯＳ法、薄膜
形成技術、フォトリソグラフィ技術、エッチング技術等
を用いることができるので詳細は省略する。

【００４６】次に、絶縁膜１０の所定の領域にアスペク
ト比2.０以上のコンタクトホール１１を公知の異方性エ
ッチング技術を用いて形成し、第１層目の配線層である
配線層１６を形成する。配線層１６の形成は、後に形成
される配線層１９，２１と同様の方法により形成するこ
とができるため、説明の都合上後に説明する。

【００４７】配線層１６は、アルミニウム合金層１４を
主電導層とし、タングステン膜あるいはＴｉＮ膜あるい
はＴｉＷ膜を反射防止膜１５としてアルミニウム合金層
１４上に成膜した構造を少なくとも持つものである。

【００４８】配線層１６をパターニング後、層間絶縁膜
１７を形成し、そこに、配線層１６に達するアスペクト
比2.０以上のビアホール１８を開孔する（図２）。この
とき、ビアホール１８の底面部２３は、開孔のオーバー
エッチングにより、反射防止膜１５は、無くなってしま
うか薄膜化される（図２においては薄膜化された例を示
す）。

【００４９】次に、第２層目の配線層である配線層１９
を形成する（図３）。

【００５０】まず、ブランケットタングステンＣＶＤ膜
１３の接着層１２をスパッタ膜法により成膜する。スパ
ッタ法としては、例えばコリメーションスパッタ法を例
示することができる。そのほかにロングスロースパッタ
法等を用いることができる。

【００５１】上記のスパッタ法を用いれば、ビアホール
１８の底面部２３に基板平坦部の膜厚の２０％以上の膜
厚となるよう成膜することができる。このように成膜す
ることにより、ブランケットタングステンＣＶＤ膜１３
の成膜前のビアホール１８の底面部２３では、下層アル
ミニウム合金層１４は、完全にスパッタ膜である接着層
１２によって覆われており、続くブランケットタングス
テンＣＶＤ膜１３の成膜時においてもその反応ガスであ
るＷＦ₆ ガスのバリア層とすることができる。

【００５２】次に、ブランケットタングステンＣＶＤ膜
１３を形成し、ビアホール１８を埋め込み、アルミニウ
ム合金層１４を成膜して、さらに反射防止膜１５を形成
し、第２層目の配線層である配線層１９を形成する（図
４）。

【００５３】次に、配線層１９をパターニングして、層
間絶縁膜２０を形成し、上記度同様にビアホール２４を
形成する。

【００５４】次に、第２層目配線層１９と同様に第３層
目の配線層２１を形成し、パターニングして層間絶縁膜
２２を形成し、図１の半導体集積回路装置がほぼ完成す
る。

【００５５】このような半導体集積回路装置およびその
製造方法によれば、以下のような効果を得ることができ
る。

【００５６】すなわち、接着層１２のビアホール１８，
２４における膜厚をコリメーションスパッタ法、あるい
はロングスロースパッタ法を用いて３０ｎｍ以上の膜厚
とすることにより、ブランケットタングステンＣＶＤ膜
１３の形成時に用いる原料ガスであるＷＦ₆ の透過を防
止し、下層配線層のアルミニウム合金層１４とＷＦ₆と
の反応により生成されるＡｌＦ₃ の生成を防止すること
ができる。これにより配線層間の接続信頼性を向上する
ことができる。

【００５７】（実施の形態２）本実施の形態２の半導体
集積回路装置は、前記した実施の形態１において、タン
グステン膜、ＴｉＮ膜あるいはＴｉＷ膜等からなる反射
防止膜１５の膜厚が、たとえば１００ｎｍ以上と厚く成
膜されたものである。反射防止膜１５の製造方法として
はたとえばスパッタ法を用いることができる。

【００５８】このような半導体集積回路装置とすること
により、ビアホール１８，２４の開孔時のオーバーエッ
チングによって反射防止膜１５が完全に削られてしまう
ことはなくなり、ブランケットタングステンＣＶＤ膜１
３の形成時に使用するＷＦ₆ガスのバリア層となるメタ
ル膜を残すことができる。従って、ビアホール１８，２
４の導通マージンを向上することができる。

【００５９】（実施の形態３）本実施の形態３の半導体
集積回路装置の製造方法は、前記した実施の形態１にお
いて、ブランケットタングステンＣＶＤ膜１３の接着層
１２として用いるスパッタ膜を常温以下で成膜するもの
である。

【００６０】これにより、スパッタリング中のプラズマ
の基板加熱によるアルミニウム合金層１４からのビアホ
ール１８，２４の底面部２３へのアルミニウム拡散を抑
えることができ、導通マージンの向上を図ることができ
る。

【００６１】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることは言うまでも
ない。

【００６２】たとえば、接着層１２としてタングステン
の例を示したが、タンタル、モリブデン、クロム等の他
の高融点金属を用いてもよい。

【００６３】また、上記実施の形態では３層配線の例を
示したが、２層あるいは４層以上の多層配線であっても
よい。

【００６４】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。

【００６５】（１）微細かつ高アスペクト比のビアホー
ルにおいて、導通マージンの向上および信頼性の向上を
図ることができる半導体集積回路装置とその製造方法を
提供することができる。

【００６６】（２）ビアホールの底面部に形成された接
着層底面部の膜厚を反応性ガスの透過を阻止するに十分
な厚さにするため、反応性ガスと下層のアルミニウム層
との反応による絶縁物を形成することがなく、安定した
導通を得ることができる。

【００６７】（３）接着層をスパッタ法により形成され
たタングステン薄膜とするため、あるいは、接着層底面
部の膜厚を３０ｎｍ以上とするため、反応性ガスたとえ
ばＷＦ₆ の透過を効果的に阻止できる。

【００６８】（４）反射防止膜として、タングステン、
ＴｉＮまたはＴｉＷを用いるため、反射防止膜として作
用すると同時に反応性ガスの透過を阻止することができ
る。

【００６９】（５）反射防止膜の膜厚は１００ｎｍ以上
存在するため、ビアホール開孔の際の反射防止膜のオー
バーエッチによりその膜厚が減少したとしても、オーバ
ーエッチのマージンを十分とることが可能であり、残存
した反射防止膜により、ブランケットタングステンＣＶ
Ｄ層を形成する際に使用する反応性ガスの透過を阻止す
ることができる。

【００７０】（６）接着層がＷＦ₆ の透過を抑制するに
十分な膜厚である３０ｎｍ以上を有するとともに、ビア
ホール底面部の接着層のボトムカバレッジを２０％以上
とするため、ビアホール開口部の膜厚が必要以上に厚く
ならず、接着層の上層に形成されるタングステン層の被
覆性を良好に保つことができる。

【００７１】（７）接着層形成時のスパッタリングを、
被形成表面の温度を室温以下に保持するため、プラズマ
等の作用による基板温度の上昇を来たすことはなく、ア
ルミニウムのビアホール底面部への拡散を抑制すること
ができる。この結果、ブランケットタングステンＣＶＤ
膜形成時に、ＷＦ₆ と前記拡散したアルミニウムとの結
合による絶縁物の形成がなく、導通マージンの向上を図
ることができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態である半導体集積回路装
置の一例を示した断面図である。

【図２】本発明の一実施の形態である半導体集積回路装
置の製造方法の一例を示した断面図である。

【図３】本発明の一実施の形態である半導体集積回路装
置の製造方法の一例を示した断面図である。

【図４】本発明の一実施の形態である半導体集積回路装
置の製造方法の一例を示した断面図である。

【図５】半導体基板上に形成した接着層とブランケット
タングステンＣＶＤ膜との関係を示す側面図である。

【符号の説明】

１ 半導体基板 ２ ウェル ３ フィールド絶縁膜 ４ ゲート絶縁膜 ５ ゲート電極 ６ 低濃度不純物領域 ７ 高濃度不純物領域 ８ キャップ絶縁膜 ９ サイドウォールスペーサ １０ 絶縁膜 １１ コンタクトホール １２ 接着層 １３ ブランケットタングステンＣＶＤ膜 １４ アルミニウム合金層 １５ 反射防止膜 １６，１９，２１ 配線層 １７，２０，２２ 層間絶縁膜 １８，２４ ビアホール ２３ 底面部

Claims (9)

【特許請求の範囲】
1. 【請求項１】 アルミニウムを主成分とする合金層を含
   む複数の配線層と、 前記配線層を互いに絶縁する層間絶縁層と、 前記配線層を互いに接続するために前記層間絶縁層に開
   孔したアスペクト比が2.０以上のビアホールと、 前記ビアホールの底面部および側面部ならびに前記絶縁
   層の上部に形成され、前記ビアホールの底面部において
   前記ビアホールの下層配線層と接触し、上層配線層の一
   部として形成された接着層と、 前記接着層上に前記ビアホールの上層配線層の一部とし
   て形成されたタングステンＣＶＤ層と、を含む半導体集
   積回路装置であって、 前記ビアホールの底面部に形成された前記接着層底面部
   の膜厚は、前記タングステンＣＶＤ層を形成する際に使
   用する反応性ガスの透過を阻止するに十分な膜厚である
   ことを特徴とする半導体集積回路装置。
2. 【請求項２】 請求項１記載の半導体集積回路装置であ
   って、 前記接着層は、スパッタ法により形成されたタングステ
   ン薄膜であることを特徴とする半導体集積回路装置。
3. 【請求項３】 請求項１または２記載の半導体集積回路
   装置であって、 前記接着層底面部の膜厚は、３０ｎｍ以上であることを
   特徴とする半導体集積回路装置。
4. 【請求項４】 その下層部に接着層およびタングステン
   層からなるブランケットタングステンＣＶＤ層と、その
   中層部にアルミニウムを主成分とする合金層と、その上
   層部に反射防止膜と、を含む配線層を複数層有し、前記
   配線層間を絶縁する層間絶縁膜に開孔したビアホールを
   介して前記配線層が互いに接続される半導体集積回路装
   置であって、 前記反射防止膜は、タングステン、ＴｉＮまたはＴｉＷ
   からなり、 前記ビアホールの底面部において上層配線層の前記接着
   層が下層配線層の前記反射防止膜と接触する配線接続領
   域における前記反射防止膜の膜厚は、前記ブランケット
   タングステンＣＶＤ層を形成する際に使用する反応性ガ
   スの透過を阻止するに十分な膜厚であることを特徴とす
   る半導体集積回路装置。
5. 【請求項５】 請求項４記載の半導体集積回路装置であ
   って、 前記反射防止膜の膜厚は、１００ｎｍ以上であることを
   特徴とする半導体集積回路装置。
6. 【請求項６】 その下層部に接着層およびタングステン
   層と、その中層部にアルミニウムを主成分とする合金層
   と、その上層部に反射防止膜と、を含む複数の配線層に
   よって多層配線構造が構成された半導体集積回路装置の
   製造方法であって、 （ａ）下層配線層上に形成した層間絶縁膜に、そのアス
   ペクト比が2.０以上となるようにビアホールを開孔する
   工程と、 （ｂ）前記層間絶縁膜上および前記ビアホール内に、前
   記接着層を形成する工程と、 （ｃ）前記接着層上に、ＷＦ₆ を含む原料ガスを用いて
   ＣＶＤ法により前記タングステン層を形成する工程と、
   を含み、 前記（ｂ）の工程において、前記接着層の前記ビアホー
   ル底面部の膜厚を、前記（ｃ）の工程において使用する
   前記原料ガスの透過を前記接着層が阻止するに十分な厚
   さとすることを特徴とする半導体集積回路装置の製造方
   法。
7. 【請求項７】 請求項６記載の半導体集積回路装置の製
   造方法であって、 前記ビアホール底面部の膜厚を、前記層間絶縁膜上の膜
   厚に対し２０％以上とするとともに３０ｎｍ以上とする
   ことを特徴とする半導体集積回路装置の製造方法。
8. 【請求項８】 その下層部に接着層およびタングステン
   層と、その中層部にアルミニウムを主成分とする合金層
   と、その上層部に反射防止膜と、を含む複数の配線層に
   よって多層配線構造が構成された半導体集積回路装置の
   製造方法であって、 （ａ）下層配線層上に形成した層間絶縁膜に、そのアス
   ペクト比が2.０以上となるようにビアホールを開孔する
   工程と、 （ｂ）前記層間絶縁膜上および前記ビアホールに、前記
   接着層を形成する工程と、 （ｃ）前記接着層上に、ＷＦ₆ を含む原料ガスを用いて
   ＣＶＤ法により前記タングステン層を形成する工程と、
   を含み、 前記（ａ）の工程において、前記ビアホールの底面部に
   位置する前記下層配線層の前記反射防止膜がオーバーエ
   ッチングされるに際して、前記（ｃ）の工程において使
   用する前記原料ガスの透過を防止するに十分な厚さとな
   るよう、前記反射防止膜のオーバーエッチングを停止す
   ることを特徴とする半導体集積回路装置の製造方法。
9. 【請求項９】 請求項６、７または８記載の半導体集積
   回路装置の製造方法であって、 前記接着層は、被形成表面の温度を室温以下に保持した
   状態でスパッタ法により成膜することを特徴とする半導
   体集積回路装置の製造方法。