JPH08321603A - 電界効果型半導体装置およびその製造方法 - Google Patents
電界効果型半導体装置およびその製造方法Info
- Publication number
- JPH08321603A JPH08321603A JP7125091A JP12509195A JPH08321603A JP H08321603 A JPH08321603 A JP H08321603A JP 7125091 A JP7125091 A JP 7125091A JP 12509195 A JP12509195 A JP 12509195A JP H08321603 A JPH08321603 A JP H08321603A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor device
- impurity concentration
- gate electrode
- body region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
- H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
- H10D30/0287—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs using recessing of the source electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/65—Lateral DMOS [LDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/393—Body regions of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
- H10P30/222—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the angle between the ion beam and the crystal planes or the main crystal surface
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 電界効果型半導体装置およびその製造方法に
関し、その電界効果型半導体装置のしきい値電圧を安定
化させるようにする。 【構成】 電界効果型半導体装置１０において、ボディ
領域３０中でゲート電極１６と対向するチャネル領域内
における最高不純物濃度部位２８が、ボディ領域３０と
ソース領域２６とが接する部位から離れた位置に存在す
る構成とする。この構成では、ボディ領域３０中でゲー
ト電極１６と対向するチャネル領域内に、ソース領域２
６との接する部位から離れた位置に最高不純物濃度部位
２８が存在するため、ソース領域２６の広がりの程度が
変化しても、最高不純物濃度部位２８は影響を受けな
い。したがって、チャネル領域を流れる電子の流路の途
中に最高不純物濃度を示す部位が必ず存在することにな
り、その最高不純物濃度に依存するしきい値電圧を安定
化させることができる。
関し、その電界効果型半導体装置のしきい値電圧を安定
化させるようにする。 【構成】 電界効果型半導体装置１０において、ボディ
領域３０中でゲート電極１６と対向するチャネル領域内
における最高不純物濃度部位２８が、ボディ領域３０と
ソース領域２６とが接する部位から離れた位置に存在す
る構成とする。この構成では、ボディ領域３０中でゲー
ト電極１６と対向するチャネル領域内に、ソース領域２
６との接する部位から離れた位置に最高不純物濃度部位
２８が存在するため、ソース領域２６の広がりの程度が
変化しても、最高不純物濃度部位２８は影響を受けな
い。したがって、チャネル領域を流れる電子の流路の途
中に最高不純物濃度を示す部位が必ず存在することにな
り、その最高不純物濃度に依存するしきい値電圧を安定
化させることができる。
Description
【０００１】
【産業上の利用分野】本発明は電界効果型半導体装置お
よびその製造方法に関し、その電界効果型半導体装置の
しきい値電圧を安定化させる技術に関する。
よびその製造方法に関し、その電界効果型半導体装置の
しきい値電圧を安定化させる技術に関する。
【０００２】
【従来の技術】従来の電界効果型半導体装置の例とし
て、特開昭５６−７３４７２号公報に開示されているよ
うな縦型の電界効果型半導体装置があり、この断面の模
式図を図１８に示す。図１８において、電界効果型半導
体装置１００は、ｎ+ 型のドレイン領域１１２、ｎ型の
ドリフト領域１１０、ｐ型のボディ領域１２０およびｎ
+ 型のソース領域１１６を中心に構成されている。
て、特開昭５６−７３４７２号公報に開示されているよ
うな縦型の電界効果型半導体装置があり、この断面の模
式図を図１８に示す。図１８において、電界効果型半導
体装置１００は、ｎ+ 型のドレイン領域１１２、ｎ型の
ドリフト領域１１０、ｐ型のボディ領域１２０およびｎ
+ 型のソース領域１１６を中心に構成されている。
【０００３】ドレイン領域１１２の下側の面にはドレイ
ン電極１１４が接して設けられており、上側の面にはド
リフト領域１１０が形成されている。このドリフト領域
１１０の表面に接する内部にはボディ領域１２０が形成
されており、さらにボディ領域１２０の表面に接する内
部にはソース領域１１６が形成されている。一方、ドリ
フト領域１１０の表面、ボディ領域１２０の表面および
ソース領域１１６の表面は絶縁膜１０８で覆われてお
り、この絶縁膜１０８の表面側にはゲート電極１０６が
接して設けられている。また、ゲート電極１０６は絶縁
膜１０４で覆われており、この絶縁膜１０４の開口部を
通じてソース領域１１６と接するソース電極１０２が設
けられている。
ン電極１１４が接して設けられており、上側の面にはド
リフト領域１１０が形成されている。このドリフト領域
１１０の表面に接する内部にはボディ領域１２０が形成
されており、さらにボディ領域１２０の表面に接する内
部にはソース領域１１６が形成されている。一方、ドリ
フト領域１１０の表面、ボディ領域１２０の表面および
ソース領域１１６の表面は絶縁膜１０８で覆われてお
り、この絶縁膜１０８の表面側にはゲート電極１０６が
接して設けられている。また、ゲート電極１０６は絶縁
膜１０４で覆われており、この絶縁膜１０４の開口部を
通じてソース領域１１６と接するソース電極１０２が設
けられている。
【０００４】ここで、ボディ領域１２０には、所定のし
きい値電圧を確保するために、イオン注入と熱処理によ
って不純物を導入している。まず、イオン注入では低加
速エネルギー（４０ＫeV）程度でイオンを加速させ、ゲ
ート電極１０６が形成された絶縁膜１０８の面に対して
ほぼ垂直方向から不純物としてのホウ素（化学記号：
Ｂ）をボディ領域１２０内に打ち込んでいる。このイオ
ン注入によって発生した格子欠陥を回復させて活性化さ
せ、注入した不純物を拡散させるために熱処理（例え
ば、1100℃，30分）を行う。 こうしてボディ領域１２
０に導入された不純物の濃度は、図１９に示すような曲
線（ガウス分布）になる。すなわち、図１９では、横軸
にボディ領域１２０と絶縁膜１０８との境界から深さ方
向（図１８の図面下方向）の距離を示し、縦軸に不純物
濃度を示す。ここで、最高の不純物濃度Ｄ１００となる
のは表面から距離Ｌ１００の深さに位置し、これを図１
８では部位１１８で示す。
きい値電圧を確保するために、イオン注入と熱処理によ
って不純物を導入している。まず、イオン注入では低加
速エネルギー（４０ＫeV）程度でイオンを加速させ、ゲ
ート電極１０６が形成された絶縁膜１０８の面に対して
ほぼ垂直方向から不純物としてのホウ素（化学記号：
Ｂ）をボディ領域１２０内に打ち込んでいる。このイオ
ン注入によって発生した格子欠陥を回復させて活性化さ
せ、注入した不純物を拡散させるために熱処理（例え
ば、1100℃，30分）を行う。 こうしてボディ領域１２
０に導入された不純物の濃度は、図１９に示すような曲
線（ガウス分布）になる。すなわち、図１９では、横軸
にボディ領域１２０と絶縁膜１０８との境界から深さ方
向（図１８の図面下方向）の距離を示し、縦軸に不純物
濃度を示す。ここで、最高の不純物濃度Ｄ１００となる
のは表面から距離Ｌ１００の深さに位置し、これを図１
８では部位１１８で示す。
【０００５】そして、上記のような構造をなす電界効果
型半導体装置１００を作動させる場合には、ソース電極
１０２を接地し、ドレイン電極１１４とゲート電極１０
６とに正の電圧を印加する。ここで、ゲート電極１０６
にしきい値電圧以上の電圧を印加すると、絶縁膜１０８
を隔ててゲート電極１０６と対向しているボディ領域１
２０の表面付近には反転層（以下、「チャネル領域」と
呼ぶ。）が誘起される。このチャネル領域は、絶縁膜１
０８とボディ領域１２０との境界に近づくほど誘起され
やすく、この境界から離れるに従って誘起されにくくな
る。このため、ソース領域１１６からドリフト領域１１
０に流れる電子は、図１８の矢印Ｅに示すように絶縁膜
１０８に近いボディ領域１２０の表面に沿って多く流
れ、ドレイン領域１１２を経てドレイン電極１１４に達
する。以下、チャネル領域をゲート電極と平行して流れ
る電流の方向を「チャネル電流方向」と呼ぶ。
型半導体装置１００を作動させる場合には、ソース電極
１０２を接地し、ドレイン電極１１４とゲート電極１０
６とに正の電圧を印加する。ここで、ゲート電極１０６
にしきい値電圧以上の電圧を印加すると、絶縁膜１０８
を隔ててゲート電極１０６と対向しているボディ領域１
２０の表面付近には反転層（以下、「チャネル領域」と
呼ぶ。）が誘起される。このチャネル領域は、絶縁膜１
０８とボディ領域１２０との境界に近づくほど誘起され
やすく、この境界から離れるに従って誘起されにくくな
る。このため、ソース領域１１６からドリフト領域１１
０に流れる電子は、図１８の矢印Ｅに示すように絶縁膜
１０８に近いボディ領域１２０の表面に沿って多く流
れ、ドレイン領域１１２を経てドレイン電極１１４に達
する。以下、チャネル領域をゲート電極と平行して流れ
る電流の方向を「チャネル電流方向」と呼ぶ。
【０００６】
【発明が解決しようとする課題】ところで、従来の電界
効果型半導体装置１００におけるボディ領域１２０の幅
方向について、図１８に示す区間Ｃ１−Ｃ２におけるボ
ディ領域１２０に導入された不純物の濃度は、図２０に
示す曲線のようにソース領域１１６から離れてドリフト
領域１１０に近づくほど低くなる。このことはソース領
域１１６を形成する際に行われる拡散の度合い（以下、
「広がりの程度」と呼ぶ。）によって、最高不純物濃度
に影響を及ぼすことになる。例えば、図２１に示すよう
に、ソース領域１１６とボディ領域１２０との境界が、
部位Ｌ10b を中心して部位Ｌ8bから部位Ｌ12b までの幅
の間で変化すると、最高不純物濃度もまた濃度Ｄ10c を
中心に濃度Ｄ8cから濃度Ｄ12c までの幅の間で変化する
ことになる。したがって、ソース領域１１６の広がりの
程度によって最高不純物濃度が変動し、しきい値電圧も
変化することになる。
効果型半導体装置１００におけるボディ領域１２０の幅
方向について、図１８に示す区間Ｃ１−Ｃ２におけるボ
ディ領域１２０に導入された不純物の濃度は、図２０に
示す曲線のようにソース領域１１６から離れてドリフト
領域１１０に近づくほど低くなる。このことはソース領
域１１６を形成する際に行われる拡散の度合い（以下、
「広がりの程度」と呼ぶ。）によって、最高不純物濃度
に影響を及ぼすことになる。例えば、図２１に示すよう
に、ソース領域１１６とボディ領域１２０との境界が、
部位Ｌ10b を中心して部位Ｌ8bから部位Ｌ12b までの幅
の間で変化すると、最高不純物濃度もまた濃度Ｄ10c を
中心に濃度Ｄ8cから濃度Ｄ12c までの幅の間で変化する
ことになる。したがって、ソース領域１１６の広がりの
程度によって最高不純物濃度が変動し、しきい値電圧も
変化することになる。
【０００７】したがって、従来の電界効果型半導体装置
では、しきい値電圧の安定化が図れなかった。こうした
しきい値電圧の変化は、異なるウェーハのみならず、同
一のウェーハ上においても発生する。本発明はこのよう
な点に鑑みてなされたものであり、その課題は、ソース
領域とボディ領域との境界から離れた位置のチャネル領
域に最高不純物濃度を示す部位を設けることによって、
ソース領域の広がりの程度による最高不純物濃度が影響
を受けないようにし、もってしきい値電圧を安定化させ
ることである。
では、しきい値電圧の安定化が図れなかった。こうした
しきい値電圧の変化は、異なるウェーハのみならず、同
一のウェーハ上においても発生する。本発明はこのよう
な点に鑑みてなされたものであり、その課題は、ソース
領域とボディ領域との境界から離れた位置のチャネル領
域に最高不純物濃度を示す部位を設けることによって、
ソース領域の広がりの程度による最高不純物濃度が影響
を受けないようにし、もってしきい値電圧を安定化させ
ることである。
【０００８】
【課題を解決するための第１の手段】請求項１に記載さ
れた発明は、第１導電型のソース領域とドレイン領域と
の間に介装されており前記第１導電型とは反対の導電型
である第２導電型のボディ領域と、そのボディ領域に絶
縁層を隔てて対向しているゲート電極とを有する電界効
果型半導体装置において、前記ボディ領域中で前記ゲー
ト電極と対向するチャネル領域内における最高不純物濃
度部位が、前記ボディ領域が前記ソース領域に接する部
位から離れた位置に存在している構成とする。
れた発明は、第１導電型のソース領域とドレイン領域と
の間に介装されており前記第１導電型とは反対の導電型
である第２導電型のボディ領域と、そのボディ領域に絶
縁層を隔てて対向しているゲート電極とを有する電界効
果型半導体装置において、前記ボディ領域中で前記ゲー
ト電極と対向するチャネル領域内における最高不純物濃
度部位が、前記ボディ領域が前記ソース領域に接する部
位から離れた位置に存在している構成とする。
【０００９】
【第１の手段による作用】請求項１の発明によれば、ボ
ディ領域中でゲート電極と対向するチャネル領域内に
は、ソース領域がボディ領域に接する部位から離れた位
置に最高不純物濃度部位が存在することになる。このた
め、ソース領域の広がりの程度にばらつきが生じても最
高不純物濃度は影響を受けないため、しきい値電圧を安
定化させることが可能になる。
ディ領域中でゲート電極と対向するチャネル領域内に
は、ソース領域がボディ領域に接する部位から離れた位
置に最高不純物濃度部位が存在することになる。このた
め、ソース領域の広がりの程度にばらつきが生じても最
高不純物濃度は影響を受けないため、しきい値電圧を安
定化させることが可能になる。
【００１０】
【課題を解決するための第２の手段】請求項２に記載さ
れた発明の電界効果型半導体装置の製造方法は、第１導
電型の半導体基板の表面に、絶縁層を隔ててゲート電極
を形成するゲート電極形成工程と、前記ゲート電極形成
工程で前記半導体基板の浅い部位に不純物を導入して前
記第１導電型のソース領域を形成するソース領域形成工
程と、前記ゲート電極形成工程でゲート電極が形成され
た半導体基板の表面に対して斜め方向から、前記半導体
基板の深い部位に不純物を導入して活性化させて前記第
１導電型とは反対の導電型である第２導電型のボディ領
域を形成するボディ領域形成工程とを有する。
れた発明の電界効果型半導体装置の製造方法は、第１導
電型の半導体基板の表面に、絶縁層を隔ててゲート電極
を形成するゲート電極形成工程と、前記ゲート電極形成
工程で前記半導体基板の浅い部位に不純物を導入して前
記第１導電型のソース領域を形成するソース領域形成工
程と、前記ゲート電極形成工程でゲート電極が形成され
た半導体基板の表面に対して斜め方向から、前記半導体
基板の深い部位に不純物を導入して活性化させて前記第
１導電型とは反対の導電型である第２導電型のボディ領
域を形成するボディ領域形成工程とを有する。
【００１１】なお、上記のソース領域形成工程とボディ
領域形成工程は、順不同に実行可能な工程である。ま
た、「半導体基板の深い部位に不純物を導入」という場
合には、半導体基板における表面上の凹凸から所定の距
離だけ深い部位に不純物を導入することを意味する。し
たがって、その深い部位に導入された不純物は、半導体
基板における表面上の凹凸形状とほぼ同様の凹凸形状に
沿う部位に多く存在することになる。
領域形成工程は、順不同に実行可能な工程である。ま
た、「半導体基板の深い部位に不純物を導入」という場
合には、半導体基板における表面上の凹凸から所定の距
離だけ深い部位に不純物を導入することを意味する。し
たがって、その深い部位に導入された不純物は、半導体
基板における表面上の凹凸形状とほぼ同様の凹凸形状に
沿う部位に多く存在することになる。
【００１２】
【第２の手段による作用】請求項２の発明によれば、ボ
ディ領域形成工程において斜め方向から半導体基板の深
い部位に不純物を導入している。この導入により、不純
物は水平方向にずれた位置に、半導体基板における表面
上の凹凸形状とほぼ同様の凹凸形状に沿う部位に多く存
在することになる。このため、ボディ領域中でゲート電
極と対向するチャネル領域内には、そのゲート電極の垂
直壁から水平方向にずれた部位に不純物が多く存在する
ことになり、これが最高不純物濃度部位となる。したが
って、ソース領域の広がりの程度が変化しても最高不純
物濃度は影響を受けないため、しきい値電圧を安定化さ
せることが可能になる。
ディ領域形成工程において斜め方向から半導体基板の深
い部位に不純物を導入している。この導入により、不純
物は水平方向にずれた位置に、半導体基板における表面
上の凹凸形状とほぼ同様の凹凸形状に沿う部位に多く存
在することになる。このため、ボディ領域中でゲート電
極と対向するチャネル領域内には、そのゲート電極の垂
直壁から水平方向にずれた部位に不純物が多く存在する
ことになり、これが最高不純物濃度部位となる。したが
って、ソース領域の広がりの程度が変化しても最高不純
物濃度は影響を受けないため、しきい値電圧を安定化さ
せることが可能になる。
【００１３】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。なお、半導体のプロセス技術に関し、酸化膜を
形成する熱酸化法，化学反応により薄膜を形成するＣＶ
Ｄ（Chemical Vapor Deposition ）法，マスク上の微細
パターンをウェーハ上に転写してレジストパターンを形
成するフォトリソグラフィ法，基板上に形成された薄膜
等を除去するＲＩＥ（Reactive Ion Etching）法，所望
の半導体領域に対して不純物を注入するイオン注入法，
基板や薄膜に不純物を導入する熱拡散法，物理的に薄膜
を形成するＰＶＤ（Physical Vapor Deposition ）法の
一つであって合金薄膜を形成するスパッタ法等のように
各方法については、いずれも公知な技術であるので詳細
な説明は省略する。また、この実施例では説明を簡単に
するため、第１導電型をｎ型とし、第２導電型をｐ型と
する場合の電界効果型半導体装置について説明する。
明する。なお、半導体のプロセス技術に関し、酸化膜を
形成する熱酸化法，化学反応により薄膜を形成するＣＶ
Ｄ（Chemical Vapor Deposition ）法，マスク上の微細
パターンをウェーハ上に転写してレジストパターンを形
成するフォトリソグラフィ法，基板上に形成された薄膜
等を除去するＲＩＥ（Reactive Ion Etching）法，所望
の半導体領域に対して不純物を注入するイオン注入法，
基板や薄膜に不純物を導入する熱拡散法，物理的に薄膜
を形成するＰＶＤ（Physical Vapor Deposition ）法の
一つであって合金薄膜を形成するスパッタ法等のように
各方法については、いずれも公知な技術であるので詳細
な説明は省略する。また、この実施例では説明を簡単に
するため、第１導電型をｎ型とし、第２導電型をｐ型と
する場合の電界効果型半導体装置について説明する。
【００１４】電界効果型半導体装置１０の一つである二
重拡散ＭＯＳ（ＤＭＯＳ;Double-diffused Metal Oxide
Semiconductor）−ＦＥＴ（Field Effect Transistor
）の断面構造を図１に示す。この電界効果型半導体装
置１０は、上記電界効果型半導体装置１００と同様に、
ｎ+ 型のドレイン領域２２、ｎ型のドリフト領域２０、
ｐ型のボディ領域３０Ｂおよびｎ+ 型のソース領域２６
を中心に構成されている。なお、具体的な構成は電界効
果型半導体装置１００との対比において、ドレイン領域
２２はドレイン領域１１２に、ドレイン電極２４はドレ
イン電極１１４に、ドリフト領域２０はドリフト領域１
１０に、ボディ領域３０Ｂはボディ領域１２０に、ソー
ス領域２６はソース領域１１６に、絶縁膜１８は絶縁膜
１０８に、ゲート電極１６はゲート電極１０６に、絶縁
膜１４は絶縁膜１０４に、ソース電極１２はソース電極
１０２にそれぞれ対応する。
重拡散ＭＯＳ（ＤＭＯＳ;Double-diffused Metal Oxide
Semiconductor）−ＦＥＴ（Field Effect Transistor
）の断面構造を図１に示す。この電界効果型半導体装
置１０は、上記電界効果型半導体装置１００と同様に、
ｎ+ 型のドレイン領域２２、ｎ型のドリフト領域２０、
ｐ型のボディ領域３０Ｂおよびｎ+ 型のソース領域２６
を中心に構成されている。なお、具体的な構成は電界効
果型半導体装置１００との対比において、ドレイン領域
２２はドレイン領域１１２に、ドレイン電極２４はドレ
イン電極１１４に、ドリフト領域２０はドリフト領域１
１０に、ボディ領域３０Ｂはボディ領域１２０に、ソー
ス領域２６はソース領域１１６に、絶縁膜１８は絶縁膜
１０８に、ゲート電極１６はゲート電極１０６に、絶縁
膜１４は絶縁膜１０４に、ソース電極１２はソース電極
１０２にそれぞれ対応する。
【００１５】ここで、ボディ領域３０Ｂにおける最高不
純物濃度部位２８は、絶縁膜１８の表面に沿う水平部分
と、ゲート電極１６の表面（垂直壁）に沿う垂直部分と
がある。この最高不純物濃度部位２８のうち垂直部分
は、絶縁膜１８とボディ領域３０Ｂの境界部位に達す
る。ところで、ソース電極１２を接地し、ドレイン電極
２４に正の電圧を印加するとともに、ゲート電極１６に
しきい値電圧以上の電圧を印加すると、絶縁膜１８を隔
ててゲート電極１６と対向しているボディ領域３０Ｂの
表面付近にはチャネル領域３０Ｃが誘起される。
純物濃度部位２８は、絶縁膜１８の表面に沿う水平部分
と、ゲート電極１６の表面（垂直壁）に沿う垂直部分と
がある。この最高不純物濃度部位２８のうち垂直部分
は、絶縁膜１８とボディ領域３０Ｂの境界部位に達す
る。ところで、ソース電極１２を接地し、ドレイン電極
２４に正の電圧を印加するとともに、ゲート電極１６に
しきい値電圧以上の電圧を印加すると、絶縁膜１８を隔
ててゲート電極１６と対向しているボディ領域３０Ｂの
表面付近にはチャネル領域３０Ｃが誘起される。
【００１６】このことから、チャネル領域３０Ｃ内に
は、必ず最高不純物濃度部位２８が存在することにな
る。すなわち、図１に示すチャネル電流方向の区間Ａ１
−Ａ２の不純物濃度は、図２に示すように、ソース領域
２６とボディ領域３０Ｂとの境界である部位Ｌ10と、ボ
ディ領域３０Ｂとドレイン領域２２との境界である部位
Ｌ30とにおける不純物濃度は、最高不純物濃度部位２８
の不純物濃度Ｄ20より低い。なお、この例では、ｎ+ 型
のソース領域２６における不純物濃度は濃度Ｄ30であ
り、ｎ+ 型のドレイン領域２２における不純物濃度は濃
度Ｄ10である。
は、必ず最高不純物濃度部位２８が存在することにな
る。すなわち、図１に示すチャネル電流方向の区間Ａ１
−Ａ２の不純物濃度は、図２に示すように、ソース領域
２６とボディ領域３０Ｂとの境界である部位Ｌ10と、ボ
ディ領域３０Ｂとドレイン領域２２との境界である部位
Ｌ30とにおける不純物濃度は、最高不純物濃度部位２８
の不純物濃度Ｄ20より低い。なお、この例では、ｎ+ 型
のソース領域２６における不純物濃度は濃度Ｄ30であ
り、ｎ+ 型のドレイン領域２２における不純物濃度は濃
度Ｄ10である。
【００１７】上記の構成をなす電界効果型半導体装置１
０では、ソース領域２６を形成する際の広がりの程度に
よっても、チャネル領域３０Ｃにおける最高不純物濃度
には影響を及ぼさない。すなわち、図３に示すように、
ソース領域２６とボディ領域３０Ｂとの境界が、部位Ｌ
10a を中心して部位Ｌ8aから部位Ｌ12a までの幅の間で
変化しても、最高不純物濃度は最高不純物濃度部位２８
における不純物濃度Ｄ20である。このため、ソース領域
２６の広がりの程度が変化しても、最高不純物濃度部位
２８は影響を受けない。したがって、チャネル領域３０
Ｃを流れる電子の流路の途中に最高不純物濃度を示す部
位が必ず存在することになり、その最高不純物濃度に依
存するしきい値電圧を安定化させることができる。
０では、ソース領域２６を形成する際の広がりの程度に
よっても、チャネル領域３０Ｃにおける最高不純物濃度
には影響を及ぼさない。すなわち、図３に示すように、
ソース領域２６とボディ領域３０Ｂとの境界が、部位Ｌ
10a を中心して部位Ｌ8aから部位Ｌ12a までの幅の間で
変化しても、最高不純物濃度は最高不純物濃度部位２８
における不純物濃度Ｄ20である。このため、ソース領域
２６の広がりの程度が変化しても、最高不純物濃度部位
２８は影響を受けない。したがって、チャネル領域３０
Ｃを流れる電子の流路の途中に最高不純物濃度を示す部
位が必ず存在することになり、その最高不純物濃度に依
存するしきい値電圧を安定化させることができる。
【００１８】次に、電界効果型半導体装置１０の製造方
法について、図４乃至図１１を参照しつつ説明する。 〔第１絶縁膜形成工程〕まず、図４に示すように、高濃
度ｎ+ 型の半導体基板（ドレイン領域２２）上に、低濃
度ｎ型のドリフト領域２０をエピタキシャル成長させ、
さらにそのドリフト領域２０の表面に熱酸化法により絶
縁膜（酸化膜）１８を形成する。 〔ゲート電極形成工程〕次に、図５に示すように、その
絶縁膜１８の表面にＣＶＤ法によりゲート電極｛リン
（化学記号：Ｐ）を多く含む多結晶シリコン膜｝１６を
推積する。
法について、図４乃至図１１を参照しつつ説明する。 〔第１絶縁膜形成工程〕まず、図４に示すように、高濃
度ｎ+ 型の半導体基板（ドレイン領域２２）上に、低濃
度ｎ型のドリフト領域２０をエピタキシャル成長させ、
さらにそのドリフト領域２０の表面に熱酸化法により絶
縁膜（酸化膜）１８を形成する。 〔ゲート電極形成工程〕次に、図５に示すように、その
絶縁膜１８の表面にＣＶＤ法によりゲート電極｛リン
（化学記号：Ｐ）を多く含む多結晶シリコン膜｝１６を
推積する。
【００１９】〔ソース領域形成工程〕そして、図６に示
すように、フォトリソグラフィ法とＲＩＥ法を用いて、
ゲート電極１６を所定のパターンに形成する。なお、こ
のパターン形成後、ゲート電極１６の厚さが十分に厚い
場合には、パターン形成の際に用いるレジスト膜４０を
除去してもよい。その後、イオン注入法により、絶縁膜
１８の表面に対してほぼ垂直方向から不純物としてのヒ
素（化学記号：Ａs ）を注入し、ｎ+ 型のソース領域２
６を形成する。
すように、フォトリソグラフィ法とＲＩＥ法を用いて、
ゲート電極１６を所定のパターンに形成する。なお、こ
のパターン形成後、ゲート電極１６の厚さが十分に厚い
場合には、パターン形成の際に用いるレジスト膜４０を
除去してもよい。その後、イオン注入法により、絶縁膜
１８の表面に対してほぼ垂直方向から不純物としてのヒ
素（化学記号：Ａs ）を注入し、ｎ+ 型のソース領域２
６を形成する。
【００２０】〔ボディ領域形成工程〕さらに、図７に示
すように、斜めイオン注入法により、絶縁膜１８の表面
に対して斜め方向から不純物としてのホウ素（化学記
号：Ｂ）を注入し、ｐ型のボディ領域３０Ｂを形成す
る。例えば、高加速エネルギーでイオンを加速させ、絶
縁膜１８の表面に対して４５度方向からホウ素を注入す
る。ここで、斜めイオン注入法を行う際、図８に示すよ
うに、半導体基板における表面上の凹凸から投影飛程Ｌ
だけ斜めに不純物を注入する。このとき、ゲート電極１
６の表面（垂直壁）から投影飛程Ｌだけ斜めに不純物を
注入した部位が、絶縁膜１８とボディ領域３０Ｂの境界
に達するような角度と加速エネルギーで行う必要があ
る。こうすることによって、絶縁膜１８を隔ててゲート
電極１６と対向しているボディ領域３０Ｂの表面付近に
誘起されるチャネル領域３０Ｃにおいて、最高不純物濃
度部位２８を確保することができる。
すように、斜めイオン注入法により、絶縁膜１８の表面
に対して斜め方向から不純物としてのホウ素（化学記
号：Ｂ）を注入し、ｐ型のボディ領域３０Ｂを形成す
る。例えば、高加速エネルギーでイオンを加速させ、絶
縁膜１８の表面に対して４５度方向からホウ素を注入す
る。ここで、斜めイオン注入法を行う際、図８に示すよ
うに、半導体基板における表面上の凹凸から投影飛程Ｌ
だけ斜めに不純物を注入する。このとき、ゲート電極１
６の表面（垂直壁）から投影飛程Ｌだけ斜めに不純物を
注入した部位が、絶縁膜１８とボディ領域３０Ｂの境界
に達するような角度と加速エネルギーで行う必要があ
る。こうすることによって、絶縁膜１８を隔ててゲート
電極１６と対向しているボディ領域３０Ｂの表面付近に
誘起されるチャネル領域３０Ｃにおいて、最高不純物濃
度部位２８を確保することができる。
【００２１】レジスト膜４０を除去した後に、低温熱処
理（例えば、 900℃，30分）、あるいは短時間の高温熱
処理（例えば、1100℃，30秒）によって、ソース領域２
６とボディ領域３０Ｂに注入した不純物をほとんど拡散
させないで、イオン注入によって発生した格子欠陥を回
復させて活性化（アニール）させる。
理（例えば、 900℃，30分）、あるいは短時間の高温熱
処理（例えば、1100℃，30秒）によって、ソース領域２
６とボディ領域３０Ｂに注入した不純物をほとんど拡散
させないで、イオン注入によって発生した格子欠陥を回
復させて活性化（アニール）させる。
【００２２】〔第２絶縁膜形成工程〕それから、図９に
示すように、ＣＶＤ法によりリンを多く含む絶縁膜（酸
化膜）１４をゲート電極１６の表面に推積する。その
後、図１０に示すように、フォトリソグラフィ法とＲＩ
Ｅ法を用いて、絶縁膜１４を所定のパターンに形成す
る。
示すように、ＣＶＤ法によりリンを多く含む絶縁膜（酸
化膜）１４をゲート電極１６の表面に推積する。その
後、図１０に示すように、フォトリソグラフィ法とＲＩ
Ｅ法を用いて、絶縁膜１４を所定のパターンに形成す
る。
【００２３】〔ソース電極形成工程〕そして、図１１に
示すように、絶縁膜１４をマスクとし、ＲＩＥ法を用い
てソース領域２６をエッチングする。その後、スパッタ
法によりアルミニウム（化学記号：Ａl ）等の金属を推
積し、ソース電極１２を形成すると、図１に示す電界効
果型半導体装置１０が完成する。なお、上記製造工程に
おいて、ゲート電極形成工程の後に実行されるソース領
域形成工程とボディ領域形成工程は順不同に実行可能で
ある。
示すように、絶縁膜１４をマスクとし、ＲＩＥ法を用い
てソース領域２６をエッチングする。その後、スパッタ
法によりアルミニウム（化学記号：Ａl ）等の金属を推
積し、ソース電極１２を形成すると、図１に示す電界効
果型半導体装置１０が完成する。なお、上記製造工程に
おいて、ゲート電極形成工程の後に実行されるソース領
域形成工程とボディ領域形成工程は順不同に実行可能で
ある。
【００２４】この製造方法では、ゲート電極１６の表面
（垂直壁）から投影飛程Ｌだけ斜めに不純物を注入した
部位が、絶縁膜１８とボディ領域３０Ｂの境界に達する
ような角度で行うことによって、最高不純物濃度部位２
８をチャネル領域３０Ｃ内に確保することができる。し
かも、この最高不純物濃度部位２８は、ボディ領域３０
Ｂがソース領域２６に接する部位から離れた位置に存在
することになる。したがって、ソース領域２６の広がり
の程度が変化しても最高不純物濃度部位２８は影響を受
けず、その最高不純物濃度部位２８の濃度に依存するし
きい値電圧を安定化させることができる。
（垂直壁）から投影飛程Ｌだけ斜めに不純物を注入した
部位が、絶縁膜１８とボディ領域３０Ｂの境界に達する
ような角度で行うことによって、最高不純物濃度部位２
８をチャネル領域３０Ｃ内に確保することができる。し
かも、この最高不純物濃度部位２８は、ボディ領域３０
Ｂがソース領域２６に接する部位から離れた位置に存在
することになる。したがって、ソース領域２６の広がり
の程度が変化しても最高不純物濃度部位２８は影響を受
けず、その最高不純物濃度部位２８の濃度に依存するし
きい値電圧を安定化させることができる。
【００２５】ここで、本発明では、上述したしきい値電
圧を安定化させる効果とともに、パンチスルー電圧の値
を安定化させるという効果も付随的に奏する。この理由
について、以下に説明する。まず、図１８に示す従来の
電界効果型半導体装置１００を製造する際において、ド
リフト領域１１０をエピタキシャル成長させるとき、シ
ラン（Ｓi Ｈ4 ）ガスとホスフィン（ＰＨ3 ）ガスとの
濃度比のずれや、それらのガスの温度変化によって不純
物濃度も変化する。すなわち、図１３に示す様にドリフ
ト領域１１０の濃度は、濃度Ｄ10b を中心に濃度Ｄ8bか
ら濃度Ｄ12b までの幅の間で変化する。このとき、ボデ
ィ領域１２０とドリフト領域１１０との境界は部位Ｌ30
b を中心して部位Ｌ28b から部位Ｌ32b までの幅の間で
変化する。したがって、ボディ領域１２０における幅方
向の距離に依存するパンチスルー電圧の値も変化するこ
とになる。
圧を安定化させる効果とともに、パンチスルー電圧の値
を安定化させるという効果も付随的に奏する。この理由
について、以下に説明する。まず、図１８に示す従来の
電界効果型半導体装置１００を製造する際において、ド
リフト領域１１０をエピタキシャル成長させるとき、シ
ラン（Ｓi Ｈ4 ）ガスとホスフィン（ＰＨ3 ）ガスとの
濃度比のずれや、それらのガスの温度変化によって不純
物濃度も変化する。すなわち、図１３に示す様にドリフ
ト領域１１０の濃度は、濃度Ｄ10b を中心に濃度Ｄ8bか
ら濃度Ｄ12b までの幅の間で変化する。このとき、ボデ
ィ領域１２０とドリフト領域１１０との境界は部位Ｌ30
b を中心して部位Ｌ28b から部位Ｌ32b までの幅の間で
変化する。したがって、ボディ領域１２０における幅方
向の距離に依存するパンチスルー電圧の値も変化するこ
とになる。
【００２６】図１に示す本発明の電界効果型半導体装置
１０の場合であっても、やはりガスの濃度比率や温度変
化によって不純物濃度も変化する。しかし、ボディ領域
３０Ｂにおける不純物濃度曲線は部位Ｌ20を最高不純物
濃度とする凸形の曲線であるので、ボディ領域３０Ｂと
ドリフト領域２０との境界ではその不純物濃度曲線の傾
きが急峻である。このため、従来の電界効果型半導体装
置１００と同じドリフト領域１１０の不純物濃度の変化
で見ると、図１２に示す様にボディ領域３０Ｂとドリフ
ト領域２０との境界は部位Ｌ30a を中心して部位Ｌ28a
から部位Ｌ32aまでの幅の間で変化するが、その変動幅
は小さい。したがって、ボディ領域３０Ｂにおける幅方
向の距離の変動は小さくなるので、その幅方向の距離に
依存するパンチスルー電圧の値を安定化させることがで
きる。
１０の場合であっても、やはりガスの濃度比率や温度変
化によって不純物濃度も変化する。しかし、ボディ領域
３０Ｂにおける不純物濃度曲線は部位Ｌ20を最高不純物
濃度とする凸形の曲線であるので、ボディ領域３０Ｂと
ドリフト領域２０との境界ではその不純物濃度曲線の傾
きが急峻である。このため、従来の電界効果型半導体装
置１００と同じドリフト領域１１０の不純物濃度の変化
で見ると、図１２に示す様にボディ領域３０Ｂとドリフ
ト領域２０との境界は部位Ｌ30a を中心して部位Ｌ28a
から部位Ｌ32aまでの幅の間で変化するが、その変動幅
は小さい。したがって、ボディ領域３０Ｂにおける幅方
向の距離の変動は小さくなるので、その幅方向の距離に
依存するパンチスルー電圧の値を安定化させることがで
きる。
【００２７】本発明を適用する第２の構成をなす電界効
果型半導体装置５０について、図１４を参照しつつ説明
する。図１４には、その例である横形二重拡散ＭＯＳ
（ＬＤＭＯＳ;Lateral Double-diffused MOS）−ＦＥＴ
の断面構造を示す。なお、図１に示す電界効果型半導体
装置１０（二重拡散ＭＯＳ−ＦＥＴ）と同一の要素につ
いては同一の番号を付し、それらの要素についての説明
を省略する。ここで、図１４に示す電界効果型半導体装
置５０が図１に示す電界効果型半導体装置１０と異なる
のは、ドレイン領域２２がドリフト領域２０を隔ててチ
ャネル電流方向にボディ領域３０Ｂと対向して形成され
ている点である。すなわち、ドレイン領域２２はソース
領域２６と同様にボディ領域３０Ｂの表面に接する内部
に形成されており、そのドレイン領域２２の表面は絶縁
膜１８で覆われている。なお、ドレイン電極２４は絶縁
膜１８の開口部を通じて接している。このような構成を
なす電界効果型半導体装置５０において、図１４に示す
幅方向の区間Ａ３−Ａ４の不純物濃度の変化は図１５に
示すようになる。
果型半導体装置５０について、図１４を参照しつつ説明
する。図１４には、その例である横形二重拡散ＭＯＳ
（ＬＤＭＯＳ;Lateral Double-diffused MOS）−ＦＥＴ
の断面構造を示す。なお、図１に示す電界効果型半導体
装置１０（二重拡散ＭＯＳ−ＦＥＴ）と同一の要素につ
いては同一の番号を付し、それらの要素についての説明
を省略する。ここで、図１４に示す電界効果型半導体装
置５０が図１に示す電界効果型半導体装置１０と異なる
のは、ドレイン領域２２がドリフト領域２０を隔ててチ
ャネル電流方向にボディ領域３０Ｂと対向して形成され
ている点である。すなわち、ドレイン領域２２はソース
領域２６と同様にボディ領域３０Ｂの表面に接する内部
に形成されており、そのドレイン領域２２の表面は絶縁
膜１８で覆われている。なお、ドレイン電極２４は絶縁
膜１８の開口部を通じて接している。このような構成を
なす電界効果型半導体装置５０において、図１４に示す
幅方向の区間Ａ３−Ａ４の不純物濃度の変化は図１５に
示すようになる。
【００２８】本発明を適用する第３の構成をなす電界効
果型半導体装置６０について、図１６を参照しつつ説明
する。図１６には、その例である縦形Ｕ溝ＭＯＳ（ＶＵ
ＭＯＳ;Vertical Ｕ-groovedMOS）−ＦＥＴの断面構造
を示す。なお、図１に示す電界効果型半導体装置１０
（二重拡散ＭＯＳ−ＦＥＴ）と同一の要素については同
一の番号を付し、その要素についての説明を省略する。
ここで、図１６に示す電界効果型半導体装置６０が図１
に示す電界効果型半導体装置１０と異なるのは、ボディ
領域３０Ｂとドリフト領域２０に渡って、ゲート電極１
６が絶縁膜１８を隔てて柱状に形成されている点であ
る。このような構成をなす電界効果型半導体装置６０に
おいて、図１６に示すチャネル電流方向の区間Ａ５−Ａ
６の不純物濃度の変化は図１７に示すようになる。
果型半導体装置６０について、図１６を参照しつつ説明
する。図１６には、その例である縦形Ｕ溝ＭＯＳ（ＶＵ
ＭＯＳ;Vertical Ｕ-groovedMOS）−ＦＥＴの断面構造
を示す。なお、図１に示す電界効果型半導体装置１０
（二重拡散ＭＯＳ−ＦＥＴ）と同一の要素については同
一の番号を付し、その要素についての説明を省略する。
ここで、図１６に示す電界効果型半導体装置６０が図１
に示す電界効果型半導体装置１０と異なるのは、ボディ
領域３０Ｂとドリフト領域２０に渡って、ゲート電極１
６が絶縁膜１８を隔てて柱状に形成されている点であ
る。このような構成をなす電界効果型半導体装置６０に
おいて、図１６に示すチャネル電流方向の区間Ａ５−Ａ
６の不純物濃度の変化は図１７に示すようになる。
【００２９】ここで、図１５と図１７に示す不純物濃度
の変化からも明らかなように、絶縁膜１８を隔ててゲー
ト電極１６と対向しているｐ型のボディ領域３０Ｂの表
面付近に誘起されるチャネル領域３０Ｃには、最高不純
物濃度部位２８が確実に存在しており、ソース領域２６
の広がりの程度の変化による影響を受けない。したがっ
て、電界効果型半導体装置５０，６０の構成であって
も、電界効果型半導体装置１０と同様にしきい値電圧を
安定化させることができる。また、付随的に、パンチス
ルー電圧の値を安定化させることができる。
の変化からも明らかなように、絶縁膜１８を隔ててゲー
ト電極１６と対向しているｐ型のボディ領域３０Ｂの表
面付近に誘起されるチャネル領域３０Ｃには、最高不純
物濃度部位２８が確実に存在しており、ソース領域２６
の広がりの程度の変化による影響を受けない。したがっ
て、電界効果型半導体装置５０，６０の構成であって
も、電界効果型半導体装置１０と同様にしきい値電圧を
安定化させることができる。また、付随的に、パンチス
ルー電圧の値を安定化させることができる。
【００３０】以上では電界効果型半導体装置およびその
製造方法の一実施例について説明したが、この電界効果
型半導体装置およびその製造方法におけるその他の部分
の構造、形状、大きさ、材質、個数、配置、動作条件、
製造手順等についても、本実施例に限定されるものでな
い。例えば、本発明は二重拡散ＭＯＳ−ＦＥＴ，横形二
重拡散ＭＯＳ−ＦＥＴ，縦形Ｕ溝ＭＯＳ−ＦＥＴに適用
したが、これらの電界効果型半導体装置に限ることな
く、薄膜トランジスタ（ＴＦＴ;Thin Film Transistor
），ＳＯＩ（SiliconOn Insulator），縦形ＭＯＳ（Ve
rtical MOS）−ＦＥＴ，縦形二重拡散ＭＯＳ（ＶＤＭＯ
Ｓ;Vertical Double-diffused MOS ）−ＦＥＴ，縦形Ｖ
溝ＭＯＳ（ＶＶＭＯＳ;Vertical Ｖ-grooved MOS）−Ｆ
ＥＴ，ヒ化ガリウムＦＥＴ（Ｇa Ａs −ＦＥＴ），ヘテ
ロ接合ＦＥＴ（ＨＥＭＴ），Ｉn Ｐ−ＦＥＴ等のよう
に、おおよそ絶縁膜を隔ててゲート電極と対向している
ボディ領域の表面付近にチャネル領域が誘起される全て
の電界効果型半導体装置に適用できる。これらの電界効
果型半導体装置に本発明を適用した場合でも、上記実施
例と同様の効果を得ることができる。
製造方法の一実施例について説明したが、この電界効果
型半導体装置およびその製造方法におけるその他の部分
の構造、形状、大きさ、材質、個数、配置、動作条件、
製造手順等についても、本実施例に限定されるものでな
い。例えば、本発明は二重拡散ＭＯＳ−ＦＥＴ，横形二
重拡散ＭＯＳ−ＦＥＴ，縦形Ｕ溝ＭＯＳ−ＦＥＴに適用
したが、これらの電界効果型半導体装置に限ることな
く、薄膜トランジスタ（ＴＦＴ;Thin Film Transistor
），ＳＯＩ（SiliconOn Insulator），縦形ＭＯＳ（Ve
rtical MOS）−ＦＥＴ，縦形二重拡散ＭＯＳ（ＶＤＭＯ
Ｓ;Vertical Double-diffused MOS ）−ＦＥＴ，縦形Ｖ
溝ＭＯＳ（ＶＶＭＯＳ;Vertical Ｖ-grooved MOS）−Ｆ
ＥＴ，ヒ化ガリウムＦＥＴ（Ｇa Ａs −ＦＥＴ），ヘテ
ロ接合ＦＥＴ（ＨＥＭＴ），Ｉn Ｐ−ＦＥＴ等のよう
に、おおよそ絶縁膜を隔ててゲート電極と対向している
ボディ領域の表面付近にチャネル領域が誘起される全て
の電界効果型半導体装置に適用できる。これらの電界効
果型半導体装置に本発明を適用した場合でも、上記実施
例と同様の効果を得ることができる。
【００３１】また、本発明は第１導電型をｎ型とし、第
２導電型をｐ型とする場合の電界効果型半導体装置につ
いて適用したが、逆の態様である第１導電型をｐ型と
し、第２導電型をｎ型とする場合の電界効果型半導体装
置についても同様に本発明を適用することができる。こ
の場合であっても、ソース領域の広がりの程度による影
響を受けない最高不純物濃度部位が確実に存在すること
となり、上記実施例と同様の効果を得ることができる。
２導電型をｐ型とする場合の電界効果型半導体装置につ
いて適用したが、逆の態様である第１導電型をｐ型と
し、第２導電型をｎ型とする場合の電界効果型半導体装
置についても同様に本発明を適用することができる。こ
の場合であっても、ソース領域の広がりの程度による影
響を受けない最高不純物濃度部位が確実に存在すること
となり、上記実施例と同様の効果を得ることができる。
【００３２】さらに、上記の電界効果型半導体装置にお
いて、ｎ+ 型であるドレイン領域の導電型を変えたｐ+
型のドレイン領域を有する導電度変調型半導体装置につ
いても本発明を同様に適用することができる。例えば、
絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ;Insulat
e Gate Bipolar-mode Transistor）について本発明を適
用する場合に最適である。この場合には、耐圧（パンチ
スルー電圧）をより高くしつつ、抵抗を減らすことがで
きる。
いて、ｎ+ 型であるドレイン領域の導電型を変えたｐ+
型のドレイン領域を有する導電度変調型半導体装置につ
いても本発明を同様に適用することができる。例えば、
絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ;Insulat
e Gate Bipolar-mode Transistor）について本発明を適
用する場合に最適である。この場合には、耐圧（パンチ
スルー電圧）をより高くしつつ、抵抗を減らすことがで
きる。
【００３３】そして、実施例に示す電界効果型半導体装
置１０等は、図１や図１４等に示すような断面構造を構
成してあれば足り、電界効果型半導体装置１０等の上方
からみる形状にはとらわれない。例えば、電界効果型半
導体装置１０等の上方からみる形状は、格子状やストラ
イプ状、円形（楕円形）状、あるいは三角形以上の多角
形状であっても本発明を実施する際に影響はない。
置１０等は、図１や図１４等に示すような断面構造を構
成してあれば足り、電界効果型半導体装置１０等の上方
からみる形状にはとらわれない。例えば、電界効果型半
導体装置１０等の上方からみる形状は、格子状やストラ
イプ状、円形（楕円形）状、あるいは三角形以上の多角
形状であっても本発明を実施する際に影響はない。
【００３４】
【発明の効果】以上説明したように、請求項１の発明
は、ボディ領域中でゲート電極と対向するチャネル領域
内には、ソース領域がボディ領域に接する部位から離れ
た位置に最高不純物濃度部位を存在させる構成としたの
で、ソース領域の広がりの程度が変化しても、最高不純
物濃度部位は影響を受けない。したがって、チャネル領
域を流れる電子の流路の途中に最高不純物濃度を示す部
位が必ず存在することになり、その最高不純物濃度に依
存するしきい値電圧を安定化させることができる。
は、ボディ領域中でゲート電極と対向するチャネル領域
内には、ソース領域がボディ領域に接する部位から離れ
た位置に最高不純物濃度部位を存在させる構成としたの
で、ソース領域の広がりの程度が変化しても、最高不純
物濃度部位は影響を受けない。したがって、チャネル領
域を流れる電子の流路の途中に最高不純物濃度を示す部
位が必ず存在することになり、その最高不純物濃度に依
存するしきい値電圧を安定化させることができる。
【００３５】また、請求項２の発明は、斜め方向から半
導体基板の深い部位に不純物を導入するボディ領域形成
工程を設けたので、導入された不純物は水平方向にずれ
た位置に、半導体基板における表面上の凹凸形状とほぼ
同様の凹凸形状に沿う部位に多く存在することになる。
このため、ボディ領域中でゲート電極と対向するチャネ
ル領域内には、そのゲート電極の垂直壁から水平方向に
ずれた部位に不純物が多く存在することになり、これが
最高不純物濃度部位となる。したがって、ソース領域の
広がりの程度が変化しても最高不純物濃度部位は影響を
受けず、その最高不純物濃度部位の濃度に依存するしき
い値電圧を安定化させることができる。
導体基板の深い部位に不純物を導入するボディ領域形成
工程を設けたので、導入された不純物は水平方向にずれ
た位置に、半導体基板における表面上の凹凸形状とほぼ
同様の凹凸形状に沿う部位に多く存在することになる。
このため、ボディ領域中でゲート電極と対向するチャネ
ル領域内には、そのゲート電極の垂直壁から水平方向に
ずれた部位に不純物が多く存在することになり、これが
最高不純物濃度部位となる。したがって、ソース領域の
広がりの程度が変化しても最高不純物濃度部位は影響を
受けず、その最高不純物濃度部位の濃度に依存するしき
い値電圧を安定化させることができる。
【図１】本発明の電界効果型半導体装置の構造を示す断
面図である。
面図である。
【図２】チャネル電流方向の不純物濃度の変化を示す図
である。
である。
【図３】チャネル電流方向の不純物濃度の変化を示す図
である。
である。
【図４】第１の絶縁膜を形成する工程を示す図である。
【図５】ゲート電極を形成する工程を示す図である。
【図６】ソース領域を形成する工程を示す図である。
【図７】ボディ領域を形成する工程を示す図である。
【図８】不純物の導入方法を示す図である。
【図９】第２の絶縁膜を形成する工程を示す図である。
【図１０】第１の絶縁膜と第２の絶縁膜を所定のパター
ンにエッチングする工程を示す図である。
ンにエッチングする工程を示す図である。
【図１１】ソース領域をエッチングする工程を示す図で
ある。
ある。
【図１２】従来の電界効果型半導体装置のチャネル電流
方向の不純物濃度の変化を示す図である。
方向の不純物濃度の変化を示す図である。
【図１３】チャネル電流方向の不純物濃度の変化を示す
図である。
図である。
【図１４】第２の電界効果型半導体装置の構造を示す断
面図である。
面図である。
【図１５】第２の電界効果型半導体装置のチャネル電流
方向の不純物濃度の変化を示す図である。
方向の不純物濃度の変化を示す図である。
【図１６】第３の電界効果型半導体装置の構造を示す断
面図である。
面図である。
【図１７】第３の電界効果型半導体装置のチャネル電流
方向の不純物濃度の変化を示す図である。
方向の不純物濃度の変化を示す図である。
【図１８】従来の電界効果型半導体装置の構造を示す断
面図である。
面図である。
【図１９】従来の電界効果型半導体装置のボディ領域に
おける深さ方向の不純物濃度の変化を示す図である。
おける深さ方向の不純物濃度の変化を示す図である。
【図２０】従来の電界効果型半導体装置のチャネル電流
方向の不純物濃度の変化を示す図である。
方向の不純物濃度の変化を示す図である。
【図２１】従来の電界効果型半導体装置のチャネル電流
方向の不純物濃度の変化を示す図である。
方向の不純物濃度の変化を示す図である。
１０ 電界効果型半導体装置 １２ ソース電極 １４ 絶縁膜 １６ ゲート電極 １８ 絶縁膜（絶縁層） ２０ ドリフト領域 ２２ ドレイン領域 ２４ ドレイン電極 ２６ ソース領域 ２８ 最高不純物濃度部位 ３０Ｂ ボディ領域 ３０Ｃ チャネル領域
Claims (2)
- 【請求項１】 第１導電型のソース領域とドレイン領域
との間に介装されており前記第１導電型とは反対の導電
型である第２導電型のボディ領域と、そのボディ領域に
絶縁層を隔てて対向しているゲート電極とを有する電界
効果型半導体装置において、 前記ボディ領域中で前記ゲート電極と対向するチャネル
領域内における最高不純物濃度部位が、前記ボディ領域
が前記ソース領域に接する部位から離れた位置に存在し
ていることを特徴とする電界効果型半導体装置。 - 【請求項２】 第１導電型の半導体基板の表面に、絶縁
層を隔ててゲート電極を形成するゲート電極形成工程
と、 前記ゲート電極形成工程で前記半導体基板の浅い部位に
不純物を導入して前記第１導電型のソース領域を形成す
るソース領域形成工程と、 前記ゲート電極形成工程でゲート電極が形成された半導
体基板の表面に対して斜め方向から、前記半導体基板の
深い部位に不純物を導入して活性化させて前記第１導電
型とは反対の導電型である第２導電型のボディ領域を形
成するボディ領域形成工程と、 を有する電界効果型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7125091A JPH08321603A (ja) | 1995-05-24 | 1995-05-24 | 電界効果型半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7125091A JPH08321603A (ja) | 1995-05-24 | 1995-05-24 | 電界効果型半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08321603A true JPH08321603A (ja) | 1996-12-03 |
Family
ID=14901628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7125091A Pending JPH08321603A (ja) | 1995-05-24 | 1995-05-24 | 電界効果型半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08321603A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1302557C (zh) * | 2002-11-01 | 2007-02-28 | 丰田自动车株式会社 | 场效应半导体装置 |
| EP1221720A3 (en) * | 2000-12-28 | 2007-08-01 | Canon Kabushiki Kaisha | Semiconductor device, method for manufacturing the same, and ink jet apparatus |
| JP2009277741A (ja) * | 2008-05-13 | 2009-11-26 | Oki Semiconductor Co Ltd | 半導体装置及びその製造方法 |
| JP2011100913A (ja) * | 2009-11-09 | 2011-05-19 | New Japan Radio Co Ltd | 半導体装置の製造方法 |
| JP2015041644A (ja) * | 2013-08-20 | 2015-03-02 | 富士電機株式会社 | Ｍｏｓ型半導体装置の製造方法 |
-
1995
- 1995-05-24 JP JP7125091A patent/JPH08321603A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1221720A3 (en) * | 2000-12-28 | 2007-08-01 | Canon Kabushiki Kaisha | Semiconductor device, method for manufacturing the same, and ink jet apparatus |
| CN1302557C (zh) * | 2002-11-01 | 2007-02-28 | 丰田自动车株式会社 | 场效应半导体装置 |
| JP2009277741A (ja) * | 2008-05-13 | 2009-11-26 | Oki Semiconductor Co Ltd | 半導体装置及びその製造方法 |
| JP2011100913A (ja) * | 2009-11-09 | 2011-05-19 | New Japan Radio Co Ltd | 半導体装置の製造方法 |
| JP2015041644A (ja) * | 2013-08-20 | 2015-03-02 | 富士電機株式会社 | Ｍｏｓ型半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6297104B1 (en) | Methods to produce asymmetric MOSFET devices | |
| JP3521246B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| EP0345380A2 (en) | Manufacture of a semiconductor device | |
| JP3704164B2 (ja) | 浅い半導体接合の形成方法 | |
| JP3217690B2 (ja) | 半導体装置の製造方法 | |
| US6620669B2 (en) | Manufacture of trench-gate semiconductor devices | |
| JPS61259576A (ja) | 電界効果トランジスタ | |
| JPH1126758A (ja) | トレンチ型ｍｏｓ半導体装置およびその製造方法 | |
| US11031466B2 (en) | Method of forming oxygen inserted Si-layers in power semiconductor devices | |
| JP2006066439A (ja) | 半導体装置およびその製造方法 | |
| JPH09283535A (ja) | 半導体装置の製造方法 | |
| JP3279151B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11163342A (ja) | 半導体装置 | |
| US6921938B2 (en) | Double diffused field effect transistor having reduced on-resistance | |
| US5780878A (en) | Lateral gate, vertical drift region transistor | |
| JP2002026323A (ja) | トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型ｍｉｓデバイスの製造方法 | |
| US5786251A (en) | Method for producing a channel region layer in a voltage controlled semiconductor device | |
| JPH08321603A (ja) | 電界効果型半導体装置およびその製造方法 | |
| JP4048856B2 (ja) | 半導体装置の製造方法 | |
| US5834810A (en) | Asymmetrical vertical lightly doped drain transistor and method of forming the same | |
| KR100291405B1 (ko) | 필드산화물전계효과트랜지스터및그제조방법 | |
| JPH0216022B2 (ja) | ||
| JPH08255902A (ja) | 絶縁ゲート型半導体装置とその製造方法 | |
| CN100395876C (zh) | 功率金属氧化物半导体场效应晶体管的制造方法 | |
| JP3307972B2 (ja) | 電界効果トランジスタの作製方法および電界効果トランジスタ |