JPH0832183B2 - インバータのパルス幅変調制御装置 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はインバータのパルス幅変調制御装置に関し、
特にキャリア周波数を高めて精密な波形制御を行うもの
の改良に関する。

（従来の技術） 近年、高速スイッチング・デバイスとしてMOSFET（金
属酸化膜ゲート電界効果形トランジスタ）等の素子が現
われ、これをインバータのパルス幅変調に採用すれば、
精密な波形制御が可能になって、電磁騒音の低減や、モ
ータ効率の上昇等の効果を得ることが可能になってき
た。

そこで、従来、アナログ制御回路を設けたり、又はデ
ィジタル回路の専用ハードウエアやDSP等の高速演算器
を用いて、高いキャリア周波数（例えば20KHz）による
パルス幅変調を可能として、上記の電磁騒音等の低減効
果を確保するものが知られている。（例えば昭和62年電
気学会産業応用部門全国大会の予稿集の「高周波スイッ
チングの汎用インバータへの適用」、発表者，岡土千
尋、等を参照）。

（発明が解決しようとする課題） しかしながら、上記従来のものでは、回路が複雑であ
ると共に、各種の調整が繁雑であり、また高価格につく
等の欠点があった。

そこで、安価で回路構成の簡易な１チップのマイクロ
コンピュータ（以下、マイコンと略称する）を採用する
ことが考えられるが、この考えでは、パルス幅変調パタ
ーンの発生に必要な一連の処理に対してマイコンの演算
時間が長くて例えば200μＳ程度の時間を要し、キャリ
ア周波数にして最大でも5KHz程度に留まる。このため、
高周波（2OKHz以上）のキャリア周波数によるパルス幅
変調は一般に困難である。

本発明は斯かる点に鑑みてなされたものであり、その
目的は、見掛け上、キャリア周波数を高めたに等しい状
況とすることにより、１チップマイコンを採用しなが
ら、低価格で簡易な回路構成でもって等価的に高いキャ
リア周波数でのパルス幅変調を可能にして、精密な波形
制御による電磁騒音の低減、モータ効率の上昇等の効果
を得ることにある。

その場合、パルス幅変調パターンの形成については、
出力電圧の時間積分の軌跡を円軌跡に近づけるようパル
ス幅変調パターンを決定して行うときには、パルス幅変
調パターンを比較的容易に形成することができるから、
これを利用することが望ましい。今、これを詳述する
に、先ず、インバータの出力端子の電位をva,vb,vc、三
相巻線の中性点の電位をvnとし、また次式で定義される
出力電圧ベクトル 及び該電圧ベクトル の時間積分 を考える。

今、誘導電動機の三相巻線に角周波数ωの平衡三相電
圧 が加わる時の電圧ベクトル 及びその時間積分 は、複素平面上で円軌跡を描く。

一方、電圧形インバータでは、各相アーム中の何れか
一方のトランジスタは必ずON状態にあるから、便宜上、
＋側のON状態を「１」、−側のON状態を「０」で表わ
し、ａ相、ｂ相、ｃ相の順に「101」、「011」等と表記
すると、インバータ（３）の状態は８通り存在する。こ
の各状態の電圧ベクトル （Ｐ＝０〜７）は、大きさが （Vdは直流電圧）であり、その方向は、第３図に示す方
向となる。ここに、 は で零ベクトルである。上記電圧ベクトルの時間積分 であるから、インバータの駆動時の時間積分 は、電圧ベクトル の速度で動く（但し、零ベクトルの場合は停止する）。

以上から、電圧形インバータのパルス幅変調パターン
は、電圧ベクトルの時間積分 の複素平面上でのベクトル軌跡が指定半径Ｒの円周に沿
って角速度ωで動くよう電圧ベクトル を適宜選定して決定する。（指定半径Ｒは、基本波電圧
の線電圧の実効値をV₁、角周波数をωとすると、Ｒ＝V₁
／ωである。） つまり、例えば第４図に示す如く、角度φが０≦φ≦
π/3の範囲では、電圧ベクトル 及び零ベクトル（例えば ）を用い、点P₀にて時間τ₀だけ留まり（この状態を記
号°で示す）、その後、 を時間τ₄だけ取って点q₁に達し、更に を時間τ₆だけ取って点P₁に到達する場合を考える。こ
の場合、ΔP₀q₁P₁において、 であり、またτ₀＋τ₄＋τ₆＝T₀であるから、上式を解
いて、期間T₀内での電圧ベクトル を取る時間τ₄，τ₆，τ₀が得られる。

τ₄／T₀＝k_S・Sin（π/3−φ₀） τ₆／T₀＝k_S・Sinφ₀ τ₀／T₀＝１−k_S・Sin（φ₀＋π/3） ……（３） ただし、k_Sは電圧制御率であって、 である。

上記の（３）式は角度φが０≦φ≦π/3の範囲での関
係式だが、他の区間では、インバータが対称三相の動作
を行うことから、次頁に示す第１表の如く各記号を置換
して、０≦φ≦２πの範囲での関係式が得られる。

次に、上記（３）式の電圧ベクトルの時間τに基いて
各トランジスタのON/OFFパターン（パルス幅変調パター
ン）を求める。この場合、電圧ベクトルの時間τとパル
ス幅変調パターンとの関係は、電圧ベクトルを取る順序
に応じて変化するから、今、制御装置を簡単にするた
め、各期間T₀では同一パターンを繰返すと共に、各期間
T₀内でのトランジスタのON/OFF切換えは１度のみという
制約条件を加えると、パルス幅変調パターンは、第５図
（イ）〜（ニ）に示す４パターンに代表されるが図中、
τ⁺は＋側のトランジスタのON時間を、τ^-は−側のトラ
ンジスタのON時間を各々示す、上記４つのPWM制御パタ
ーンのうち、基本波出力電圧振幅が若干大きい同図
（イ）又は同図（ロ）のパルス幅変調パターンを採用す
ることが好ましい。

インバータでは、パルス幅変調パターンは、期間T₀の
最初にONするトランジスタの名称と、これがOFFに転じ
る時間が分れば一意的に決定されるから、上記（３）式
及び第５図（イ）及び（ロ）を参照して、PWM制御パタ
ーンは角度φが０≦φ≦π/3の範囲では各々下記式で決
定される。

（方式イ） （方式ロ） つまり、上記第５図（イ）に示すパターンでは、電圧
ベクトル の時間がτ₀であり、電圧ベクトル の時間がτ₄であり、電圧ベクトル の時間がτ₆であるので、この第５図（イ）から、−側
のａ相のトランジスタのON時間τ_a ^-は、電圧ベクトル の時間τ₀に対応し、上記（３）式の第３式から（４）
式の第１式が導出される。

同様に−側のｂ相のトランジスタのON時間τ_b ^-は、電
圧ベクトル の時間τ₄との和であるので（τ_b ^-＝τ₀＋τ₄）、上記
（３）式の第１式と第３式とを加算して（４）式の第２
式が導出される。

また、−側のｃ相のトランジスタのON時間τ_c ^-は、電
圧ベクトル の時間τ₄と電圧ベクトル の時間τ₆との和であるので（τ_c ^-＝τ₀＋τ₄＋τ₆）、
上記（３）式の第１式と第２式と第３式とを加算して
（４）式の第３式が導出される。

更にまた、上記（５）式の第１式〜第３式も同様であ
り、第５図（ロ）に示すパターンであって、この場合、
電圧ベクトル は、第３図に示すように、電圧ベクトル と同じであるので、電圧ベクトル の時間τ₇に、上記（３）式の第３式を適用して上述と
同様に＋側のａ相のトランジスタのON時間τ_a ⁺、−側の
ｂ相のトランジスタのON時間τ_b ^-及び−側のｃ相のトラ
ンジスタのON時間τ_c ^-が導出されている。

そして、上記０≦φ≦π/3の範囲でのパルス幅変調パ
ターンの関係式（４）は、上記と同様にして次頁の第２
表の如く各記号を置換すれば０≦φ≦２πの範囲での関
係式となる。上記（４）式又は（５）式の演算式に基い
て各スイッチング素子のON時間を演算すれば、演算時間
を比較的短く短縮できると共に、何れか１つは常時ON制
御できて、２組のタイマのみでPWM制御パターンを演算
でき、１組のタイマを不要にできる。尚、上記（４），
（５）式の使い分けは次のようにすればよい。ハードウ
ェアの制約から零ベクトルを期間T₀の最初に配置する必
要がある場合は（４）式、最後に配置する必要がある場
合は（５）式を用いる。

（課題を解決するための手段） 以上のことから、本発明では、パルス幅変調パターン
（インバータに備える複数個のスイッチング素子のON時
間）の発生アルゴリズムを変更して、パルス幅変調パタ
ーンの演算時間（演算周期）が長くても、その演算され
た各ON時間を複数個のパルスに分割して、等価的にキャ
リア周波数を上昇させるようにしている。また、スイッ
チング素子のON時間の算出には、上記第（４）式又は
（５）式の演算式を用いて演算して、この演算したON時
間を取るべきトランジスタを上記第２表の如き置換テー
ブルに基いて特定することにより、各トランジスタのON
時間の算出を比較的短時間で済ませるようにしている。

その具体的な解決手段は、第１図及び第２図に示す如
く三相巻線（２）に接続され、複数個のスイッチング素
子（Tra）〜（Trc′）を有するブリッジ回路（４）を備
え、該ブリッジ回路（４）の各スイッチング素子（Tr
a）〜（Trc′）のON/OFF動作により直流をパルス幅変調
して上記三相巻線（２）に三相交流電圧を印加するよう
にしたインバータのパルス幅変調制御装置を前提とす
る。そして、第６図及び第７図に示す如く、キャリア周
波数に応じた演算周期で上記各スイッチング素子（Tr
a）〜（Trc′）のON時間を、位相φの０〜π/3の範囲で
の演算式 または に基いて演算すると共に、位相φ₀のπ/3〜２πの範囲
において上記演算式に基いて演算されるON時間を取るべ
きスイッチング素子（Tra）〜（Trc′）を予め位相φ₀
に応じて設定したスイッチング素子（Tra）〜（Trc′）
の置換テーブルに基いて特定する演算手段（10）と、該
演算手段（10）で演算された各スイッチング素子（Tr
a）〜（Trc′）のON時間を複数個のパルスに分割する分
割手段（11）と、該分割手段（11）で分割された複数個
のパルスで上記各スイッチング素子（Tra）〜（Trc′）
をON制御する制御手段（12）とを設ける構成としたもの
である。

また、請求項（２）に係る発明では、演算手段（10）
の構成を特定し、位相φ₀の０〜π/3の範囲での各スイ
ッチング素子（Tra）〜（Trc′）のON時間を上記演算式
に基いて予め演算して記憶したON時間テーブルを備えて
おき、該ON時間テーブルからON時間を求める構成として
いる。

（作用） 以上の構成により、請求項（１）に係る発明では、キ
ャリア周波数が通常値（例えば5KHz程度）の場合にも、
各スイッチング素子（Tra）〜（Trc′）のON時間（パル
ス幅変調パターン）は、演算手段（10）でこのキャリア
周波数に応じた演算周期毎に繰返し算出されるが、この
各スイッチング素子（Tra）〜（Trc′）のON時間が分割
手段（11）で複数個（例えば４個）のパルスに分割され
るので、この分割数だけキャリア周波数が増倍されて、
等価的に高いキャリア周波数（例えば20KHz程度）でパ
ルス幅変調が行われたと同様に状況になる。その結果、
この分割された各パルスでもって各スイッチング素子
（Tra）〜（Trc′）が制御手段（12）でON制御される
と、精密で正弦波に近い出力波形が得られて、電磁騒音
が有効に低減されると共に、モータ効率が効果的に上昇
することになる。

ここに、パルス幅変調のキャリア周波数は通常値（5K
Hz程度）であって、演算時間の長い１チップマイコンで
も十分にパルス幅変調パターンを演算できるので、高い
キャリア周波数によるPWM変調が低価格で簡易な回路構
成でもって行うことができる。

しかも、各スイッチング素子（Tra）〜（Trc′）のON
時間の演算は、加算，減算回数の比較的少ない演算式 または に基いて行われるので、そのON時間の演算時間を短縮で
きると共に、所定の１つのスイッチング素子は常時ON制
御できて２組のタイマのみでもってON時間の演算が行わ
れる。

さらに、各スイッチング素子（Tra）〜（Trc′）のON
時間の演算は、位相φの全範囲（０≦φ≦２π）で同一
の演算式（演算式（４）又は（５））で行われ、そのON
時間を取るべきスイッチング素子（Tra）〜（Trc′）の
特定は置換テーブルに基いて行われるので、そのON時間
の演算時間の短縮がより一層効果的になる。

また、請求項（２）に係る発明では、演算手段（10）
に予め備えるON時間テーブルに基いて各スイッチング素
子（Tra）〜（Trc′）のON時間が演算，算出されるの
で、このON時間の算出が一層短時間で行えると共に、こ
のON時間テーブルは位相φの０〜π/3の範囲でON時間を
記憶するので、記憶容量は小さい。

（発明の効果） 以上説明したように、請求項（１）に係る発明のイン
バータのパルス幅変調制御装置によれば、キャリア周波
数に応じた演算周期でもってスイッチング素子のON時間
を位相φの０〜π/3の範囲での演算式 等に基いて演算すると共に、この演算したON時間を取る
べきスイッチング素子を予め位相φに応じて設定した置
換テーブルに基いて特定して、上記演算されたスイッチ
ング素子のON時間を複数個のパルスに分割して、この分
割パルスでもって各スイッチング素子をON制御したの
で、位相φの全範囲（０≦φ≦２π）で同一の演算を行
って、スイッチング素子のON時間の演算時間を短縮しな
がら、キャリア周波数を等価的に顕著に高くできて、低
価格で回路構成の簡易な１チップマイコンを使用し且つ
２組のタイマのみを用いながらも三相交流波形を精密に
波形制御できて、電磁騒音の低減、モータ効率の上昇を
図ることができる。

特に、請求項（２）に係る発明のように、演算手段に
予めON時間テーブルを備えておけば、各スイッチング素
子（Tra）〜（Trc′）のON時間の演算算出が一層短時間
で行えると共に、このON時間テーブルは位相φの０〜π
/3の範囲で足りるので、記憶容量を小さくできる。

（実施例） 以下、本発明の実施例を図面に基いて説明する。

第１図及び第２図は本発明に係るインバータのパルス
幅変調制御装置を示す。各図において、（１）は３つの
巻線（2a），（2b），（2c）をＹ接続した三相巻線
（２）を有する誘導電動機、（３）は該誘導電動機
（１）に接続された電圧形のインバータであって、該イ
ンバータ（３）には、上記誘導電動機（１）の三相巻線
（２）に接続されたトランジスタ・ブリッジ回路（４）
が備えられ、該ブリッジ回路（４）は、各々還流ダイオ
ード（Da）〜（Dc′）を有する複数個（６個）のMOSFET
等のトランジスタ（スイッチング素子）（Tra），（Tr
a′），（Trb），（Trb′），（Trc），（Trc′）を有
する。而して、該インバータ（３）には、三相電源
（５）の三相交流を整流する整流器（６）から直流電圧
が印加されている。

また、（８）は上記ブリッジ回路（４）の６個のトラ
ンジスタ（Tra）〜（Trc′）のON時間、つまりパルス幅
変調パターンを形成する１チップのマイコンであって、
該マイコン（８）には、上記各トランジスタ（Tra）〜
（Trc′）をON/OFF作動させるベースドライバ（8a）が
備えられており、該マイコン（８）によるトランジスタ
（Tra）〜（Trc′）のON/OFF制御により、直流をパルス
幅変調するようにしている。また、該マイコン（８）に
は、上記第２表の如く位相φの区間Ｎ（Ｎ＝０〜５）に
応じて特定すべきトランジスタ（Tra）〜（Trc′）の種
類を設定した置換テーブルが予め記憶されている。

次に、１チップマイコン（８）の動作を第６図及び第
７図の制御フローに基いて第８図を参照しつつ説明す
る。第６図の制御フローは、各トランジスタ（Tra）〜
（Trc′）のON時間（パルス幅変調パターン）の演算フ
ローであって、該各トランジスタ（Tra）〜（Trc′）の
ON時間の演算は、出力電圧の時間積分の軌跡を円軌跡に
近付けるようにパルス幅変調パターンを決定して行われ
るものであり、その演算式は、例えば上記演算式（４） に基いて行われる。また、第７図の制御フローは実際に
各トランジスタ（Tra）〜（Trc′）をON制御するフロー
である。先ず第６図の制御フローから説明するに、キャ
リア周波数（例えば5KHz）に応じた演算周期T₀（例えば
200μＳ）毎に繰返し行われ、ステップS_A1で出力電圧の
位相ωｔ及び出力電圧の振幅V₁を入力した後、ステップ
S_A2で上記PWM制御パターンの関係式（４）及び置換テー
ブル第２表に基いて各トランジスタ（Tra）〜（Trc′）
のON時間τ（ｎ＋１）を演算する。

しかる後、続いてステップS_A3で上記で演算されたト
ランジスタ（Tra）〜（Trc′）のON時間τ（ｎ＋１）を
予め設定した数値Ｎ（例えば４）で除して、この各ON時
間τ（ｎ＋１）を複数個Ｎ（４個）のパルスτ′（ｎ＋
１）（τ′（ｎ＋１）＝τ（ｎ＋１）/4）に分割する。
そして、ステップS_A4でこの分割したパルスτ′（ｎ＋
１）を各相１個（電圧型インバータでは、各相アーム中
の何れか一方のトランジスタは必ずON状態にあるので、
各相１個でよい）のスイッチング時間レジスタに格納し
て、リターンする。

また、第７図の制御フローは、その繰返し周期T₀′は
上記第６図の演算周期T₀よりも早く、上記ON時間τ（ｎ
＋１）の分割数Ｎ（４個）に応じて、T₀′＝T₀/Nに設定
されている（尚、分割数Ｎは、除算がシフトのみで実行
できるＮ＝2^m（ｍ＝1,2…）に選定するのが好まし
い）。而して、上記第６図の制御フローにて分割パルス
τ′（ｎ＋１）が各相のスイッチング時間レジスタに格
納された後は、第８図に示す如く、次の演算周期T₀中
で、ステップS_B1でスイッチング時間レジスタの内容を
入力し、ステップS_B2でその分割パルスτ′（ｎ＋１）
でON制御すべきトランジスタ（Tra）〜（Trc′）を、上
記の分割パルスτ′（ｎ＋１）でもってON制御して、リ
ターンする。

よって、第６図の制御フローにおいて、ステップ
S_A1，S_A2により、キャリア周波数（5KHz）に応じた演算
周期でもって上記パルス幅変調パターンの関係式（４）
に基いて各トランジスタ（スイッチング素子）（Tra）
〜（Trc′）のON時間τ（ｎ＋１）を演算し、この演算
したON時間τ（ｎ＋１）を取るべきトランジスタ（Tr
a）〜（Trc′）を第２表の置換テーブルに基いて特定す
るようにした演算手段（10）を構成している。

また、ステップS_A3により、上記演算手段（10）で演
算された各トランジスタ（Tra）〜（Trc′）のON時間τ
（ｎ＋１）を複数個Ｎ（Ｎ＝４）のパルスτ′（ｎ＋
１）に分割するようにした分割手段（11）を構成してい
る。さらに、第７図の制御フローにより、上記分割手段
（11）で分割された複数個Ｎ（Ｎ＝１）のパルスτ′
（ｎ＋１）でもって上記各トランジスタ（Tra）〜（Tr
c′）をON制御するようにした制御手段（12）を構成し
ている。

したがって、上記実施例においては、第８図及び第９
図に示す如く、パルス幅変調パターンの演算フロー（第
６図）でパルス幅変調パターンの関係式（４）に基いて
各トランジスタ（Tra）〜（Trc′）のON時間τ（ｎ＋
１）が演算され、且つそのON時間でON制御すべきトラン
ジスタ（Tra）〜（Trc′）が置換テーブル（第２表）に
基いて演算手段（10）により特定された後、この各ON時
間τ（ｎ＋１）が分割手段（11）で複数個Ｎ（４個）の
パルスτ′（ｎ＋１）（τ′（ｎ＋１）＝τ（ｎ＋１）
/4）に分割されると、この分割パルスτ′（ｎ＋１）が
a,b,c各相のスイッチング時間レジスタに格納される。

そして、次の演算周期T₀では、第８図に示す如く、こ
の期間T₀で再び上記の如く各トランジスタ（Tra）〜（T
rc′）のON時間τ（ｎ＋２）の演算と、その分割が行わ
れると共に、この今回の期間T₀で、そのT₀/N（＝T₀′）
の周期毎に、前の期間T₀で求められたa,b,c各相のスイ
ッチング時間レジスタ内の分割パルスτ′（ｎ＋１）で
もって上記特定したトランジスタ（Tra）〜（Trc′）が
制御手段（12）によりON制御されるので、第16図に示す
如き従来のもの（ON時間を複数個のパルスに分割しない
もの）に比べて、高周波成分の周波数を高くでき、等価
的にキャリア周波数をON時間の分割数Ｎ（Ｎ＝４）倍だ
け増倍でき、元々のキャリア周波数（5KHz）を高いキャ
リア周波数（20KHz）にすることができる。尚、第８図
及び第16図には、各相の＋側のトランジスタのON時間を
演算する場合について記してある。

ここに、元々のキャリア周波数（5KHz）、つまりON時
間の演算周期T₀（200μＳ）は、１チップマイコン
（８）でも十分にパルス幅変調パターンを演算し得るの
に十分な期間であるので、１チップマイコン（８）を使
用しながら、高いキャリア周波数（20KHz程度）でのパ
ルス幅変調を可能として、低価格でかつ回路構成を簡易
にしつつ、MOSFET等の高速スイッチング素子の能力を生
かして誘導電動機（１）への三相交流波形を精密に波形
制御することができ、電磁騒音の低減、モータ効率の上
昇を図ることができる。

また、従来と同程度のキャリア周波数（5KHz）で足り
る場合には、１チップマイコン（８）の演算時間を短縮
でき、パルス幅変調以外の処理能力の増強を図ることが
できる。

しかも、各トランジスタ（Tra）〜（Trc′）のON時間
τ（ｎ＋１）の演算は、上記演算式（４）に基いて加
算，減算回数少なく行われるので、その演算時間の短縮
化を図ることができると共に、１つのトランジスタは常
時ON制御できて、タイマは他の二相に対応する２組のみ
でよく、その分、回路構成を簡易にできる。

加えて、演算式（４）に基いて演算されたON時間を取
るべきトランジスタは、予め内蔵する置換テーブル（第
２表）に基いて特定されて、ON時間の演算としては位相
φの全範囲（０≦φ≦π）で演算式（４）で同一に行い
得るので、各トランジスタ（Tra）〜（Trc′）のON時間
τの演算時間を一層短縮でき、より高いキャリア周波数
でのパルス幅変調を行い得る。

尚、上記実施例では、各トランジスタ（Tra）〜（Tr
c′）のON時間をパルス幅変調パターンの関係式（４）
に基いて演算した後、これを複数個Ｎ（Ｎ＝４）に分割
したが、上記関係式（４）を予め設定数値Ｎ（Ｎ＝４）
で除した式にしておき、直接に分割パルスτ′（ｎ＋
１）を算出してもよい。

また、上記第６図の制御フローにおけるステップS_A2
での各トランジスタ（Tra）〜（Trc′）のON時間τ（ｎ
＋１）の演算に代えて、その演算結果を予め位相φ₀の
０〜π/3の範囲で記憶するON時間テーブルを用意してお
けば、各トランジスタ（Tra）〜（Trc′）のON時間τ
（ｎ＋１）の演算，算出が一層容易になると共に、その
ON時間の記憶範囲が位相φ₀の０〜π/3の範囲であるの
で、記憶容量も小さくできる。

さらに、各相のスイッチングレジスタの内容をパルス
幅に変換する部分は、外付けのパルス幅変調IC等による
ハードウェアで処理してもよい。さらに、第９図のよう
な構成にしておけば、スイッチング素子の変更によりキ
ャリア周波数が変わるときでも、分割手段（11）及び制
御手段（12）のみを変更すれば足りる。また、スイッチ
ング時間レジスタをパルス幅制御部（ステップS_B2）の
レジスタと共用すれば、第７図のステップS_B1の処理は
省略できる。

加えて、PWM制御パターンの演算フローでの演算周期T
₀は、実際にPWM制御パターンを演算するのに要する時間
で一意的に決定されるが、第７図の制御フローのトラン
ジスタのON制御の周期T₀′は、望まれるキャリア周波数
に応じて決定され、このために各トランジスタのON時間
の分割数Ｎ（T₀／T₀′）の値を適宜値に設定すればよ
い。

また、第10図ないし第14図は本発明の変形例を示し、
上記実施例では、複数個Ｎ（同様にＮ＝４の場合を取
り、以下説明する）のパルスに分割する場合に各パルス
を等幅としたのに代え、不等幅に分割したものである。
つまり、期間T₀でのトランジスタのON時間τ（ｎ）と、
その次の期間T₀でのON時間τ（ｎ＋１）との間を線形補
間（直線補間）したものである。

上記変形例を詳述する。第10図の制御フローは、期間
T₀周期で演算処理され、ステップS_C1で出力電圧の位相
ωｔ及び振幅V₁を入力すると共に、ステップS_C2で前回
の各トランジスタ（Tra）〜（Trc′）のON時間τ′（ｎ
−１）（４分割された分割パルス）の演算結果を入力す
る。

しかる後、ステップS_C3でパルス幅変調パターンの関
係式（４）に基いて今回の各トランジスタ（Tra）〜（T
rc′）のON時間τ（ｎ）を演算し、このON時間τ（ｎ）
から複数個Ｎ（４個）に分割された分割パルスτ′
（ｎ）を算出し、その後、ステップS_C4で各トランジス
タ（Tra）〜（Trc′）の分割パルスτ′の前回と今回と
の差に応じて、前回の分割パルスτ′（ｎ−１）の補間
値Δτ_n-1を下記式に基いて算出する。

Δτ_n-1＝｛τ′（ｎ）−τ′（ｎ−１）｝/N N;分割数 そして、前回の４個の分割パルスτ′（ｎ−１）をこ
の補間値Δτ_n-1で漸次補間するよう、ステップS_C5で各
分割パルスτ′（ｎ−１）に２番目のものから順次Δτ
_n-1、２・Δτ_n-1、３・Δτ_n-1を加算し、ステップS_C6
でこの各分割パルスを各相毎に複数個Ｎ（Ｎ＝４）のス
イッチング時間レジスタに各々格納して、ステップS_C7
この各分割パルスτ′（ｎ−１）を記憶して、リターン
する。

また、第11図の制御フローは、第12図に示す如く分割
パルスτ′を演算，記憶した期間T₀から２期間T₀目にこ
の各分割パルスτ′で各トランジスタ（Tra）〜（Tr
c′）をON制御するものであり、その制御周期T₀′は、
第11図の制御フローの演算周期T₀の1/N（Ｎは分割数）
である。

該制御フローでは、ステップS_D1で第13図に示す如く
第１番目のスイッチング時間レジスタに格納した各相毎
の分割パルスτ′を読込んだ後、ステップS_D2でスイッ
チング時間レジスタをシフトして、ステップS_D3でその
読込んだ分割パルスτ′（ｎ−１）で対応するトランジ
スタ（Tra）〜（Trc′）をON制御してリターンし、以
下、同様にして制御周期T₀′毎に順次第２番目、第３番
目、第４番目のスイッチング時間レジスタに格納した各
相毎の分割パルスを読込んで、各トランジスタ（Tra）
〜（Trc′）をON制御することを繰返す。

したがって、上記変形例では、第12図に示す如く、例
えば真中の期間T₀では、トランジスタのON時間τ（ｎ）
を４分割した分割パルスτ′（ｎ）が最初の周期Ｔ′₀
で出力されると、次の周期Ｔ′₀ではこの分割パルスよ
りも補間値Δτ_n-1だけ大きい分割パルスが出力される
ことが制御周期Ｔ′₀で繰返されるので、第14図に示す
如く、等価的なキャリア周波数に対応する制御周期Ｔ′
₀での出力電圧の平均値に対して、波形の再現性を良
好にできる。

さらに、第15図は他の変形例を示し、各トランジスタ
（Tra）〜（Trc′）のON時間の分割を等幅パルスで行う
か、不等幅パルスで行うかを、そのON時間の変化の度合
や信号波の位相に応じて適宜選択して行ったものであ
る。

つまり、同図では、信号波（図中破線で示す）の位相
の傾きの大きい範囲では、ON時間の分割を不等幅パルス
で行い、傾きの小さい範囲では、ON時間の分割を等幅パ
ルスで行うようにしている。この変形例では、傾きの大
きい位相範囲では、等幅パルスで分割する場合に比べて
波形の再現性の向上を図ることができると共に、傾きの
小さい位相範囲では、位相の再現性を良好に確保しなが
ら、不等幅パルスで分割する場合に比べて、補間値の演
算を不要にして演算，処理時間を節約することができる
効果を有する。

【図面の簡単な説明】

第１図ないし第15図は本発明の実施例を示し、第１図は
全体概略構成図、第２図は電気回路図、第３図は電圧形
インバータの各種状態を８種の電圧ベクトルで表示した
説明図、第４図は電圧ベクトルの時間積分の複素平面上
での軌跡を円軌跡に近付けるための電圧ベクトル制御の
説明図、第５図は位相φの０≦φ≦π/3の範囲内で取り
得るPWM制御パターンの種類の説明図、第６図及び第７
図は各々１チップマイコンによる各トランジスタのON/O
FF制御を示すフローチャート図、第８図はキャリア周波
数が等価的に高くなった説明図、第９図は作動説明図で
ある。第10図ないし第14図は変形例を示し、第10図及び
第11図は各トランジスタのON/OFF制御を示すフローチャ
ート図、第12図は分割パルスの補間の様子の説明図、第
13図は作動説明図、第14図は波形の再現性の様子の説明
図である。また、第15図は他の変形例を示す等幅パルス
での分割と不等幅での分割とを選択する信号波の位相範
囲を示す説明図である。さらに、第16図は従来例を示す
説明図である。 （２）……三相巻線、（３）……電圧形インバータ、
（４）……ブリッジ回路、（Tra）〜（Trc′）……トラ
ンジスタ、（８）……１チップマイコン、（10）……演
算手段、（11）……分割手段、（12）……制御手段。

Claims (2)

【特許請求の範囲】
1. 【請求項１】三相巻線（２）に接続され、複数個のスイ
   ッチング素子（Tra）〜（Trc′）を有するブリッジ回路
   （４）を備え、該ブリッジ回路（４）の各スイッチング
   素子（Tra）〜（Trc′）のON/OFF動作により直流をパル
   ス幅変調して上記三相巻線（２）に三相交流電圧を印加
   するようにしたインバータのパルス幅変調制御装置であ
   って、キャリア周波数に応じた演算周期で上記各スイッ
   チング素子（Tra）〜（Trc′）のON時間を、位相φ₀の
   ０〜π/3の範囲での演算式 τc^-／T₀＝１ または τa⁺／T₀＝１ （τa^-，τa⁺，τb^-，τc^-は各々＋側及び−側のａ相、
   ｂ相及びｃ相のスイッチング素子のON時間、T₀は周期、
   V₁は基本波電圧の実効値、Vdは印加される直流電圧） に基いて演算すると共に、位相φ₀のπ/3〜２πの範囲
   において上記演算式に基いて演算されるON時間を取るべ
   きスイッチング素子（Tra）〜（Trc′）を予め位相φ₀
   に応じて設定したスイッチング素子（Tra）〜（Trc′）
   の置換テーブルに基いて特定する演算手段（10）と、該
   演算手段（10）で演算された各スイッチング素子（Tr
   a）〜（Trc′）のON時間を複数個のパルスに分割する分
   割手段（11）と、該分割手段（11）で分割された複数個
   のパルスで上記各スイッチング素子（Tra）〜（Trc′）
   をON制御する制御手段（12）とを備えたことを特徴とす
   るインバータのパルス幅変調制御装置。
2. 【請求項２】演算手段（10）は、位相φ₀の０〜π/3の
   範囲での各スイッチング素子（Tra）〜（Trc′）のON時
   間を演算式に基いて予め演算して記憶したON時間テーブ
   ルを有し、該ON時間テーブルからON時間を求めるもので
   ある請求項（１）記載のインバータのパルス幅変調制御
   装置。