JPH0744843B2 - インバータのパルス幅変調制御装置 - Google Patents
インバータのパルス幅変調制御装置Info
- Publication number
- JPH0744843B2 JPH0744843B2 JP63132459A JP13245988A JPH0744843B2 JP H0744843 B2 JPH0744843 B2 JP H0744843B2 JP 63132459 A JP63132459 A JP 63132459A JP 13245988 A JP13245988 A JP 13245988A JP H0744843 B2 JPH0744843 B2 JP H0744843B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- trc
- tra
- divided
- pulses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Ac Motors In General (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はインバータのパルス幅変調制御装置に関し、特
にキャリア周波数を高めて精密な波形制御を行うものの
改良に関する。
にキャリア周波数を高めて精密な波形制御を行うものの
改良に関する。
（従来の技術） 近年、高速スイッチング・デバイスとしてMOSFET（金属
酸化膜ゲート電界効果形トランジスタ）等の素子が現わ
れ、これをインバータのパルス幅変調制御に採用すれ
ば、精密な波形制御が可能になって、電磁騒音の低減
や、モータ効率の上昇等の効果を得ることが可能になっ
てきた。
酸化膜ゲート電界効果形トランジスタ）等の素子が現わ
れ、これをインバータのパルス幅変調制御に採用すれ
ば、精密な波形制御が可能になって、電磁騒音の低減
や、モータ効率の上昇等の効果を得ることが可能になっ
てきた。
そこで、従来、アナログ制御回路を設けたり、又はディ
ジタル回路の専用ハードウエアやDSP等の高速演算器を
用いて、高いキャリア周波数（例えば20KHz）によるパ
ルス幅変調制御を可能として、上記の電磁騒音等の低減
効果を確保するものが知られている。（例えば昭和62年
電気学会産業応用部門全国大会の予稿集の「高周波スイ
ッチングの汎用インバータへの適用」、発表者，岡土千
尋、等を参照）。
ジタル回路の専用ハードウエアやDSP等の高速演算器を
用いて、高いキャリア周波数（例えば20KHz）によるパ
ルス幅変調制御を可能として、上記の電磁騒音等の低減
効果を確保するものが知られている。（例えば昭和62年
電気学会産業応用部門全国大会の予稿集の「高周波スイ
ッチングの汎用インバータへの適用」、発表者，岡土千
尋、等を参照）。
（発明が解決しようとする課題） しかしながら、上記従来のものでは、回路が複雑である
と共に、各種の調整が繁雑であり、また高価格につく等
の欠点があった。
と共に、各種の調整が繁雑であり、また高価格につく等
の欠点があった。
そこで、安価で回路構成の簡易な１チップのマイクロコ
ンピュータ（以下、マイコンと略称する）を採用するこ
とが考えられるが、この考えでは、PWM制御パターンの
発生に必要な一連の処理に対してマイコンの演算時間が
長くて例えば200μＳ程度の時間を要し、キャリア周波
数にして最大でも5KHz程度に留まる。このため、高周波
（20KHz以上）のキャリア周波数によるパルス幅変調制
御は一般に困難である。
ンピュータ（以下、マイコンと略称する）を採用するこ
とが考えられるが、この考えでは、PWM制御パターンの
発生に必要な一連の処理に対してマイコンの演算時間が
長くて例えば200μＳ程度の時間を要し、キャリア周波
数にして最大でも5KHz程度に留まる。このため、高周波
（20KHz以上）のキャリア周波数によるパルス幅変調制
御は一般に困難である。
本発明は斯かる点に鑑みてなされたものであり、その目
的は、見掛け上、キャリア周波数を高めたに等しい状況
とすることにより、１チップマイコンを採用しながら、
低価格で簡易な回路構成でもって等価的に高いキャリア
周波数でのパルス幅変調制御を可能にして、精密な波形
制御による電磁騒音の低減、モータ効率の上昇等の効果
を得ることにある。
的は、見掛け上、キャリア周波数を高めたに等しい状況
とすることにより、１チップマイコンを採用しながら、
低価格で簡易な回路構成でもって等価的に高いキャリア
周波数でのパルス幅変調制御を可能にして、精密な波形
制御による電磁騒音の低減、モータ効率の上昇等の効果
を得ることにある。
（課題を解決するための手段） 以上の目的を達成するため、本発明では、PWM制御パタ
ーン（つまりインバータに備える複数個のスイッチング
素子のON時間）の発生アルゴリズムを変更し、PWM制御
パターンの演算時間（演算周期）が長くても、その演算
された各スイッチング素子のON時間を複数個のパルスに
分割して、等価的にキャリア周波数を上昇させている。
ーン（つまりインバータに備える複数個のスイッチング
素子のON時間）の発生アルゴリズムを変更し、PWM制御
パターンの演算時間（演算周期）が長くても、その演算
された各スイッチング素子のON時間を複数個のパルスに
分割して、等価的にキャリア周波数を上昇させている。
その場合、各スイッチング素子のON時間を等幅のパルス
に等分割するときには、第17図（イ）に示す如く、その
ON時間の大きな変化時にはこれに良好に対応せず、信号
波の良好な再現性が若干低下する。一方、各スイッチン
グ素子のON時間を不等幅のパルスに複数分割するときに
は、同図（ロ）に示す如く、そのON時間の小さな変化時
には等分割でも良好に対応して信号波の良好な再現性が
確保できるにも拘らず、不等幅に分割する分、その演
算，処理時間が長くなり、その結果、キャリア周波数の
上昇効果がその分だけ低下する欠点が生じる。
に等分割するときには、第17図（イ）に示す如く、その
ON時間の大きな変化時にはこれに良好に対応せず、信号
波の良好な再現性が若干低下する。一方、各スイッチン
グ素子のON時間を不等幅のパルスに複数分割するときに
は、同図（ロ）に示す如く、そのON時間の小さな変化時
には等分割でも良好に対応して信号波の良好な再現性が
確保できるにも拘らず、不等幅に分割する分、その演
算，処理時間が長くなり、その結果、キャリア周波数の
上昇効果がその分だけ低下する欠点が生じる。
そのため、本発明では、ON時間の分割の態様を固定せ
ず、適宜等幅パルスへの分割と不等幅パルスへの分割と
に切換可能とすることにより、信号波の再現性を良好に
確保しながら、スイッチング素子のON時間の分割に要す
る演算，処理時間を可及的に短くして、十分に高いキャ
リア周波数によるパルス幅変調制御を行うことにある。
ず、適宜等幅パルスへの分割と不等幅パルスへの分割と
に切換可能とすることにより、信号波の再現性を良好に
確保しながら、スイッチング素子のON時間の分割に要す
る演算，処理時間を可及的に短くして、十分に高いキャ
リア周波数によるパルス幅変調制御を行うことにある。
その具体的な解決手段は、第１図及び第２図に示す如く
三相巻線（２）に接続され、複数個のスイッチング素子
（Tra）〜（Trc′）を有するブリッジ回路（４）を備
え、該ブリッジ回路（４）の各スイッチング素子（Tr
a）〜（Trc′）のON/OFF動作により直流をパルス幅変調
して上記三相巻線（２）に三相交流電圧を印加するよう
にしたインバータのパルス幅変調制御装置を前提とす
る。そして、第６図、第７図、第11図及び第15図に示す
如く、キャリア周波数に応じた演算周期で上記各スイッ
チング素子（Tra）〜（Trc′）のON時間を演算する演算
手段（10）と、該演算手段（10）で演算された各スイッ
チング素子（Tra）〜（Trc′）のON時間を、該ON時間の
変化率に応じて、該ON時間と同時間の合計パルス幅を有
する複数個の等幅パルス、又は、上記演算手段（10）に
より演算されたスイッチング素子（Tra）〜（Trc′）の
前回のON時間と今回のON時間とに基いてパルス幅が漸次
変化する複数個の不等幅パルスの何れか一方に分割し、
その分割された複数個の等幅パルス又は不等幅パルスの
周期を、上記スイッチング素子（Tra）〜（Trc′）のON
時間の演算周期の上記分割数分の１倍とする分割手段
（11）と、該分割手段（11）で分割された複数個のパル
スでもって上記各スイッチング素子（Tra）〜（Trc′）
をON制御する制御手段（12）とを設ける構成としたもの
である。
三相巻線（２）に接続され、複数個のスイッチング素子
（Tra）〜（Trc′）を有するブリッジ回路（４）を備
え、該ブリッジ回路（４）の各スイッチング素子（Tr
a）〜（Trc′）のON/OFF動作により直流をパルス幅変調
して上記三相巻線（２）に三相交流電圧を印加するよう
にしたインバータのパルス幅変調制御装置を前提とす
る。そして、第６図、第７図、第11図及び第15図に示す
如く、キャリア周波数に応じた演算周期で上記各スイッ
チング素子（Tra）〜（Trc′）のON時間を演算する演算
手段（10）と、該演算手段（10）で演算された各スイッ
チング素子（Tra）〜（Trc′）のON時間を、該ON時間の
変化率に応じて、該ON時間と同時間の合計パルス幅を有
する複数個の等幅パルス、又は、上記演算手段（10）に
より演算されたスイッチング素子（Tra）〜（Trc′）の
前回のON時間と今回のON時間とに基いてパルス幅が漸次
変化する複数個の不等幅パルスの何れか一方に分割し、
その分割された複数個の等幅パルス又は不等幅パルスの
周期を、上記スイッチング素子（Tra）〜（Trc′）のON
時間の演算周期の上記分割数分の１倍とする分割手段
（11）と、該分割手段（11）で分割された複数個のパル
スでもって上記各スイッチング素子（Tra）〜（Trc′）
をON制御する制御手段（12）とを設ける構成としたもの
である。
（作用） 以上の構成により、本発明では、キャリア周波数が通常
値（例えば5KHz程度）の場合にも、各スイッチング素子
（Tra）〜（Trc′）のON時間（PWM制御パターン）は、
演算手段（10）でこのキャリア周波数に応じた演算周期
毎に繰返し演算されるが、この各スイッチング素子（Tr
a）〜（Trc′）のON時間が分割手段（11）で複数個（例
えば４個）のパルスに分割されるので、この分割数だけ
キャリア周波数が増倍されて、等価的に高いキャリア周
波数（例えば20KHz程度）でパルス幅変調制御が行われ
たと同様に状況になる。その結果、この分割された各パ
ルスでもって各スイッチング素子（Tra）〜（Trc′）が
制御手段（12）でON制御されると、精密で正弦波に近い
出力波形が得られて、電磁騒音が有効に低減されると共
に、モータ効率が効果的に上昇することになる。
値（例えば5KHz程度）の場合にも、各スイッチング素子
（Tra）〜（Trc′）のON時間（PWM制御パターン）は、
演算手段（10）でこのキャリア周波数に応じた演算周期
毎に繰返し演算されるが、この各スイッチング素子（Tr
a）〜（Trc′）のON時間が分割手段（11）で複数個（例
えば４個）のパルスに分割されるので、この分割数だけ
キャリア周波数が増倍されて、等価的に高いキャリア周
波数（例えば20KHz程度）でパルス幅変調制御が行われ
たと同様に状況になる。その結果、この分割された各パ
ルスでもって各スイッチング素子（Tra）〜（Trc′）が
制御手段（12）でON制御されると、精密で正弦波に近い
出力波形が得られて、電磁騒音が有効に低減されると共
に、モータ効率が効果的に上昇することになる。
ここに、パルス幅変調制御のキャリア周波数は通常値
（5KHz程度）であって、演算時間の長い１チップマイコ
ンでも十分にPWM制御パターンを演算できるので、高い
キャリア周波数によるパルス幅変調制御が低価格で簡易
な回路構成でもって行うことができることになる。
（5KHz程度）であって、演算時間の長い１チップマイコ
ンでも十分にPWM制御パターンを演算できるので、高い
キャリア周波数によるパルス幅変調制御が低価格で簡易
な回路構成でもって行うことができることになる。
さらに、分割手段（11）によるスイッチング素子（Tr
a）〜（Trc′）のON時間の分割は、そのON時間の変化率
に応じて等幅パルスへの分割と不等幅パルスへの分割と
に適宜選択可能であるので、各スイッチング素子（Tr
a）〜（Trc′）のON時間の変化率が大きいときには不等
幅パルスへの分割を選択して、信号波の再現性を良好に
確保できると共に、ON時間の変化率が小さいときには等
幅パルスへの分割を選択して、その演算，処理時間を短
縮でき、演算周期を短時間に設定できる。その結果、信
号波の波形の再現性を良好に確保しながら、等価的に十
分に高いキャリア周波数によるパルス幅変調制御が可能
になる。
a）〜（Trc′）のON時間の分割は、そのON時間の変化率
に応じて等幅パルスへの分割と不等幅パルスへの分割と
に適宜選択可能であるので、各スイッチング素子（Tr
a）〜（Trc′）のON時間の変化率が大きいときには不等
幅パルスへの分割を選択して、信号波の再現性を良好に
確保できると共に、ON時間の変化率が小さいときには等
幅パルスへの分割を選択して、その演算，処理時間を短
縮でき、演算周期を短時間に設定できる。その結果、信
号波の波形の再現性を良好に確保しながら、等価的に十
分に高いキャリア周波数によるパルス幅変調制御が可能
になる。
（実施例） 以下、本発明の実施例を図面に基いて説明する。
第１図及び第２図は本発明に係るインバータのパルス幅
変調（以下PWMと略称する）制御装置を示す。各図にお
いて、（１）は３つの巻線（2a），（2b），（2c）をＹ
接続した三相巻線（２）を有する誘導電動機、（３）は
該誘導電動機（１）に接続された電圧形のインバータで
あって、該インバータ（３）には、上記誘導電動機
（１）の三相巻線（２）に接続されたトランジスタ・ブ
リッジ回路（４）が備えられ、該ブリッジ回路（４）
は、各々還流ダイオード（Da）〜（Dc′）を有する複数
個（６個）のMOSFET等のトランジスタ（スイッチング素
子）（Tra），（Tra′），（Trb），（Trb′），（Tr
c），（Trc′）を有する。而して、該インバータ（３）
には、三相電源（５）の三相交流を整流する整流器
（６）から直流電圧が印加されている。
変調（以下PWMと略称する）制御装置を示す。各図にお
いて、（１）は３つの巻線（2a），（2b），（2c）をＹ
接続した三相巻線（２）を有する誘導電動機、（３）は
該誘導電動機（１）に接続された電圧形のインバータで
あって、該インバータ（３）には、上記誘導電動機
（１）の三相巻線（２）に接続されたトランジスタ・ブ
リッジ回路（４）が備えられ、該ブリッジ回路（４）
は、各々還流ダイオード（Da）〜（Dc′）を有する複数
個（６個）のMOSFET等のトランジスタ（スイッチング素
子）（Tra），（Tra′），（Trb），（Trb′），（Tr
c），（Trc′）を有する。而して、該インバータ（３）
には、三相電源（５）の三相交流を整流する整流器
（６）から直流電圧が印加されている。
また、（８）は上記ブリッジ回路（４）の６個のトラン
ジスタ（Tra）〜（Trc′）のON時間、つまりPWM制御パ
ターンを形成する１チップのマイコンであって、該マイ
コン（８）には、上記各トランジスタ（Tra）〜（Tr
c′）をON/OFF作動させるベースドライバ（8a）が備え
られており、該マイコン（８）によるトランジスタ（Tr
a）〜（Trc′）のON/OFF制御により、直流をパルス幅変
調するようにしている。
ジスタ（Tra）〜（Trc′）のON時間、つまりPWM制御パ
ターンを形成する１チップのマイコンであって、該マイ
コン（８）には、上記各トランジスタ（Tra）〜（Tr
c′）をON/OFF作動させるベースドライバ（8a）が備え
られており、該マイコン（８）によるトランジスタ（Tr
a）〜（Trc′）のON/OFF制御により、直流をパルス幅変
調するようにしている。
次に、上記マイコン（８）によるPWM制御パターンの形
成について説明する。
成について説明する。
このPWM制御パターンの形成は、概説すると、出力電圧
の時間積分の軌跡を円軌跡に近づけるようPWM制御パタ
ーンを決定して行うものである。これを詳述するに、先
ず、インバータ（３）の出力端子の電位をva,vb,vc、三
相巻線（２）の中性点の電位をvnとし、また次式で定義
される出力電圧ベクトル の時間積分 を考える。
の時間積分の軌跡を円軌跡に近づけるようPWM制御パタ
ーンを決定して行うものである。これを詳述するに、先
ず、インバータ（３）の出力端子の電位をva,vb,vc、三
相巻線（２）の中性点の電位をvnとし、また次式で定義
される出力電圧ベクトル の時間積分 を考える。
今、誘導電動機（１）の三相巻線（２）に角周波数ωの
平衡三相電圧 が加わる時の電圧ベクトル 及びその時間積分 は、複素平面上で円軌跡を描く。
平衡三相電圧 が加わる時の電圧ベクトル 及びその時間積分 は、複素平面上で円軌跡を描く。
一方、電圧形インバータ（３）では、各相アーム中の何
れか一方のトランジスタは必ずON状態にあるから、便宜
上、＋側のON状態を「１」、−側のON状態を「０」で表
わし、ａ相、ｂ相、ｃ相の順に「101」、「011」等と表
記すると、インバータ（３）の状態は８通り存在する。
この各状態の電圧ベクトル は、大きさが （Vdは整流器（６）の直流電圧）であり、その方向は、
第３図に示す方向となる。ここに、 で零ベクトルである。上記電圧ベクトルの時間積分 であるから、インバータ（３）の駆動時の時間積分 の速度で動く（但し、零ベクトルの場合は停止する）。
れか一方のトランジスタは必ずON状態にあるから、便宜
上、＋側のON状態を「１」、−側のON状態を「０」で表
わし、ａ相、ｂ相、ｃ相の順に「101」、「011」等と表
記すると、インバータ（３）の状態は８通り存在する。
この各状態の電圧ベクトル は、大きさが （Vdは整流器（６）の直流電圧）であり、その方向は、
第３図に示す方向となる。ここに、 で零ベクトルである。上記電圧ベクトルの時間積分 であるから、インバータ（３）の駆動時の時間積分 の速度で動く（但し、零ベクトルの場合は停止する）。
以上から、電圧形インバータ（３）のPWM制御パターン
は、電圧ベクトルの時間積分 の複素平面上でのベクトル軌跡が指定半径Ｒの円周に沿
って角速度ωで動くよう電圧ベクトル を適宜選定して決定する。（指定半径Ｒは、基本波電圧
の線電圧の実効値をV1、角周波数をωとすると、Ｒ＝V1
/ω）である。
は、電圧ベクトルの時間積分 の複素平面上でのベクトル軌跡が指定半径Ｒの円周に沿
って角速度ωで動くよう電圧ベクトル を適宜選定して決定する。（指定半径Ｒは、基本波電圧
の線電圧の実効値をV1、角周波数をωとすると、Ｒ＝V1
/ω）である。
つまり、例えば第４図に示す如く、角度φが０≦φ≦π
/3の範囲では、電圧ベクトル 及び零ベクトル を用い、点P0にて時間τ０だけ留まり（この状態を記号
゜で示す）、その後 を時間τ４だけ取って点q1に達し、更に を時間τ６だけ取って点P1に到達する場合を考える。こ
の場合、△P0q1P1において、 であり、またτ０＋τ４＋τ６＝T0であるから、上式を
解いて、期間T0内での電圧ベクトル を取る時間τ4,τ6,τ０が得られる。
/3の範囲では、電圧ベクトル 及び零ベクトル を用い、点P0にて時間τ０だけ留まり（この状態を記号
゜で示す）、その後 を時間τ４だけ取って点q1に達し、更に を時間τ６だけ取って点P1に到達する場合を考える。こ
の場合、△P0q1P1において、 であり、またτ０＋τ４＋τ６＝T0であるから、上式を
解いて、期間T0内での電圧ベクトル を取る時間τ4,τ6,τ０が得られる。
τ4/T0＝kS・Sin（π/3−φ０） τ6/T0＝kS・Sin φ０ τ0/T0＝１−kS・Sin（φ０＋π/3） ……（３） ただし、kSは電圧制御率であって、 上記の（３）式は角度φが０≦φ≦π/3の範囲での関係
式だが、他の区間では、インバータ（３）が対称三相の
動作を行うことから、次に示す第１表の如く各記号を置
換して、０≦φ≦２πの範囲での関係式が得られる。
式だが、他の区間では、インバータ（３）が対称三相の
動作を行うことから、次に示す第１表の如く各記号を置
換して、０≦φ≦２πの範囲での関係式が得られる。
次に、上記（３）式の電圧ベクトルの時間τに基いて各
トランジスタ（Tra）〜（Trc′）のON/OFFパターン（PW
M制御パターン）を求める。この場合、電圧ベクトルの
時間τとPWM制御パターンとの関係は、電圧ベクトルを
取る順序に応じて変化するから、今、簡単のため、各期
間T0では同一パターンを繰返すと共に、各期間T0内での
トランジスタのON/OFF切換えは１度のみという制約条件
を加えると、PWM制御パターンは、第５図（イ）〜
（ニ）に示す４パターンに代表される（図中、τ＋は＋
側のトランジスタのON時間を、τ−は−側のトランジス
タのON時間を各々示す）。
トランジスタ（Tra）〜（Trc′）のON/OFFパターン（PW
M制御パターン）を求める。この場合、電圧ベクトルの
時間τとPWM制御パターンとの関係は、電圧ベクトルを
取る順序に応じて変化するから、今、簡単のため、各期
間T0では同一パターンを繰返すと共に、各期間T0内での
トランジスタのON/OFF切換えは１度のみという制約条件
を加えると、PWM制御パターンは、第５図（イ）〜
（ニ）に示す４パターンに代表される（図中、τ＋は＋
側のトランジスタのON時間を、τ−は−側のトランジス
タのON時間を各々示す）。
本実施例では同図（イ）のPWM制御パターンを採用する
こととする。電圧形インバータ（３）では、PWM制御パ
ターンは、期間T0の最初にONするトランジスタの名称
と、これがOFFに転じる時間が分れば一意的に決定され
るから、上記（３）式及び第５図（イ）を参照して、PW
M制御パターンは角度φが０≦φ≦π/3の範囲では下記
式で決定される。
こととする。電圧形インバータ（３）では、PWM制御パ
ターンは、期間T0の最初にONするトランジスタの名称
と、これがOFFに転じる時間が分れば一意的に決定され
るから、上記（３）式及び第５図（イ）を参照して、PW
M制御パターンは角度φが０≦φ≦π/3の範囲では下記
式で決定される。
上記０≦φ≦π/3の範囲でのPWM制御パターンの関係式
（４）は、上記と同様にして各記号を置換すれば０≦φ
≦２πの範囲での関係式となる。
（４）は、上記と同様にして各記号を置換すれば０≦φ
≦２πの範囲での関係式となる。
次に、１チップマイコン（８）の動作を第６図及び第７
図の制御フローに基いて第８図を参照しつつ説明する。
尚、説明の都合上、各トランジスタ（Tra）〜（Trc′）
のON時間を複数個の等幅パルスに分割する場合を先ず説
明する。
図の制御フローに基いて第８図を参照しつつ説明する。
尚、説明の都合上、各トランジスタ（Tra）〜（Trc′）
のON時間を複数個の等幅パルスに分割する場合を先ず説
明する。
第６図の制御フローは、各トランジスタ（Tra）〜（Tr
c′）のON時間（PWM制御パターン）の演算フローであ
り、第７図の制御フローは実際に各トランジスタ（Tr
a）〜（Trc′）をON制御するフローである。先ず第６図
の制御フローから説明するに、該制御フローはキャリア
周波数（例えば5KHz）に応じた演算周期T0（例えば200
μＳ）毎に繰返し行われ、ステップSA1で出力電圧の位
相ωｔ（＝φ０）及び出力電圧の振幅V1を入力した後、
ステップSA2で上記PWM制御パターンの関係式（４）に基
いて各トランジスタ（Tra）〜（Trc′）のON時間τ（ｎ
＋１）を演算する。
c′）のON時間（PWM制御パターン）の演算フローであ
り、第７図の制御フローは実際に各トランジスタ（Tr
a）〜（Trc′）をON制御するフローである。先ず第６図
の制御フローから説明するに、該制御フローはキャリア
周波数（例えば5KHz）に応じた演算周期T0（例えば200
μＳ）毎に繰返し行われ、ステップSA1で出力電圧の位
相ωｔ（＝φ０）及び出力電圧の振幅V1を入力した後、
ステップSA2で上記PWM制御パターンの関係式（４）に基
いて各トランジスタ（Tra）〜（Trc′）のON時間τ（ｎ
＋１）を演算する。
しかる後、続いてステップSA3で上記で演算されたトラ
ンジスタ（Tra）〜（Trc′）のON時間τ（ｎ＋１）を予
め設定した数値Ｎ（例えば４）で除して、この各ON時間
τ（ｎ＋１）を複数個Ｎ（４個）のパルスτ′（ｎ＋
１）（τ′（ｎ＋１）＝τ（ｎ＋１）/4）に分割する。
そして、ステップSA4でこの分割したパルスτ′（ｎ＋
１）を第９図に示す如く各相１個（電圧形インバータで
は各相アーム中の何れか一方のトランジスタは必ずON状
態にあるので、各相１個でよい）のスイッチング時間レ
ジスタに格納して、リターンする。
ンジスタ（Tra）〜（Trc′）のON時間τ（ｎ＋１）を予
め設定した数値Ｎ（例えば４）で除して、この各ON時間
τ（ｎ＋１）を複数個Ｎ（４個）のパルスτ′（ｎ＋
１）（τ′（ｎ＋１）＝τ（ｎ＋１）/4）に分割する。
そして、ステップSA4でこの分割したパルスτ′（ｎ＋
１）を第９図に示す如く各相１個（電圧形インバータで
は各相アーム中の何れか一方のトランジスタは必ずON状
態にあるので、各相１個でよい）のスイッチング時間レ
ジスタに格納して、リターンする。
また、第７図の制御フローは、その繰返し周期T0′が上
記第６図の演算周期T0よりも早く、上記ON時間τ（ｎ＋
１）の分割数Ｎ（４個）に応じて、T0′＝T0/Nに設定さ
れている（尚、分割数Ｎは、除算がシフトのみで実行で
きるＮ＝2m（ｍ＝1,2…）に選定するのが好ましい）。
而して、上記第６図の制御フローにて分割パルスτ′
（ｎ＋１）が各相のスイッチング時間レジスタに格納さ
れた後は、第８図に示す如く、次の演算周期T0中で、ス
テップSB1でスイッチング時間レジスタの内容を入力
し、ステップSB2で分割パルスτ′（ｎ＋１）でもって
対応するトランジスタ（Tra）〜（Trc′）をON制御し
て、リターンする。
記第６図の演算周期T0よりも早く、上記ON時間τ（ｎ＋
１）の分割数Ｎ（４個）に応じて、T0′＝T0/Nに設定さ
れている（尚、分割数Ｎは、除算がシフトのみで実行で
きるＮ＝2m（ｍ＝1,2…）に選定するのが好ましい）。
而して、上記第６図の制御フローにて分割パルスτ′
（ｎ＋１）が各相のスイッチング時間レジスタに格納さ
れた後は、第８図に示す如く、次の演算周期T0中で、ス
テップSB1でスイッチング時間レジスタの内容を入力
し、ステップSB2で分割パルスτ′（ｎ＋１）でもって
対応するトランジスタ（Tra）〜（Trc′）をON制御し
て、リターンする。
よって、第６図のPWM制御パターンの演算フローにおい
て、ステップSA1,SA2により、キャリア周波数（5KHz）
に応じた演算周期でもって上記PWM制御パターンの関係
式（４）に基いて各トランジスタ（スイッチング素子）
（Tra）〜（Trc′）のON時間τ（ｎ＋１）を演算するよ
うにした演算手段（10）を構成している。
て、ステップSA1,SA2により、キャリア周波数（5KHz）
に応じた演算周期でもって上記PWM制御パターンの関係
式（４）に基いて各トランジスタ（スイッチング素子）
（Tra）〜（Trc′）のON時間τ（ｎ＋１）を演算するよ
うにした演算手段（10）を構成している。
次に、各トランジスタ（Tra）〜（Trc′）のON時間を複
数個の不等幅パルスに分割する場合を第10図ないし第14
図に基いて説明する。
数個の不等幅パルスに分割する場合を第10図ないし第14
図に基いて説明する。
つまり、この不等幅パルスへの分割は、期間T0でのトラ
ンジスタのON時間τ（ｎ）と、その次の期間T0でのON時
間τ（ｎ＋１）との間を線形補間（直線補間）して行う
ものである。
ンジスタのON時間τ（ｎ）と、その次の期間T0でのON時
間τ（ｎ＋１）との間を線形補間（直線補間）して行う
ものである。
これを詳述する。第10図の制御フローは、期間T0周期で
演算処理され、ステップSC1で出力電圧の位相ωｔ及び
振幅V1を入力すると共に、ステップSC2で前回の各トラ
ンジスタ（Tra）〜（Trc′）のON時間τ（ｎ−１）（４
分割された分割パルス）の演算結果を入力する。
演算処理され、ステップSC1で出力電圧の位相ωｔ及び
振幅V1を入力すると共に、ステップSC2で前回の各トラ
ンジスタ（Tra）〜（Trc′）のON時間τ（ｎ−１）（４
分割された分割パルス）の演算結果を入力する。
しかる後、ステップSC3でPWM制御パターンの関係式
（４）に基いて今回の各トランジスタ（Tra）〜（Tr
c′）のON時間τ（ｎ）を演算し、このON時間τ（ｎ）
から複数個Ｎ（４個）に分割された分割パルスτ′
（ｎ）を算出し、その後、ステップSC4で各トランジス
タ（Tra）〜（Trc′）の分割パルスτ′の前回と今回と
の差に応じて、前回の分割パルスτ′（ｎ−１）の補間
値Δτn-1を下記式に基いて算出する。
（４）に基いて今回の各トランジスタ（Tra）〜（Tr
c′）のON時間τ（ｎ）を演算し、このON時間τ（ｎ）
から複数個Ｎ（４個）に分割された分割パルスτ′
（ｎ）を算出し、その後、ステップSC4で各トランジス
タ（Tra）〜（Trc′）の分割パルスτ′の前回と今回と
の差に応じて、前回の分割パルスτ′（ｎ−１）の補間
値Δτn-1を下記式に基いて算出する。
Δτn-1＝｛τ′（ｎ）−τ′（ｎ−１）｝/N N;分割数でＮ＝４ そして、前回の４個の分割パルスτ′（ｎ−１）をこの
補間値Δτn-1で漸次補間するよう、ステップSC5で各分
割パルスτ′（ｎ−１）に２番目のものから順次Δτ
n-1、２・Δτn-1、３・Δτn-1を加算し、ステップSC6
でこの各分割パルスを各相毎に複数個Ｎ（Ｎ＝４）のス
イッチング時間レジスタに各々格納して、ステップSC7
でこの各分割パルスτ′（ｎ−１）を記憶して、リター
ンする。
補間値Δτn-1で漸次補間するよう、ステップSC5で各分
割パルスτ′（ｎ−１）に２番目のものから順次Δτ
n-1、２・Δτn-1、３・Δτn-1を加算し、ステップSC6
でこの各分割パルスを各相毎に複数個Ｎ（Ｎ＝４）のス
イッチング時間レジスタに各々格納して、ステップSC7
でこの各分割パルスτ′（ｎ−１）を記憶して、リター
ンする。
また、第11図の制御フローは、第12図に示す如く分割パ
ルスτ′を演算，記憶した期間T0から２期間T0目にこの
各分割パルスτ′で各トランジスタ（Tra）〜（Trc′）
をON制御するものであり、その制御周期T0′は、第11図
の制御フローの演算周期T0の1/N（Ｎは分割数）であ
る。
ルスτ′を演算，記憶した期間T0から２期間T0目にこの
各分割パルスτ′で各トランジスタ（Tra）〜（Trc′）
をON制御するものであり、その制御周期T0′は、第11図
の制御フローの演算周期T0の1/N（Ｎは分割数）であ
る。
該制御フローでは、ステップSD1で第13図に示す如く第
１番目のスイッチング時間レジスタに格納した各相毎の
分割パルスτ′を読込んだ後、ステップSD2でスイッチ
ング時間レジスタをシフトして、ステップSD3でその読
込んだ分割パルスτ′（ｎ−１）で各トランジスタ（Tr
a）〜（Trc′）をON制御してリターンし、以下、同様に
して制御周期T0′毎に順次第２番目、第３番目、第４番
目のスイッチング時間レジスタに格納した各相毎の分割
パルスを読込んで、各トランジスタ（Tra）〜（Trc′）
をON制御することを繰返す。
１番目のスイッチング時間レジスタに格納した各相毎の
分割パルスτ′を読込んだ後、ステップSD2でスイッチ
ング時間レジスタをシフトして、ステップSD3でその読
込んだ分割パルスτ′（ｎ−１）で各トランジスタ（Tr
a）〜（Trc′）をON制御してリターンし、以下、同様に
して制御周期T0′毎に順次第２番目、第３番目、第４番
目のスイッチング時間レジスタに格納した各相毎の分割
パルスを読込んで、各トランジスタ（Tra）〜（Trc′）
をON制御することを繰返す。
而して、第15図は、各トランジスタ（Tra）〜（Trc′）
のON時間の分割を、等幅パルスで行うか、又は不等幅パ
ルスで行うかを、そのON時間の変化率に応じて適宜選択
して行うものである。
のON時間の分割を、等幅パルスで行うか、又は不等幅パ
ルスで行うかを、そのON時間の変化率に応じて適宜選択
して行うものである。
本実施例では、単に各トランジスタ（Tra）〜（Trc′）
のON時間の変化率、つまり信号波の位相に応じて上記等
幅パルスへの分割（第６図及び第７図の制御フロー）
と、不等幅パルスへの分割（第10図及び第11図の制御フ
ロー）とに切換選択するものとは異なり、電圧ベクトル
の対象性を利用して、各トランジスタ（Tra）〜（Tr
c′）のON時間の演算、及びその複数個Ｎ（Ｎ＝４）へ
の分割を全角度０≦φ≦２πで同一に行って、その演算
時間の短縮を、より一層図るようにしている。
のON時間の変化率、つまり信号波の位相に応じて上記等
幅パルスへの分割（第６図及び第７図の制御フロー）
と、不等幅パルスへの分割（第10図及び第11図の制御フ
ロー）とに切換選択するものとは異なり、電圧ベクトル
の対象性を利用して、各トランジスタ（Tra）〜（Tr
c′）のON時間の演算、及びその複数個Ｎ（Ｎ＝４）へ
の分割を全角度０≦φ≦２πで同一に行って、その演算
時間の短縮を、より一層図るようにしている。
つまり、PWM制御パターンの関係式（４）から判るよう
に、角度φ０が０≦φ０≦π/3の範囲では、トランジス
タのON時間τａは、第14図に示す如くSin（φ０＋π/
3）の範囲にあって、そのON時間の変化率が小さいの
で、演算時間の短い等幅パルスへの分割を行いつつ、波
形の再現性を良好に確保する。また、トランジスタのON
時間τｂは、Sin φ０の範囲にあって、そのON時間の変
化率が大きいので、波形の再現性を良好に確保すべく不
等幅パルスへの分割を採用することとする。そして、以
上を考慮して、角度φ０を０≦φ０≦２πに拡大すべ
く、その全区間をπ/3毎に６区間に区切って示すと、次
の第２表の如くなる。
に、角度φ０が０≦φ０≦π/3の範囲では、トランジス
タのON時間τａは、第14図に示す如くSin（φ０＋π/
3）の範囲にあって、そのON時間の変化率が小さいの
で、演算時間の短い等幅パルスへの分割を行いつつ、波
形の再現性を良好に確保する。また、トランジスタのON
時間τｂは、Sin φ０の範囲にあって、そのON時間の変
化率が大きいので、波形の再現性を良好に確保すべく不
等幅パルスへの分割を採用することとする。そして、以
上を考慮して、角度φ０を０≦φ０≦２πに拡大すべ
く、その全区間をπ/3毎に６区間に区切って示すと、次
の第２表の如くなる。
而して、以上を１チップマイコン（８）で構成したもの
を第15図に示す。同図において、（15）は位相ωｔから
上記第２表の区間Ｎを演算，判別する区間情報演算回
路、（16）は該区間情報演算回路（15）からの区間信号
Ｎと位相ωｔとを入力して、電圧ベクトルの対象性か
ら、角度φ０を全区間Ｎ（Ｎ＝０〜５）で０≦φ０≦π
/3の範囲に統一すべく下記式 φ０＝ωｔ−（Ｎ・π/3） で算出する角度演算回路、（17）は該角度演算回路（1
6）で演算した角度φ０及び基本波電圧の実効値V1を入
力して、PWM制御パターンの関係式（４）に基いて各ト
ランジスタ（Tra）〜（Trc′）のON時間を演算すると共
に、このON時間を複数個の等幅パルスに分割するパルス
分割回路である。また、（18）は不等幅パルス演算回路
であって、該不等幅パルス演算回路（18）は、上記パル
ス分割回路（17）で演算された各トランジスタ（Tra）
〜（Trc′）のON時間、及び分割された等幅パルス、並
びに上記区間情報演算回路（15）からの区間信号Ｎを受
け、区間Ｎに応じて上記第２表に基いて、不等幅パルス
に分割すべきトランジスタ（Tra）〜（Trc′）のON時間
（つまり第２表中のSin0〜Sin π/3の関数）を把握し
て、この不等幅パルスに分割すべきON時間のみを上記10
図及び第11図の制御フローと同等の動作で複数個の不等
幅パルスに分割し、この分割した不等幅パルス及び上記
パルス分割回路（17）で等分割した等幅パルスをベース
ドライバ（18a）に出力する機能を有する。
を第15図に示す。同図において、（15）は位相ωｔから
上記第２表の区間Ｎを演算，判別する区間情報演算回
路、（16）は該区間情報演算回路（15）からの区間信号
Ｎと位相ωｔとを入力して、電圧ベクトルの対象性か
ら、角度φ０を全区間Ｎ（Ｎ＝０〜５）で０≦φ０≦π
/3の範囲に統一すべく下記式 φ０＝ωｔ−（Ｎ・π/3） で算出する角度演算回路、（17）は該角度演算回路（1
6）で演算した角度φ０及び基本波電圧の実効値V1を入
力して、PWM制御パターンの関係式（４）に基いて各ト
ランジスタ（Tra）〜（Trc′）のON時間を演算すると共
に、このON時間を複数個の等幅パルスに分割するパルス
分割回路である。また、（18）は不等幅パルス演算回路
であって、該不等幅パルス演算回路（18）は、上記パル
ス分割回路（17）で演算された各トランジスタ（Tra）
〜（Trc′）のON時間、及び分割された等幅パルス、並
びに上記区間情報演算回路（15）からの区間信号Ｎを受
け、区間Ｎに応じて上記第２表に基いて、不等幅パルス
に分割すべきトランジスタ（Tra）〜（Trc′）のON時間
（つまり第２表中のSin0〜Sin π/3の関数）を把握し
て、この不等幅パルスに分割すべきON時間のみを上記10
図及び第11図の制御フローと同等の動作で複数個の不等
幅パルスに分割し、この分割した不等幅パルス及び上記
パルス分割回路（17）で等分割した等幅パルスをベース
ドライバ（18a）に出力する機能を有する。
よって、上記不等幅パルス演算回路（18）により、上記
第６図の演算手段（10）で演算された各トランジスタ
（Tra）〜（Trc′）のON時間τを、該ON時間の変化率に
応じて、その変化率が小さいとき（第14図で角度φ０が
Sin π/3〜Sin（φ０＋π/3）の範囲のとき）には、該
各トランジスタ（Tra）〜（Trc′）のON時間τと同時間
（＝τ）の合計パルス幅を有する，パルス幅τ/N（Ｎは
分割数）の複数個（＝Ｎ）の等幅パルスに分割し、ON時
間の変化率が大きいとき（第14図で角度φ０がSin0〜Si
n π/3の範囲のとき）には、上記演算手段（10）により
演算された各トランジスタ（Tra）〜（Trc′）の前回の
ON時間τ（ｎ−１）と今回のON時間τ（ｎ）とに基い
て、上記前回のON時間τ（ｎ−１）を複数個Ｎ（Ｎ＝
４）に分割した分割パルスτ′（ｎ−１）と、今回のON
時間τ（ｎ）の同様な分割パルスτ′（ｎ）とを演算す
ると共に、その両分割パルスの差τ′（ｎ）−τ′（ｎ
−１）に応じた補間値Δτn-1を演算して、該両分割パ
ルスτ′（ｎ−１）、τ（ｎ−１）の間でパルス幅が補
間値Δτn-1づつ漸次変化する複数個Ｎ（Ｎ＝４）の不
等幅パルスτ′、τ′＋Δτ、τ′＋２・Δτ、τ′＋
３・Δτに分割して、その分割された複数個の等幅パル
ス又は不等幅パルスの周期T0′を、上記トランジスタ
（Tra）〜（Trc′）のON時間の演算周期T0の上記分割数
（Ｎ）分の１倍（T0/N）とする分割手段（11）を構成し
ている。さらに、上記第７図の制御フロー及び第11図の
制御フローにより、上記分割手段（11）で分割された複
数個Ｎ（Ｎ＝４）の等幅パルス及び不等幅パルスでもっ
て各トランジスタ（Tra）〜（Trc′）をON制御するよう
にした制御手段（12）を構成している。
第６図の演算手段（10）で演算された各トランジスタ
（Tra）〜（Trc′）のON時間τを、該ON時間の変化率に
応じて、その変化率が小さいとき（第14図で角度φ０が
Sin π/3〜Sin（φ０＋π/3）の範囲のとき）には、該
各トランジスタ（Tra）〜（Trc′）のON時間τと同時間
（＝τ）の合計パルス幅を有する，パルス幅τ/N（Ｎは
分割数）の複数個（＝Ｎ）の等幅パルスに分割し、ON時
間の変化率が大きいとき（第14図で角度φ０がSin0〜Si
n π/3の範囲のとき）には、上記演算手段（10）により
演算された各トランジスタ（Tra）〜（Trc′）の前回の
ON時間τ（ｎ−１）と今回のON時間τ（ｎ）とに基い
て、上記前回のON時間τ（ｎ−１）を複数個Ｎ（Ｎ＝
４）に分割した分割パルスτ′（ｎ−１）と、今回のON
時間τ（ｎ）の同様な分割パルスτ′（ｎ）とを演算す
ると共に、その両分割パルスの差τ′（ｎ）−τ′（ｎ
−１）に応じた補間値Δτn-1を演算して、該両分割パ
ルスτ′（ｎ−１）、τ（ｎ−１）の間でパルス幅が補
間値Δτn-1づつ漸次変化する複数個Ｎ（Ｎ＝４）の不
等幅パルスτ′、τ′＋Δτ、τ′＋２・Δτ、τ′＋
３・Δτに分割して、その分割された複数個の等幅パル
ス又は不等幅パルスの周期T0′を、上記トランジスタ
（Tra）〜（Trc′）のON時間の演算周期T0の上記分割数
（Ｎ）分の１倍（T0/N）とする分割手段（11）を構成し
ている。さらに、上記第７図の制御フロー及び第11図の
制御フローにより、上記分割手段（11）で分割された複
数個Ｎ（Ｎ＝４）の等幅パルス及び不等幅パルスでもっ
て各トランジスタ（Tra）〜（Trc′）をON制御するよう
にした制御手段（12）を構成している。
したがって、上記実施例においては、PWM制御パターン
の演算フロー（第６図）でPWM制御パターンの関係式
（４）に基いて各トランジスタ（Tra）〜（Trc′）のON
時間τが演算手段（10）により演算された後、この各ON
時間τが演算手段（10）により演算された後、この各ON
時間τが分割手段（11）で複数個Ｎ（４個）のパルス
τ′に分割されて、この分割パルスτ′がa,b,c各相の
スイッチング時間レジスタに格納される。
の演算フロー（第６図）でPWM制御パターンの関係式
（４）に基いて各トランジスタ（Tra）〜（Trc′）のON
時間τが演算手段（10）により演算された後、この各ON
時間τが演算手段（10）により演算された後、この各ON
時間τが分割手段（11）で複数個Ｎ（４個）のパルス
τ′に分割されて、この分割パルスτ′がa,b,c各相の
スイッチング時間レジスタに格納される。
そして、その後の周期T0では、第８図及び第12図に示す
如く、この期間T0で再び上記の如く各トランジスタ（Tr
a）〜（Trc′）のON時間τの演算と、その分割が行われ
ると共に、この今回の期間T0で、そのT0/N（＝T0′）の
周期毎に、前記の期間T0で求められたa,b,c各相のスイ
ッチング時間レジスタ内の分割パルスτ′でもって対応
する各トランジスタ（Tra）〜（Trc′）が制御手段（1
2）によりON制御されるので、第18図に示す如き従来の
もの（ON時間を複数個のパルスに分割しないもの）に比
べて、高周波成分の周波数を高くでき、等価的にキャリ
ア周波数をON時間の分割数Ｎ（Ｎ＝４）倍だけ増倍で
き、元々のキャリア周波数（5KHz）を高いキャリア周波
数（20KHz）にすることができる。尚、第８図及び第18
図には、各相の＋側のトランジスタのON時間を演算する
場合について記してある。
如く、この期間T0で再び上記の如く各トランジスタ（Tr
a）〜（Trc′）のON時間τの演算と、その分割が行われ
ると共に、この今回の期間T0で、そのT0/N（＝T0′）の
周期毎に、前記の期間T0で求められたa,b,c各相のスイ
ッチング時間レジスタ内の分割パルスτ′でもって対応
する各トランジスタ（Tra）〜（Trc′）が制御手段（1
2）によりON制御されるので、第18図に示す如き従来の
もの（ON時間を複数個のパルスに分割しないもの）に比
べて、高周波成分の周波数を高くでき、等価的にキャリ
ア周波数をON時間の分割数Ｎ（Ｎ＝４）倍だけ増倍で
き、元々のキャリア周波数（5KHz）を高いキャリア周波
数（20KHz）にすることができる。尚、第８図及び第18
図には、各相の＋側のトランジスタのON時間を演算する
場合について記してある。
ここに、元々のキャリア周波数（5KHz）、つまりON時間
の演算周期T0（200μＳ）は、１チップマイコン（８）
でも十分にPWM制御パターンを演算し得るのに十分な期
間であるので、１チップマイコン（８）を使用しなが
ら、高いキャリア周波数（20KHz程度）でのPWM制御を可
能として、低価格でかつ回路構成を簡易にしつつ、MOSF
ET等の高速スイッチング素子の能力を生かして誘導電動
機（１）への三相交流波形を精密に波形制御することが
でき、電磁騒音の低減、モータ効率の上昇を図ることが
できる。
の演算周期T0（200μＳ）は、１チップマイコン（８）
でも十分にPWM制御パターンを演算し得るのに十分な期
間であるので、１チップマイコン（８）を使用しなが
ら、高いキャリア周波数（20KHz程度）でのPWM制御を可
能として、低価格でかつ回路構成を簡易にしつつ、MOSF
ET等の高速スイッチング素子の能力を生かして誘導電動
機（１）への三相交流波形を精密に波形制御することが
でき、電磁騒音の低減、モータ効率の上昇を図ることが
できる。
また、従来と同程度のキャリア周波数（5KHz）で足りる
場合には、１チップマイコン（８）の演算時間を短縮で
き、PWM制御以外の処理能力の増強を図ることができ
る。
場合には、１チップマイコン（８）の演算時間を短縮で
き、PWM制御以外の処理能力の増強を図ることができ
る。
しかも、分割手段（11）によるON時間の分割は、第14図
に示す如く、ON時間の変化率が大きい範囲では不等幅パ
ルスで行われて、分割パルスτ′が最初の周期Ｔ′０で
出力されると、次の周期Ｔ′０ではこの分割パルスより
も補間値Δτだけ大きい分割パルスが出力されることが
制御周期Ｔ′０で繰返されるので（第12図参照）、第17
図（イ）に示す等幅パルスで行う場合に比べて、第14図
に示す如く等価的なキャリア周波数に対応する制御周期
Ｔ′０での出力電圧の平均値に対して、波形の再現性
を良好に確保できる。
に示す如く、ON時間の変化率が大きい範囲では不等幅パ
ルスで行われて、分割パルスτ′が最初の周期Ｔ′０で
出力されると、次の周期Ｔ′０ではこの分割パルスより
も補間値Δτだけ大きい分割パルスが出力されることが
制御周期Ｔ′０で繰返されるので（第12図参照）、第17
図（イ）に示す等幅パルスで行う場合に比べて、第14図
に示す如く等価的なキャリア周波数に対応する制御周期
Ｔ′０での出力電圧の平均値に対して、波形の再現性
を良好に確保できる。
また、ON時間の変化率が小さい範囲では、その変化が小
さい故に、等幅パルスで分割が行われても、上記出力電
圧の平均値に対する波形の再現性は、第17図（ロ）の
不等幅パルスで行う場合とほぼ同様に良好に確保するこ
とができると共に、このON時間の変化率が小さい範囲で
ON時間を等幅パルスで分割する分、補間値Δτの演算に
要する演算時間が不要になる。よって、波形の再現性を
良好に確保しながら、演算，処理時間を節約して、その
分、より高いキャリア周波数によるPWM制御を可能にで
きる効果を有する。
さい故に、等幅パルスで分割が行われても、上記出力電
圧の平均値に対する波形の再現性は、第17図（ロ）の
不等幅パルスで行う場合とほぼ同様に良好に確保するこ
とができると共に、このON時間の変化率が小さい範囲で
ON時間を等幅パルスで分割する分、補間値Δτの演算に
要する演算時間が不要になる。よって、波形の再現性を
良好に確保しながら、演算，処理時間を節約して、その
分、より高いキャリア周波数によるPWM制御を可能にで
きる効果を有する。
しかも、PWM制御パターンの演算は、電圧ベクトルの対
象性を利用して、角度ωｔの全範囲０≦ωｔ≦２πで同
一に行うことができ、その後は第２表に基いて等幅パル
スに分割すべきON時間か、等幅パルスに分割すべきON時
間かを容易に把握できるので、マイコンに適した演算，
処理となると共に、より一層の演算，処理の簡略化が可
能である。
象性を利用して、角度ωｔの全範囲０≦ωｔ≦２πで同
一に行うことができ、その後は第２表に基いて等幅パル
スに分割すべきON時間か、等幅パルスに分割すべきON時
間かを容易に把握できるので、マイコンに適した演算，
処理となると共に、より一層の演算，処理の簡略化が可
能である。
また、第16図は変形例を示し、上記実施例では各トラン
ジスタ（Tra）〜（Trc′）の分割数Ｎを設定値（Ｎ＝
４）に固定したのに代え、各トランジスタ（Tra）〜（T
rc′）のON時間の変化率に応じて適宜変化させたもので
ある。
ジスタ（Tra）〜（Trc′）の分割数Ｎを設定値（Ｎ＝
４）に固定したのに代え、各トランジスタ（Tra）〜（T
rc′）のON時間の変化率に応じて適宜変化させたもので
ある。
つまり、ON時間の変化率の大きい角度範囲では、期間T0
中の分割数Ｎを大きくＮ＝８に設定し、ON時間の変化率
の小さい角度範囲では、期間T0中の分割数Ｎを通常のＮ
＝４に設定している。従って、同図から判る如く、ON時
間の変化率の小さい角度範囲でのマイコン（８）の演
算，処理時間を短縮しながら、ON時間の変化率の大きい
角度範囲での波形の再現性をより一層向上できる。
中の分割数Ｎを大きくＮ＝８に設定し、ON時間の変化率
の小さい角度範囲では、期間T0中の分割数Ｎを通常のＮ
＝４に設定している。従って、同図から判る如く、ON時
間の変化率の小さい角度範囲でのマイコン（８）の演
算，処理時間を短縮しながら、ON時間の変化率の大きい
角度範囲での波形の再現性をより一層向上できる。
尚、各相のスイッチング時間レジスタの内容をパルス幅
に変換する部分は、外付けのパルス幅変調IC等によるハ
ードウェアで処理してもよい。さらに、第９図及び第13
図の如き構成にしておけば、スイッチング素子の変更に
よりキャリア周波数が変わるときでも、分割手段（11）
及び制御手段（12）のみを変更すれば足りる。また、ス
イッチング時間レジスタをパルス幅制御部（ステップS
B2）のレジスタと共用すれば、第７図のステップSB1の
処理は省略できる。
に変換する部分は、外付けのパルス幅変調IC等によるハ
ードウェアで処理してもよい。さらに、第９図及び第13
図の如き構成にしておけば、スイッチング素子の変更に
よりキャリア周波数が変わるときでも、分割手段（11）
及び制御手段（12）のみを変更すれば足りる。また、ス
イッチング時間レジスタをパルス幅制御部（ステップS
B2）のレジスタと共用すれば、第７図のステップSB1の
処理は省略できる。
さらに、PWM制御パターンの演算フローでの演算周期T0
は、実際にPWM制御パターン（ON時間の分割を含む）を
演算するのに要する時間で一意的に決定されるが、第７
図及び第11図の制御フローのトランジスタのON制御の周
期T0′は、望まれるキャリア周波数に応じて決定され、
このために各トランジスタのON時間の分割数Ｎ（T0/
T0′）の値を適宜値に設定すればよい。
は、実際にPWM制御パターン（ON時間の分割を含む）を
演算するのに要する時間で一意的に決定されるが、第７
図及び第11図の制御フローのトランジスタのON制御の周
期T0′は、望まれるキャリア周波数に応じて決定され、
このために各トランジスタのON時間の分割数Ｎ（T0/
T0′）の値を適宜値に設定すればよい。
また、上記実施例では、PWM制御パターンを、電圧ベク
トル制御による場合の関係式（４）に基いて求めたが、
三角波比較方式などの他のPWM制御方式による場合の関
係式に基いて求めてもよいのは勿論である。
トル制御による場合の関係式（４）に基いて求めたが、
三角波比較方式などの他のPWM制御方式による場合の関
係式に基いて求めてもよいのは勿論である。
（発明の効果） 以上説明したように、本発明のインバータのパルス幅変
調制御装置によれば、キャリア周波数に応じた演算周期
で繰返し演算されるスイッチング素子のON時間を、該ON
時間の変化率に応じて複数個の等幅パルス又は不等幅パ
ルスに分割し、この分割パルスでもって各スイッチング
素子をON制御したので、スイッチング素子のON時間の演
算に比較的長い時間を要する場合にも、キャリア周波数
を等価的に高くできて、例えば低価格で回路構成の簡易
な１チップマイコンを使用した場合にも三相交流波形を
精密に波形制御できて、電磁騒音の低減、モータ効率の
上昇を図ることができる。しかも、ON時間の変化率の大
きいときには不等幅パルスによる分割を行い、ON時間の
変化率の小さいときには等幅パルスによる分割を行え
ば、信号波の波形の再現性を良好に確保しながら、マイ
コンによるPWM制御パターンの演算，処理時間を効果的
に短縮でき、より高いキャリア周波数でのパルス幅変調
制御を可能にできる。
調制御装置によれば、キャリア周波数に応じた演算周期
で繰返し演算されるスイッチング素子のON時間を、該ON
時間の変化率に応じて複数個の等幅パルス又は不等幅パ
ルスに分割し、この分割パルスでもって各スイッチング
素子をON制御したので、スイッチング素子のON時間の演
算に比較的長い時間を要する場合にも、キャリア周波数
を等価的に高くできて、例えば低価格で回路構成の簡易
な１チップマイコンを使用した場合にも三相交流波形を
精密に波形制御できて、電磁騒音の低減、モータ効率の
上昇を図ることができる。しかも、ON時間の変化率の大
きいときには不等幅パルスによる分割を行い、ON時間の
変化率の小さいときには等幅パルスによる分割を行え
ば、信号波の波形の再現性を良好に確保しながら、マイ
コンによるPWM制御パターンの演算，処理時間を効果的
に短縮でき、より高いキャリア周波数でのパルス幅変調
制御を可能にできる。
第１図ないし第16図は本発明の実施例を示し、第１図は
全体概略構成図、第２図は電気回路図、第３図は電圧形
インバータの各種状態を８種の電圧ベクトルで表示した
説明図、第４図は電圧ベクトルの時間積分の複素平面上
での軌跡を円軌跡に近付けるための電圧ベクトル制御の
説明図、第５図（イ）〜（ニ）は各々角度φの０≦φ≦
π/3の範囲内で取り得るPWM制御パターンの種類の説明
図、第６図及び第７図は各々１チップマイコンによる各
トランジスタの等幅パルスでのON/OFF制御を示すフロー
チャート図、第８図はキャリア周波数がトランジスタの
ON時間の等分割で等価的に高くなった説明図、第９図は
等幅パルスに分割する場合の作動説明図、第10図及び第
11図は各トランジスタの不等幅パルスでのON/OFF制御を
示すフローチャート図、第12図は不等幅パルスに分割す
る場合の各分割パルスの補間の様子の説明図、第13図は
不等幅パルスに分割する場合の作動説明図、第14図は等
幅パルスでの分割と不等幅での分割とを選択する信号波
の角度範囲を示す説明図、第15図はトランジスタのON時
間の変化率に応じて適宜等幅パルスと不等幅パルスとに
分割する場合のマイコンのブロック構成図、第16図はト
ランジスタのON時間の変化に応じてON時間の分割数を変
化させる場合の説明図である。また、第17図（イ）及び
（ロ）は各々等幅パルスに分割する場合と不等幅パルス
に分割する場合との波形の再現性の様子を示す説明図で
ある。さらに、第18図は従来例を示す説明図である。 （２）……三相巻線、（３）……電圧形インバータ、
（４）……ブリッジ回路、（Tra）〜（Trc′）……トラ
ンジスタ、（８）……１チップマイコン、（10）……演
算手段、（11）……分割手段、（12）……制御手段。
全体概略構成図、第２図は電気回路図、第３図は電圧形
インバータの各種状態を８種の電圧ベクトルで表示した
説明図、第４図は電圧ベクトルの時間積分の複素平面上
での軌跡を円軌跡に近付けるための電圧ベクトル制御の
説明図、第５図（イ）〜（ニ）は各々角度φの０≦φ≦
π/3の範囲内で取り得るPWM制御パターンの種類の説明
図、第６図及び第７図は各々１チップマイコンによる各
トランジスタの等幅パルスでのON/OFF制御を示すフロー
チャート図、第８図はキャリア周波数がトランジスタの
ON時間の等分割で等価的に高くなった説明図、第９図は
等幅パルスに分割する場合の作動説明図、第10図及び第
11図は各トランジスタの不等幅パルスでのON/OFF制御を
示すフローチャート図、第12図は不等幅パルスに分割す
る場合の各分割パルスの補間の様子の説明図、第13図は
不等幅パルスに分割する場合の作動説明図、第14図は等
幅パルスでの分割と不等幅での分割とを選択する信号波
の角度範囲を示す説明図、第15図はトランジスタのON時
間の変化率に応じて適宜等幅パルスと不等幅パルスとに
分割する場合のマイコンのブロック構成図、第16図はト
ランジスタのON時間の変化に応じてON時間の分割数を変
化させる場合の説明図である。また、第17図（イ）及び
（ロ）は各々等幅パルスに分割する場合と不等幅パルス
に分割する場合との波形の再現性の様子を示す説明図で
ある。さらに、第18図は従来例を示す説明図である。 （２）……三相巻線、（３）……電圧形インバータ、
（４）……ブリッジ回路、（Tra）〜（Trc′）……トラ
ンジスタ、（８）……１チップマイコン、（10）……演
算手段、（11）……分割手段、（12）……制御手段。
Claims (2)
- 【請求項１】三相巻線（２）に接続され、複数個のスイ
ッチング素子（Tra）〜（Trc′）を有するブリッジ回路
（４）を備え、該ブリッジ回路（４）の各スイッチング
素子（Tra）〜（Trc′）のON/OFF動作により直流をパル
ス幅変調して上記三相巻線（２）に三相交流電圧を印加
するようにしたインバータのパルス幅変調制御装置であ
って、キャリア周波数に応じた演算周期で上記各スイッ
チング素子（Tra）〜（Trc′）のON時間を演算する演算
手段（10）と、該演算手段（10）で演算された各スイッ
チング素子（Tra）〜（Trc′）のON時間を、該ON時間の
変化率に応じて、該ON時間と同時間の合計パルス幅を有
する複数個の等幅パルス又は、上記演算手段（10）によ
り演算されたスイッチング素子（Tra）〜（Trc′）の前
回のON時間と今回のON時間とに基いてパルス幅が漸次変
化する複数個の不等幅パルスの何れか一方に分割し、そ
の分割された複数個の等幅パルス又は不等幅パルスの周
期を、上記スイッチング素子（Tra）〜（Trc′）のON時
間の演算周期の上記分割数分の１倍とする分割手段（1
1）と、該分割手段（11）で分割された複数個のパルス
で上記各スイッチング素子（Tra）〜（Trc′）をON制御
する制御手段（12）とを備えたことを特徴とするインバ
ータのパルス幅変調制御装置。 - 【請求項２】分割手段（11）は、各スイッチング素子
（Tra）〜（Trc′）のON時間の変化率が大きいとき不等
幅パルスに分割し、ON時間の変化率が小さいとき等幅パ
ルスに分割するものである請求項（１）記載のインバー
タのパルス幅変調制御装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63132459A JPH0744843B2 (ja) | 1988-05-30 | 1988-05-30 | インバータのパルス幅変調制御装置 |
| AU33084/89A AU621868B2 (en) | 1988-04-18 | 1989-04-17 | Pulse width modulation control unit of inverter |
| EP89303871A EP0338798B1 (en) | 1988-04-18 | 1989-04-18 | Pulse width modulation control unit of inverter |
| US07/340,023 US4989128A (en) | 1988-04-18 | 1989-04-18 | Pulse width modulation control unit of inverter |
| ES89303871T ES2056213T3 (es) | 1988-04-18 | 1989-04-18 | Unidad de control de modulacion de anchura de impulsos de un inversor. |
| DE68916684T DE68916684T2 (de) | 1988-04-18 | 1989-04-18 | Pulsbreitenmodulierungssteuereinheit für Wechselrichter. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63132459A JPH0744843B2 (ja) | 1988-05-30 | 1988-05-30 | インバータのパルス幅変調制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01303063A JPH01303063A (ja) | 1989-12-06 |
| JPH0744843B2 true JPH0744843B2 (ja) | 1995-05-15 |
Family
ID=15081857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63132459A Expired - Fee Related JPH0744843B2 (ja) | 1988-04-18 | 1988-05-30 | インバータのパルス幅変調制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744843B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005034327A1 (ja) * | 2003-09-30 | 2005-04-14 | Mitsubishi Denki Kabushiki Kaisha | インバータ装置 |
| KR100787693B1 (ko) * | 2006-03-29 | 2007-12-21 | 미쓰비시덴키 가부시키가이샤 | 인버터 장치 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4488216A (en) * | 1983-04-29 | 1984-12-11 | Westinghouse Electric Corp. | Unrestricted frequency changer system and adjustable frequency AC motor drive using such a system |
-
1988
- 1988-05-30 JP JP63132459A patent/JPH0744843B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01303063A (ja) | 1989-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4641075A (en) | Method of and apparatus for controlling current of inverter | |
| JPH0556648A (ja) | Ｐｗｍインバータの並列運転制御装置 | |
| US20060114623A1 (en) | Switching type power source device and magnetio resonance imaging device using the same | |
| JPS6373898A (ja) | インバ−タ装置 | |
| US4989128A (en) | Pulse width modulation control unit of inverter | |
| US6459601B1 (en) | Control circuit of power converter | |
| JPH03207273A (ja) | インバータのパルス幅変調制御装置 | |
| JPH0783615B2 (ja) | 三相変換器 | |
| JPH0744843B2 (ja) | インバータのパルス幅変調制御装置 | |
| JP2705093B2 (ja) | インバータのパルス幅変調制御装置 | |
| JPH07114548B2 (ja) | インバータのパルス幅変調制御装置 | |
| JP2569724B2 (ja) | インバータのパルス幅変調制御装置 | |
| JPH077959A (ja) | Ｐｗｍインバータの制御方法 | |
| JPS62123979A (ja) | ブラシレス直流モ−タ | |
| JPH0832183B2 (ja) | インバータのパルス幅変調制御装置 | |
| JP2522076B2 (ja) | インバ―タのパルス幅変調制御装置 | |
| JPH06245588A (ja) | Ｐｗｍインバータ制御方法 | |
| JP3043929B2 (ja) | 共振形インバータ装置 | |
| JP3289281B2 (ja) | インバータのパルス幅変調制御方法およびその装置 | |
| JPH09289787A (ja) | 高調波電流実効値を最小にするｐｗｍ制御装置 | |
| JP2761721B2 (ja) | インバータ装置の電流検出回路 | |
| JP2697201B2 (ja) | インバータにおける三相正弦波ｐｗｍの簡略演算方法 | |
| JPH02188189A (ja) | パルス幅変調式単相モータ用インバータ | |
| JPS6277896A (ja) | ブリツジ形３相正弦波インバ−タのパルス幅変調方式 | |
| JPH03117369A (ja) | インバータの電圧制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |