JPH0832987A - 色逆変換処理装置及び映像信号処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 回路規模は小さく、実時間またはそれに準ず
る速度で高精度の色変換を行なうことができる色逆変換
処理装置を得る。 【構成】 第４、第５、第６の色信号を各々ｍビットの
ディジタル信号として入力し、該入力信号に対応する第
１、第２、第３の色信号の近傍の８点の単位立方格子に
位置する、または位置すると仮定した第１、第２、第３
の色信号を出力する記憶手段１と、前記８点の第１、第
２、第３の色信号に乗ずるための補間係数を生成する補
間係数生成手段２と、前記８点の第１、第２、第３の色
信号に、各々前記補間係数を乗じて加え合わせて、第１
補間信号及び第２補間信号を出力する手段１３，１４
と、第１補間信号と第２補間信号に第６の色信号から得
られる補間係数を各々乗じて加えることにより、第１、
第２、第３の色信号を算出する補間処理手段３〜１０，
１１，１２，１５を備えた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、色逆変換処理装置及び
映像信号処理装置に関するものである。

【０００２】

【従来の技術】図１６は、従来の色変換処理装置及び色
逆変換処理装置を示すブロック回路図である。図におい
て、９６，９７は３次元ルックアップテーブル（以下、
「ＬＵＴ」と記す）である。

【０００３】動作について説明する。カラーテレビジョ
ン方式には、NTSC(National Television System Commit
tee)方式、PAL(Phase Alternation by Line)方式、SECA
M(Sequential a Memoire)方式があるが、例えばNTSC方
式におけるＲＧＢ色空間の信号を、CIE 1976 L^*a^*b^*均
等知覚色空間の信号に変換する方法を以下に示す。CIE1
976 L^*a^*b^*均等知覚色空間は、国際照明委員会（Commis
sion Internationalede l’Eclairage 略称 CIE）が197
6年に推奨した知覚的にほぼ均等な歩度をもつ色空間で
ある。まず、以下の（１），（２），（３）式に示すよ
うに、NTSC方式のＲＧＢ信号をＸＹＺに変換する。 Ｘ＝0.6069Ｒ＋0.1739Ｇ＋0.2009Ｂ ……（１） Ｙ＝0.2991Ｒ＋0.5870Ｇ＋0.1139Ｂ ……（２） Ｚ＝0.0000Ｒ＋0.0660Ｇ＋1.1169Ｂ ……（３）

【０００４】NTSC方式における基準白色はＣ光源（色度
座標x=0.3101,y=0.3163：相関色温度約6770K）であり、
Ｃ光源の三刺激値Ｘ₀Ｙ₀Ｚ₀はＹ₀を１００％とすると
（４），（５），（６）式のようになる。 Ｘ₀＝98.072 ……（４） Ｙ₀＝100.000 ……（５） Ｚ₀＝118.225 ……（６）

【０００５】ＸＹＺから基準白色をＣ光源とするL^*a^*b^*
に変換する。 L^*＝116(Ｙ/Ｙ₀)^1/3-16 ：Ｙ/Ｙ₀> 0.008856 ……（７） L^*＝903.29(Ｙ/Ｙ₀) ：Ｙ/Ｙ₀<=0.008856 ……（８） a^*＝500(Ｘ’-Ｙ’) ……（９） b^*＝200(Ｙ’-Ｚ’) ……（１０） Ｘ’＝(Ｘ/Ｘ₀)^1/3 ：Ｘ/Ｘ₀> 0.008856 ……（１１） Ｘ’＝7.787(Ｘ/Ｘ₀)+16/116 ：Ｘ/Ｘ₀<=0.008856 ……（１２） Ｙ’＝(Ｙ/Ｙ₀)^1/3 ：Ｙ/Ｙ₀> 0.008856 ……（１３） Ｙ’＝7.787(Ｙ/Ｙ₀)+16/116 ：Ｙ/Ｙ₀<=0.008856 ……（１４） Ｚ’＝(Ｚ/Ｚ₀)^1/3 ：Ｚ/Ｚ₀> 0.008856 ……（１５） Ｚ’＝7.787(Ｚ/Ｚ₀)+16/116 ：Ｚ/Ｚ₀<=0.008856 ……（１６）

【０００６】（１）式から（１６）式の変換式により、
NTSC方式におけるＲＧＢ色空間の信号を、CIE 1976 L^*a
^*b^*均等知覚色空間の信号に非線形変換する。次に、CIE
1976 L^*a^*b^*均等知覚色空間をＲＧＢ色空間の信号に逆
変換する方法を以下に示す。まず、以下の（１７）式か
ら（２０）式に示すように、基準白色をＣ光源とするL^*
a^*b^*からＸＹＺに変換する。 Ｘ＝Ｘ₀｛(L^*+16)/116+a^*/500｝³ ……（１７） Ｙ＝Ｙ₀｛(L^*+16)/116｝³ ：L^*>=8.0 ……（１８） Ｙ＝Ｙ₀・L^*/903.29 ：L^*< 8.0 ……（１９） Ｚ＝Ｚ₀｛(L^*+16)/116-b^*/200｝³ ……（２０）

【０００７】ＸＹＺをNTSC方式のＲＧＢ信号に変換す
る。 Ｒ＝1.9106Ｘ−0.5335Ｙ−0.2893Ｚ ……（２１） Ｇ＝−0.9848Ｘ＋1.9983Ｙ−0.0266Ｚ ……（２２） Ｂ＝0.0582Ｘ−0.1181Ｙ＋0.8969Ｚ ……（２３）

【０００８】（１）式から（１６）式の変換式から全て
のＲ，Ｇ，Ｂに対するL^*,a^*,b^*を算出し、変換値を３次
元ＬＵＴ９６に記憶させる。また、（１７）式から（２
３）式の逆変換式からL^*,a^*,b^*に対する全てのＲ，Ｇ，
Ｂを算出し、変換値を３次元ＬＵＴ９７に記憶させる。
図１７に３次元ＬＵＴ９６の概念図を示す。３次元ＬＵ
Ｔ９６により、入力信号Ri,Gi,Biの格子点に位置する出
力信号L^*(Ri,Gi,Bi),a^*(Ri,Gi,Bi),b^*(Ri,Gi,Bi)が得ら
れる。図１８に３次元ＬＵＴ９７の概念図を示す。３次
元ＬＵＴ９７により、入力信号Li^*,ai^*,bi^*の格子点に
位置する出力信号Ｒ(Li^*,ai^*,bi^*),Ｇ(Li^*,ai^*,bi^*),Ｂ
(Li^*,ai^*,bi^*)が得られる。

【０００９】これらの正変換、逆変換に用いる３次元Ｌ
ＵＴの格子点数を多くするほど変換精度は高くなる。全
ての入力信号に対する出力信号をＬＵＴにより直接得る
方法をダイレクトマッピング法といい、ダイレクトマッ
ピング法を用いると、どの様な複雑な変換方法であって
も、高速かつ高精度の変換が可能となる。

【００１０】しかし、例えば入力信号Ｒ，Ｇ，Ｂ、出力
信号L^*,a^*,b^*を各々８ビットとすると、この正変換に用
いる３次元ＬＵＴ９６の容量は384Ｍビットとなり、大
規模な記憶手段を必要とするため、実用的ではない。一
般には、入力信号の上位信号を用いてダイレクトマッピ
ング法により数個の近傍値を得、入力信号の下位信号を
用いて、数個の近傍値から出力信号を補間する方法が用
いられる。

【００１１】他の従来の技術について説明する。図１９
は、「ITEJ Technical Report Vol.16,No.31,pp.25-3
0」に示された他の従来の色変換処理装置を示すブロッ
ク回路図である。図において、３０は３次元ＬＵＴ、３
１は補間係数生成回路、３２から３９は乗算器、４６は
１５ビットシフト回路、９８は加算回路である。

【００１２】入力信号Ri,Gi,Biの上位信号Rn,Gn,Bnを３
次元ＬＵＴ３０に入力する。また、Ri,Gi,Biの下位信号
r,g,bを補間係数生成回路３１に入力する。３次元ＬＵ
Ｔ３０の出力d₀,d₁,d₂,d₃,d₄,d₅,d₆,d₇を各々乗算器３
２，３３，３４，３５，３６，３７，３８，３９に入力
する。補間係数生成回路３１の出力w₀,w₁,w₂,w₃,w₄,w₅,
w₆,w₇を各々乗算器３２，３３，３４，３５，３６，３
７，３８，３９に入力する。乗算器３２，３３，３４，
３５，３６，３７，３８，３９の出力を加算回路９８に
入力する。加算回路９８の出力を１５ビットシフト回路
４６に入力し、出力ｄを得る。

【００１３】動作について説明する。入力信号Ri,Gi,Bi
を各々ｍビットの信号、入力信号Ri,Gi,Biの上位ｎビッ
ト分を各々Rn,Gn,Bnとする。ただし、ｍ＞ｎである。３
次元ＬＵＴ３０から入力信号Ri,Gi,Biの近傍の８点の単
位立方格子(Rn,Gn,Bn),(Rn+Dn,Gn,Bn),(Rn+Dn,Gn,Bn+D
n),(Rn,Gn,Bn+Dn),(Rn,Gn+Dn,Bn),(Rn+Dn,Gn+Dn,Bn),(R
n+Dn,Gn+Dn,Bn+Dn),(Rn,Gn+Dn,Bn+Dn)に位置するd₀,d₁,
d₂,d₃,d₄,d₅,d₆,d₇を得る。ただし、Dnは３次元ＬＵＴ
３０の単位立方格子の１辺の長さで2^m-nである。

【００１４】次に補間法について説明する。図２０に示
すように、入力信号Ri,Gi,Biの近傍の８点の単位立方格
子に位置する出力信号をd₀,d₁,d₂,d₃,d₄,d₅,d₆,d₇とす
る。入力信号Ri,Gi,Biの下位ｍ−ｎビット分を各々r,g,
b、単位立方格子の一辺の長さをDnとする。入力信号Ri,
Gi,Biを中心としてＲ軸方向、Ｇ軸方向、Ｂ軸方向の３
方向で８分割した直方体の体積を、各々w₀,w₁,w₂,w₃,
w₄,w₅,w₆,w₇とする。入力信号Ri,Gi,Biに対する出力信
号ｄは、式（２４）のように補間される。 ｄ＝d₀w₀+d₁w₁+d₂w₂+d₃w₃+d₄w₄+d₅w₅+d₆w₆+d₇w₇ ……（２４） この補間法を用いて、L^*,a^*,b^*それぞれの補間を行な
う。

【００１５】逆変換についても同様である。図２１は、
色逆変換処理装置を示すブロック回路図である。図にお
いて、１は３次元ＬＵＴ、２は補間係数生成回路、３か
ら１０は乗算器、１７は１５ビットシフト回路、９９は
加算回路である。

【００１６】入力信号Li^*,ai^*,bi^*の上位信号Ln^*,an^*,b
n^*を３次元ＬＵＴ１に入力する。また、Li^*,ai^*,bi^*の
下位信号l^*,a^*,b^*を補間係数生成回路２に入力する。３
次元ＬＵＴ１の出力p₀,p₁,p₂,p₃,p₄,p₅,p₆,p₇を各々乗
算器３，４，５，６，７，８，９，１０に入力する。補
間係数生成回路２の出力v₀,v₁,v₂,v₃,v₄,v₅,v₆,v₇を各
々乗算器３，４，５，６，７，８，９，１０に入力す
る。乗算器３，４，５，６，７，８，９，１０の出力を
加算回路９９に入力する。加算回路９９の出力を１５ビ
ットシフト回路１７に入力し、出力ｐを得る。

【００１７】動作について説明する。入力信号Li^*,ai^*,
bi^*を各々ｍビットの信号、入力信号Li^*,ai^*,bi^*の上位
ｎビット分を各々Ln^*,an^*,bn^*とする。ただし、ｍ＞ｎ
である。３次元ＬＵＴ１から入力信号Li^*,ai^*,bi^*の近
傍の８点の単位立方格子(Ln^*,an^*,bn^*),(Ln^*,an^*+Dn,bn
^*),(Ln^*,an^*+Dn,bn^*+Dn),(Ln^*,an^*,bn^*+Dn),(Ln^*+Dn,an
^*,bn^*),(Ln^*+Dn,an^*+Dn,bn^*),(Ln^*+Dn,an^*+Dn,bn^*+Dn),
(Ln^*+Dn,an^*,bn^*+Dn)に位置するp₀,p₁,p₂,p₃,p₄,p₅,p₆,
p₇を得る。ただし、Dnは３次元ＬＵＴ１の単位立方格子
の１辺の長さで2^m-nである。

【００１８】次に補間法について説明する。図２２に示
すように、入力信号Li^*,ai^*,bi^*の近傍の８点の単位立
方格子に位置する出力信号をp₀,p₁,p₂,p₃,p₄,p₅,p₆,p₇
とする。入力信号Li^*,ai^*,bi^*の下位ｍ−ｎビット分を
各々l^*,a^*,b^*、単位立方格子の一辺の長さをDnとする。
入力信号Li^*,ai^*,bi^*を中心としてL^*軸方向、a^*軸方
向、b^*軸方向の３方向で８分割した直方体の体積を、各
々v₀,v₁,v₂,v₃,v₄,v₅,v₆,v₇とする。入力信号Li^*,ai^*,b
i^*に対する出力信号ｐは、式（２５）のように補間され
る。 ｐ＝p₀v₀+p₁v₁+p₂v₂+p₃v₃+p₄v₄+p₅v₅+p₆v₆+p₇v₇ ……（２５）

【００１９】

【発明が解決しようとする課題】従来の色変換処理装置
及び色逆変換処理装置は以上のように構成されているた
め、実時間またはそれに準ずる速度で色変換することは
可能であるが、以下の問題点があった。

【００２０】第１に、全ての入力信号に対する出力信号
をダイレクトマッピング法により得ると、高精度の変換
が可能であるが、大容量のＬＵＴを必要とする。

【００２１】第２に、ＬＵＴの容量を縮小するために、
入力信号の上位信号を用いてダイレクトマッピング法に
より数個の近傍値を得、入力信号の下位信号を用いて、
数個の近傍値から出力信号を補間する方法において、単
位立方格子８点を用いる８点補間では変換精度は高い
が、多くの乗算器を必要とし、回路規模が大きくなる。
また、６点補間、５点補間、４点補間など補間に用いる
データ数を減らして回路規模を小さくすると、乗算器の
数は少なくなるが変換精度も低くなる。

【００２２】さらに、従来の映像信号処理装置では、例
えばＲＧＢ信号で表わされる画像においてＲ，Ｇ，Ｂ各
々にアパーチャ補正を行うか、ＲＧＢ信号をマトリクス
演算により輝度信号Ｙ、Ｒ−Ｙ色差信号、Ｂ−Ｙ色差信
号に変換して、輝度信号Ｙの高周波部分における輝度信
号Ｙ、Ｒ−Ｙ色差信号、Ｂ−Ｙ色差信号の利得を制御
し、アパーチャ補正を行っていた。しかし、ＲＧＢ色空
間は混色系の色空間であり、人間の視覚特性にとって均
等な空間ではなく、以下の問題点があった。

【００２３】第１に、前者の方法では、ＲＧＢ信号で表
わされる画像の高周波部分でＲ，Ｇ，Ｂ信号の利得を一
定の比率で変化させるようなアパーチャ補正を行なうた
め、色相、明度、彩度の平衡が崩れ、色の再現性が悪く
なる。

【００２４】第２に、後者の方法では、輝度信号ＹとＲ
−Ｙ色差信号、Ｂ−Ｙ色差信号においてアパーチャ補正
を行なうことにより、明度、彩度に分けて強調すること
が可能となるが、均等知覚色空間ではないため、色の再
現性は低下する。

【００２５】本発明の色逆変換処理装置は、上記の問題
点を解決するためになされたもので、実時間またはそれ
に準ずる速度で、従来と同等の精度の色変換を少ない回
路規模で行なうことを目的とする。

【００２６】さらに、本発明の映像信号処理装置は、上
記の問題点を解決するためになされたもので、ＲＧＢ色
空間からCIE 1976 L^*a^*b^*均等知覚色空間などの人間の
視覚特性にとって均等な均等知覚色空間に変換し、L^*,a
^*,b^*各々にアパーチャ補正を行なうことにより、色相、
明度、彩度の平衡を崩さず、色の再現性を低下させない
ことを目的とする。

【００２７】

【課題を解決するための手段】請求項１の発明に係る色
逆変換処理装置は、第１、第２、第３の色信号で表わさ
れる第１の３次元色空間を第４、第５、第６の色信号で
表わされる第２の３次元色空間に非線形変換した色信号
を第１、第２、第３の色信号に逆変換する色逆変換処理
装置であって、第４、第５、第６の色信号を各々ｍ（ｍ
は自然数）ビットのディジタル信号として入力し、該入
力信号に対応する第１、第２、第３の色信号の近傍の８
点の単位立方格子に位置する、または位置すると仮定し
た第１、第２、第３の色信号を出力する記憶手段と、前
記８点の第１、第２、第３の色信号に乗ずるための補間
係数を生成する補間係数生成手段と、ｍビットの第４、
第５の色信号を含み、第６の色信号が上位ｎ（ｎは自然
数でｍ＞ｎ）ビット分の場合の４点の単位平面格子に位
置する第１、第２、第３の色信号に、各々前記補間係数
を乗じて加え合わせた第１補間信号を出力する手段と、
同様にｍビットの第４、第５の色信号を含み、第６の色
信号が上位ｎビット分に１を加えた場合の４点の単位平
面格子に位置する第１、第２、第３の色信号に、各々前
記補間係数を乗じて加え合わせた第２補間信号を出力す
る手段と、第１補間信号に２ⁿから下位ｍ−ｎビット分
の第６の色信号を減じたものを乗じて、第２補間信号に
下位ｍ−ｎビット分の第６の色信号を乗じたものを加え
ることにより、第１、第２、第３の色信号を算出する補
間処理手段を備えたものである。

【００２８】請求項２の発明に係る色逆変換処理装置
は、下位ｍ−ｎビット分の第４、第５の色信号を中心と
して１辺が２^m-nビットの単位平面を、第４の色信号の
軸方向と第５の色信号の軸方向で、４分割した場合の４
平面の面積を補間係数として出力する補間係数生成手段
を備えたものである。

【００２９】請求項３の発明に係る色逆変換処理装置
は、下位ｍ−ｎビット分の第４、第５の色信号を入力し
て、第１補間信号及び第２補間信号の算出に必要な４つ
の補間係数を出力する補間係数生成手段を４つの記憶手
段で構成したものである。

【００３０】請求項４の発明に係る色逆変換処理装置
は、下位ｍ−ｎビット分の第４、第５の色信号を入力し
て、第１補間信号及び第２補間信号の算出に必要な４つ
の補間係数のうち１つの補間係数を出力する記憶手段
と、該記憶手段の出力信号と複数の加算器及び複数のビ
ットシフト回路から他の３つの補間係数を算出する補間
係数生成手段を備えたものである。

【００３１】請求項５の発明に係る色逆変換処理装置
は、入力第４、第５、第６の色信号に対する出力第１、
第２、第３の色信号を記憶する記憶手段の中央部の単位
立方格子の１辺を２^m-nとし、該記憶手段の端部の単位
立方格子の１辺を２^m-n+p（ｐは自然数でｎ＞ｐ）とし
たものである。

【００３２】請求項６の発明に係る映像信号処理装置
は、第１、第２、第３の色信号で表わされる３次元色空
間を色情報を有する第４の色信号及び第５の色信号、明
度情報を有する第６の色信号で表わされる顕色系の３次
元均等知覚色空間に変換してアパーチャ補正を行なう映
像信号処理装置であって、第１、第２、第３の色信号を
各々ｍビットのディジタル信号として入力し、該入力信
号に対応する第４、第５、第６の色信号の近傍の８点の
単位立方格子に位置する第４、第５、第６の色信号を出
力する記憶手段と、前記８点の第４、第５、第６の色信
号に乗ずるための補間係数を生成する補間係数生成手段
と、ｍビットの第１、第２の色信号を含み、第３の色信
号が上位ｎビット分の場合の４点の単位平面格子に位置
する第４、第５、第６の色信号に、各々前記補間係数を
乗じて加え合わせた第１補間信号を出力する手段と、同
様にｍビットの第１、第２の色信号を含み、第３の色信
号が上位ｎビット分に１を加えた場合の４点の単位平面
格子に位置する第４、第５、第６の色信号に、各々前記
補間係数を乗じて加え合わせた第２補間信号を出力する
手段と、第１補間信号に２ⁿから下位ｍ−ｎビット分の
第３の色信号を減じたものを乗じて、第２補間信号に下
位ｍ−ｎビット分の第３の色信号を乗じたものを加える
ことにより、第４、第５、第６の色信号を算出する補間
処理手段と、任意の画素における第６の色信号の高周波
成分の利得を制御する第１利得制御手段と、該画素にお
ける第４、第５の色信号の利得を制御する第２利得制御
手段と、利得制御された第４、第５、第６の色信号を第
１、第２、第３の色信号に逆変換するために前記と同様
の構成の記憶手段及び補間係数生成手段及び補間処理手
段を備えたものである。

【００３３】請求項７の発明に係る映像信号処理装置
は、任意の画素における第６の色信号の高周波成分の利
得を制御する第１利得制御手段、及び該画素における第
４、第５の色信号の利得を制御する第２利得制御手段を
複数の加算器と複数の乗算器と複数の１画素遅延回路で
構成したものである。

【００３４】請求項８の発明に係る映像信号処理装置
は、任意の画素における第６の色信号の高周波成分の利
得を制御する第１利得制御手段、及び該画素における第
４、第５の色信号の利得を制御する第２利得制御手段を
複数の加算器と複数の乗算器と複数の１水平走査期間遅
延回路で構成したものである。

【００３５】

【作用】請求項１の発明に係る色逆変換処理装置の記憶
手段は、３次元色空間を表わす第４、第５、第６の色信
号を各々ｍ（ｍは自然数）ビットのディジタル信号とし
て入力し、該入力信号に対応する第１、第２、第３の色
信号の近傍の８点の単位立方格子に位置する、または位
置すると仮定した第１、第２、第３の色信号を出力し、
補間係数生成手段は、前記８点の第１、第２、第３の色
信号に乗ずるための補間係数を生成し、第１補間信号を
出力する手段は、ｍビットの第４、第５の色信号を含
み、第６の色信号が上位ｎ（ｎは自然数でｍ＞ｎ）ビッ
ト分の場合の４点の単位平面格子に位置する第１、第
２、第３の色信号に、各々前記補間係数を乗じて加え合
わせた第１補間信号を出力し、第２補間信号を出力する
手段は、同様にｍビットの第４、第５の色信号を含み、
第６の色信号が上位ｎビット分に１を加えた場合の４点
の単位平面格子に位置する第１、第２、第３の色信号
に、各々前記補間係数を乗じて加え合わせた第２補間信
号を出力し、補間処理手段は、前記第１補間信号に２ⁿ
から下位ｍ−ｎビット分の第６の色信号を減じたものを
乗じて、前記第２補間信号に下位ｍ−ｎビット分の第６
の色信号を乗じたものを加えることにより、第１、第
２、第３の色信号を算出するため、少ない回路規模で実
時間またはそれに準ずる速度で色変換を実現し、線形補
間による色変換精度を高めることが可能となる。

【００３６】請求項２の発明に係る色逆変換処理装置の
補間係数生成手段は、下位ｍ−ｎビット分の第４、第５
の色信号を中心として１辺が２^m-nビットの単位平面
を、第４の色信号の軸方向と第５の色信号の軸方向で、
４分割した場合の４平面の面積を補間係数として出力す
るため、小容量の記憶手段と補間処理手段により高精度
の色変換を行なうことが可能となり、回路規模を小さく
することが可能となる。

【００３７】請求項３の発明に係る色逆変換処理装置の
補間係数生成手段は、下位ｍ−ｎビット分の第４、第５
の色信号を入力して、第１補間信号及び第２補間信号の
算出に必要な４つの補間係数を出力する４つの記憶手段
で構成しているため、乗算器の数を減らし、回路規模を
小さくすることが可能となる。

【００３８】請求項４の発明に係る色逆変換処理装置の
補間係数生成手段は、下位ｍ−ｎビット分の第４、第５
の色信号を入力して、記憶手段により第１補間信号及び
第２補間信号の算出に必要な４つの補間係数のうち１つ
の補間係数を出力し、該記憶手段の出力信号と複数の加
算器及び複数のビットシフト回路から他の３つの補間係
数を算出するため、乗算器の数を減らし、回路規模を小
さくすることが可能となる。

【００３９】請求項５の発明に係る色逆変換処理装置の
記憶手段は、中央部の単位立方格子の１辺を２^m-nと
し、端部の単位立方格子の１辺を２^m-n+p（ｐは自然数
でｎ＞ｐ）としているため、記憶手段の容量に対する色
変換精度を向上させることが可能となる。

【００４０】請求項６の発明に係る映像信号処理装置の
記憶手段は、３次元色空間を表わす第１、第２、第３の
色信号を各々ｍビットのディジタル信号として入力し、
該入力信号に対応する第４、第５、第６の色信号の近傍
の８点の単位立方格子に位置する第４、第５、第６の色
信号を出力し、補間係数生成手段は、前記８点の第４、
第５、第６の色信号に乗ずるための補間係数を生成し、
第１補間信号を出力する手段は、ｍビットの第１、第２
の色信号を含み、第３の色信号が上位ｎビット分の場合
の４点の単位平面格子に位置する第４、第５、第６の色
信号に、各々前記補間係数を乗じて加え合わせた第１補
間信号を出力し、第２補間信号を出力する手段は、同様
にｍビットの第１、第２の色信号を含み、第３の色信号
が上位ｎビット分に１を加えた場合の４点の単位平面格
子に位置する第４、第５、第６の色信号に、各々前記補
間係数を乗じて加え合わせた第２補間信号を出力し、補
間処理手段は、前記第１補間信号に２ⁿから下位ｍ−ｎ
ビット分の第３の色信号を減じたものを乗じて、前記第
２補間信号に下位ｍ−ｎビット分の第３の色信号を乗じ
たものを加えることにより、第４、第５、第６の色信号
を算出し、第１利得制御手段は、任意の画素における第
６の色信号の高周波成分の利得を制御し、第２利得制御
手段は、該画素における第４、第５の色信号の利得を制
御し、前記と同様の構成の記憶手段及び補間係数生成手
段及び補間処理手段により、利得制御された第４、第
５、第６の色信号を第１、第２、第３の色信号に逆変換
するため、第１、第２、第３の色信号の平衡を崩さず、
色再現性を低下させないアパーチャ補正を行うことが可
能となる。

【００４１】請求項７の発明に係る映像信号処理装置の
任意の画素における第６の色信号の高周波成分の利得を
制御する第１利得制御手段、及び該画素における第４、
第５の色信号の利得を制御する第２利得制御手段は、複
数の加算器と複数の乗算器と複数の１画素遅延回路で構
成しているため、水平方向のアパーチャ補正を行うこと
が可能となる。

【００４２】請求項８の発明に係る映像信号処理装置の
任意の画素における第６の色信号の高周波成分の利得を
制御する第１利得制御手段、及び該画素における第４、
第５の色信号の利得を制御する第２利得制御手段は、複
数の加算器と複数の乗算器と複数の１水平走査期間遅延
回路で構成しているため、垂直方向のアパーチャ補正を
行うことが可能となる。

【００４３】

【実施例】

実施例１．図１は、本発明の実施例１による色逆変換処
理装置を示すブロック回路図である。図において、１は
変換値を１０ビットに拡張した３次元ＬＵＴ、２は補間
係数生成回路、３から１２は乗算器、１３，１４は加算
回路、１５は加算器、１６はビット反転回路、１７は１
５ビットシフト回路である。

【００４４】入力信号Li^*,ai^*,bi^*の上位信号Ln^*,an^*,b
n^*を３次元ＬＵＴ１に入力する。また、ai^*,bi^*の下位
信号a^*,b^*を補間係数生成回路２に入力し、Li^*の下位信
号l^*をビット反転回路１６に入力する。３次元ＬＵＴ１
の出力p₀,p₁,p₂,p₃,p₄,p₅,p₆,p₇を各々乗算器３，４，
５，６，７，８，９，１０に入力する。補間係数生成回
路２の出力T₀,T₁,T₂,T₃を各々乗算器３，４，５，６及
び７，８，９，１０に入力する。乗算器３，４，５，６
の出力を加算回路１３に入力し、乗算器７，８，９，１
０の出力を加算回路１４に入力する。ビット反転回路１
６の出力及び加算回路１３の出力ptを乗算器１１に入力
し、Li^*の下位信号l^*及び加算回路１４の出力pt’を乗
算器１２に入力する。この２つの乗算器１１，１２の出
力を加算器１５に入力する。加算器１５の出力を１５ビ
ットシフト回路１７に入力し、出力ｐを得る。

【００４５】動作について説明する。入力信号Li^*,ai^*,
bi^*を各々８ビットとする。入力信号Li^*,ai^*,bi^*の各々
上位３ビット分Ln^*,an^*,bn^*を３次元ＬＵＴ１に入力
し、入力信号Li^*,ai^*,bi^*の近傍の８点の単位立方格子
(Ln^*,an^*,bn^*),(Ln^*,an^*+Dn,bn^*),(Ln^*,an^*+Dn,bn^*+D
n),(Ln^*,an^*,bn^*+Dn),(Ln^*+Dn,an^*,bn^*),(Ln^*+Dn,an^*+D
n,bn^*),(Ln^*+Dn,an^*+Dn,bn^*+Dn),(Ln^*+Dn,an^*,bn^*+Dn)
に位置する出力信号p₀,p₁,p₂,p₃,p₄,p₅,p₆,p₇を得る。
ただし、Dnは３次元ＬＵＴ１の単位立方格子の１辺の長
さで2⁵である。また、入力信号ai^*,bi^*の各々下位５ビ
ット分a^*,b^*を補間係数生成回路２に入力し、図２に示
すような補間係数T₀,T₁,T₂,T₃を得る。図２は、３次元
ＬＵＴ１の単位立方格子の上面（p₄,p₅,p₆,p₇点から成
る単位平面）、下面（p₀,p₁,p₂,p₃点から成る単位平
面）及び、入力信号Li^*のL^*軸における位置を示したも
のである。T₀,T₁,T₂,T₃は入力信号ai^*,bi^*の下位５ビッ
ト分のa^*,b^*に位置する点を中心として、１辺が2⁵ビッ
トの単位平面を、a^*軸方向とb^*軸方向で４分割した場合
の４平面に相当する補間係数である。 T₀＝(Dn-a^*)・(Dn-b^*) ……（２６） T₁＝a^*・(Dn-b^*) ……（２７） T₂＝a^*・b^* ……（２８） T₃＝(Dn-a^*)・b^* ……（２９）

【００４６】図３は、補間係数生成回路２の構成を示す
ブロック回路図である。図において、１８，１９はビッ
ト反転回路、２０から２３は乗算器である。Dnは単位立
方格子の１辺の長さであるため、入力信号８ビットのう
ち上位３ビット分を３次元ＬＵＴ１に入力する場合、Dn
=2⁵となる。したがって、Dn-rはrの全ビットを反転した
ものになる。同様にDn-bもbの全ビットを反転したもの
になる。上述したことを利用すると、ビット反転回路１
８，１９及び乗算器２０，２１，２２，２３により、式
（２６），（２７），（２８），（２９）の演算を実現
することができる。

【００４７】乗算器３，４，５，６、加算回路１３を用
いて、第１補間信号ptを算出する。また、乗算器７，
８，９，１０、加算回路１４を用いて、第２補間信号p
t’を算出する。それぞれ、算出式は式（３０），（３
１）で表わされる。 pt ＝p₀T₀+p₁T₁+p₂T₂+p₃T₃ ……（３０） pt’＝p₄T₀+p₅T₁+p₆T₂+p₇T₃ ……（３１） （３０），（３１）式では、各格子点の信号に、入力信
号ai^*,bi^*を中心として点対称に位置する面積をそれぞ
れ補間係数として掛け合わせることにより、a^*,b^*平面
における２つの補間信号を算出している。この２つの補
間信号pt,pt’をさらにL^*軸で補間することにより、３
次元補間を実現する。単位立方格子の１辺の長さをDnと
すると、出力信号ｐは式（３２）のように算出される。 ｐ＝｛pt’・l^*+pt・(Dn-l^*)｝/Dn³ ……（３２）

【００４８】ただし、l^*は入力信号Li^*の下位５ビット
分であり、Dn³で割っているのは、補間係数を１に正規
化するためである。ここで、Dn³は2¹⁵となるため、実際
には１５ビット分桁下げすることにより算出できる。式
（３２）の演算を乗算器１１，１２、加算器１５、ビッ
ト反転回路１６で実現する。入力信号Li^*の下位５ビッ
ト分l^*を乗算器１２とビット反転回路１６に入力する。
第１補間信号pt、第２補間信号pt’を各々乗算器１１，
１２に入力する。乗算器１１，１２の出力信号を加算器
１５に入力し、加算器１５の出力を１５ビットシフト回
路１７により１５ビット分桁下げして、出力信号ｐを得
る。同様の演算方法によりＲ，Ｇ，Ｂの補間処理を行な
う。

【００４９】逆変換は正変換されたCIE 1976 L^*a^*b^*均
等知覚色空間を元のＲＧＢ色空間に戻す必要があり、元
のＲＧＢ色空間を完全に含む逆変換用の３次元ＬＵＴを
必要とする。そのため、逆変換用の３次元ＬＵＴ中には
負のＲ，Ｇ，Ｂ（実際には存在しない虚色）や、最大値
をこえたＲ，Ｇ，Ｂが含まれる。入力値に対する３次元
ＬＵＴの格子点数が十分多い場合には、このような元の
ＲＧＢ色空間に存在しない色への変換値はどのような値
であっても色変換精度には大きな影響は与えないため、
負のＲ，Ｇ，Ｂは０に、最大値をこえたＲ，Ｇ，Ｂは最
大値に丸めるなどの方法が用いられる。しかし、入力値
に対する３次元ＬＵＴの格子点数が少なく、単純に線形
補間を行なう場合には、元のＲＧＢ色空間に存在しない
色への変換値を０や最大値に丸めると色変換精度に大き
な影響を与える。

【００５０】例えば、８ビットのL^*,a^*,b^*を８ビットの
Ｒ，Ｇ，Ｂに逆変換する場合を考える。33³個の格子点
を持ち、各格子点の変換値を0と255（最大値）で８ビッ
トに丸めた３次元ＬＵＴと線形補間を併用して逆変換す
ると色変換精度の劣化は少ないが、5³個の格子点の場合
では色変換精度は著しく劣化する。このような色変換精
度の劣化は、補間に用いる数個の変換値が元のＲＧＢ色
空間に存在する点と元のＲＧＢ色空間に存在しない点が
混在する場合に生ずる。これは、0から255の値で丸めら
れた変換値を用いて線形補間するためであり、本来得ら
れるべき値と補間値とに誤差が生ずることが起因してい
る。３次元ＬＵＴの格子点数が十分多い場合には、この
ような誤差が生ずる可能性も低く、誤差自体も小さくな
り問題は少ない。しかし、回路規模を縮小するために格
子点数を少なくした場合には誤差が生ずる可能性が高く
なり、誤差自体も大きくなり問題となる。

【００５１】本発明では負のＲ，Ｇ，Ｂ（実際には存在
しない虚色）や、最大値をこえたＲ，Ｇ，Ｂを変換値と
して３次元ＬＵＴに記憶させることにより、線形補間に
よる色変換精度の向上を図る。例えば、変換値を10ビッ
トに拡張して、-512から+511までの値を３次元ＬＵＴに
記憶させることにより、色変換精度を向上させることが
可能となる。

【００５２】実施例２．本発明の実施例２による色逆変
換処理装置の構成は、図１と同様であり、補間係数生成
回路２における信号処理が異なる。

【００５３】動作について説明する。入力信号Li^*,ai^*,
bi^*を各々８ビットとする。入力信号Li^*,ai^*,bi^*の各々
上位３ビット分Ln^*,an^*,bn^*を３次元ＬＵＴ１に入力
し、入力信号Li^*,ai^*,bi^*の近傍の８点の単位立方格子
に位置する出力信号p₀,p₁,p₂,p₃,p₄,p₅,p₆,p₇を得る。
また、入力信号ai^*,bi^*の各々下位５ビット分a^*,b^*を補
間係数生成回路２に入力し、図２に示すような面積に相
当する補間係数T₀,T₁,T₂,T₃を得る。図４は、本実施例
における補間係数生成回路２の構成を示す図である。６
２，６３，６４，６５は乗算回路であり、６６，６７は
ビット反転回路である。乗算回路６２，６３，６４，６
５は入力a^*,b^*に対して、式（２６），（２７），（２
８），（２９）に示すT₀,T₁,T₂,T₃を出力する。入力a^*,
b^*はともに５ビット、出力T₀,T₁,T₂,T₃は１０ビットで
あるから、乗算回路６２，６３，６４，６５をＬＵＴで
構成すると総容量は40ｋビットとなる。この容量では、
乗算器４つを用いる方が回路規模は小さい。そこで、入
力信号を上位信号と下位信号に分割して掛け算すること
によりＬＵＴの縮小を行なう。式（３３），（３４）に
示すように、入力a^*,b^*を上位信号a_H ^*,b_H ^*と下位信号a_L
^*,b_L ^*に分けると、T₂は式（３５）のように表わされ
る。 a^*＝a_H ^*・2^K+a_L ^* ……（３３） b^*＝b_H ^*・2^K+b_L ^* ……（３４） T₂＝a^*・b^* ＝a_H ^*b_H ^*・2^2K+(a_H ^*b_L ^*+a_L ^*b_H ^*)・2^K+a_L ^*b_L ^*
……（３５）a^*,b^*は各々５ビットの信号である
から、Ｋを３として、a^*,b^*を上位２ビットと下位３ビ
ットに分割する。その結果、入力３ビット、出力６ビッ
トのＬＵＴが１６個必要となるが、容量は6kビットに縮
小できる。式（３５）からも明らかなように、加算器が
全部で１２個必要となるが、回路規模は乗算器４つを用
いるよりも小さくなる。

【００５４】図５は、式（３５）を実現する乗算回路６
４の構成である。図において、６８，６９，７０，７１
は入力３ビットに対して６ビットの乗算結果を出力する
ＬＵＴ、７２，７３，７４は加算器、７５は６ビットシ
フト回路、７６は３ビットシフト回路である。ＬＵＴ６
８，６９，７０，７１により、a_H ^*b_H ^*,a_H ^*b_L ^*,a_L ^*b_H ^*,a
_L ^*b_L ^*を算出する。加算器７２により、a_H ^*b_L ^*+a_L ^*b_H ^*を
算出し、６ビットシフト回路７５によりa_H ^*b_H ^*を６ビッ
ト分桁上げして、３ビットシフト回路７６によりa_H ^*b_L ^*
+a_L ^*b_H ^*を３ビット桁上げして、これらの信号を加算器
７３，７４により加算して、T₂を算出する。乗算回路６
２，６３，６５も同様な回路構成で構成できる。

【００５５】図１において、補間係数生成回路２の出力
T₀,T₁,T₂,T₃を、それぞれ乗算器３，４，５，６及び乗
算器７，８，９，１０に入力し、これらの乗算器の出力
を、それぞれ加算回路１３，１４に入力して、第１補間
信号pt及び第２補間信号pt’を算出する。この２つの補
間信号を、式（３２）に示すようにL^*軸で補間すること
により３次元補間を行ない、出力信号ｐを得る。同様の
演算方法によりＲ，Ｇ，Ｂそれぞれの補間処理を行な
う。

【００５６】実施例３．本発明の実施例３による色逆変
換処理装置の構成は、図１と同様であり、補間係数生成
回路２における信号処理が異なる。

【００５７】動作について説明する。入力信号Li^*,ai^*,
bi^*を各々８ビットとする。入力信号Li^*,ai^*,bi^*の各々
上位３ビット分Ln^*,an^*,bn^*を３次元ＬＵＴ１に入力
し、入力信号Li^*,ai^*,bi^*の近傍の８点の単位立方格子
に位置する出力信号p₀,p₁,p₂,p₃,p₄,p₅,p₆,p₇を得る。
また、入力信号ai^*,bi^*の各々下位５ビット分a^*,b^*を補
間係数生成回路２に入力し、図２に示すような面積に相
当する補間係数T₀,T₁,T₂,T₃を得る。式（２８）で算出
される補間係数T₂だけを乗算回路６４から得、他の補間
係数T₀,T₁,T₃は式（３６），（３７），（３８）に示す
ようにT₂を用いて算出する。Dnは2⁵であるため、式（３
６），（３７），（３８）は加算器とビットシフト回路
の組み合わせで実現できる。 T₀＝(Dn-a^*)・(Dn-b^*) ＝Dn²-(a^*+b^*)・Dn+T₂ ……（３６） T₁＝a^*・(Dn-b^*) ＝a^*・Dn-T₂ ……（３７） T₃＝(Dn-a^*)・b^* ＝b^*・Dn-T₂ ……（３８）

【００５８】図６は、本実施例における補間係数生成回
路２の構成を示す図である。図において、７７，７８，
７９は５ビットシフト回路、８０，８１，８２，８３，
８４は加算器である。乗算回路６４により補間係数T₂を
算出する。a^*を５ビットシフト回路７７に入力して、出
力a^*・2⁵を得、加算器８０によりa^*・2⁵からT₂を減じて
補間係数T₁を得る。同様に５ビットシフト回路７８と加
算器８１により補間係数T₃を得る。また、a^*とb^*を加算
器８４により加算したものを５ビットシフト回路７９に
入力し、(a^*+b^*)・2⁵を得、2¹⁰とT₂を加算器８２により
加算し、加算器８３により、この加算器８２の出力から
(a^*+b^*)・2⁵を減じて補間係数T₀を得る。乗算器４つを
使用する場合に比べて、上記のような演算方法では、補
間係数生成回路２を総容量1.5ｋビットのＬＵＴと、加
算器８個で実現でき、回路規模を縮小することが可能と
なる。

【００５９】図１において、補間係数生成回路２の出力
T₀,T₁,T₂,T₃を、それぞれ乗算器３，４，５，６及び乗
算器７，８，９，１０に入力し、これらの乗算器の出力
を、それぞれ加算回路１３，１４に入力して、第１補間
信号pt及び第２補間信号pt’を算出する。この２つの補
間信号を、式（３２）に示すようにL^*軸で補間すること
により３次元補間を行ない、出力信号ｐを得る。同様の
演算方法によりＲ，Ｇ，Ｂそれぞれの補間処理を行な
う。

【００６０】実施例４．図７は、本発明の実施例４によ
る色逆変換処理装置を示すブロック回路図である。図に
おいて、図１と同一部分には同一符号を付し、説明を省
略する。２４はL^*軸用ＬＵＴ、２５はa^*軸用ＬＵＴ、２
６はb^*軸用ＬＵＴであり、３次元ＬＵＴ１の構成が図１
とは異なる。

【００６１】入力信号Li^*,ai^*,bi^*を各々L^*軸用ＬＵＴ
２４、a^*軸用ＬＵＴ２５、b^*軸用ＬＵＴ２６に入力し、
出力Li^*’,ai^*’,bi^*’を得る。この出力信号Li^*’,a
i^*’,bi^*’を３次元ＬＵＴ１に入力する。また、ai^*,bi
^*の下位信号a^*,b^*を補間係数生成回路２に入力し、Li^*
の下位信号l^*をビット反転回路１６に入力する。３次元
ＬＵＴ１の出力p₀,p₁,p₂,p₃,p₄,p₅,p₆,p₇を各々乗算器
３，４，５，６，７，８，９，１０に入力する。補間係
数生成回路２の出力T₀,T₁,T₂,T₃を各々乗算器３，４，
５，６及び７，８，９，１０に入力する。乗算器３，
４，５，６の出力を加算回路１３に入力し、乗算器７，
８，９，１０の出力を加算回路１４に入力する。ビット
反転回路１６の出力及び加算回路１３の出力ptを乗算器
１１に入力し、Li^*の下位信号l^*及び加算回路１４の出
力pt’を乗算器１２に入力する。この２つの乗算器１
１，１２の出力を加算器１５に入力する。加算器１５の
出力を１５ビットシフト回路１７に入力し、出力ｐを得
る。

【００６２】逆変換は正変換されたCIE 1976 L^*a^*b^*均
等知覚色空間を元のＲＧＢ色空間に戻す必要があり、元
のＲＧＢ色空間を完全に含む逆変換用の３次元ＬＵＴを
必要とする。そのため、この逆変換用の３次元ＬＵＴの
変換値には負のＲ，Ｇ，Ｂ（実際には存在しない虚色）
や、最大値をこえたＲ，Ｇ，Ｂが含まれる。

【００６３】例えば、元のNTSC方式のＲＧＢ色空間に対
するL^*,a^*,b^*の各々最大値から最小値を入力とする３次
元ＬＵＴを考える。各軸の最小値から最大値までの格子
点数を33個に均等に分割すると、３次元ＬＵＴの全格子
点数は35937点になるが、元のNTSC方式のＲＧＢ色空間
に戻る格子点数は8357点である。残りの27580点は負の
Ｒ，Ｇ，Ｂか最大値をこえたＲ，Ｇ，Ｂを出力する点で
ある。

【００６４】このような元のNTSC方式のＲＧＢ色空間に
存在しない部分の変換値は直接使用されることはなく、
入力値に対する３次元ＬＵＴの格子点数が十分多い場合
には、補間に使用される可能性も非常に低くなる。した
がって、負のＲ，Ｇ，Ｂ、最大値をこえたＲ，Ｇ，Ｂが
含まれる部分の格子点数だけを少なくしても色変換精度
は大して低下しないといえる。このような元のNTSC方式
のＲＧＢ色空間に存在しない色はL^*,a^*,b^*が各々最大値
または最小値に近い部分に多く存在し、これらの領域の
格子点数だけを減らして線形補間により出力値を算出す
ることにより、３次元ＬＵＴの容量に対する色変換精度
を向上させることが可能となる。

【００６５】８ビットの入力信号Li^*,ai^*,bi^*を各々L^*
軸用ＬＵＴ２４、a^*軸用ＬＵＴ２５、b^*軸用ＬＵＴ２６
に入力する。これら３つのＬＵＴは、各々の入力信号が
0から63の間及び192から255の間の場合は入力信号を32
毎に、また入力信号が64から191の間の場合は入力信号
を16毎に分割した場合の先頭からの順番を出力する。つ
まり、入力信号Li^*,ai^*,bi^*（入力が0,32,64,80,96,11
2,128,144,160,176,192,224,255毎に、出力を0,1,2,3,
4,5,6,7,8,9,10,11,12とする）をLi^*’,ai^*’,bi^*’に
して３次元ＬＵＴ１に入力し、変換値を得る。このよう
に、３次元ＬＵＴ１の端部の格子点数を中心部の半分に
する。

【００６６】CIE 1976 L^*a^*b^*均等知覚色空間から元のN
TSC方式のＲＧＢ色空間に逆変換する３次元ＬＵＴ１の
概念図を図８に示す。図８における３次元ＬＵＴ１の中
央部の単位立方格子の１辺は2⁴、端部の単位立方格子の
１辺は2⁵であり、中央部の変換値を多く、端部の変換値
を少なくしている。他の信号処理については、実施例１
と同様であり、補間係数の生成及び補間処理はL^*,a^*,b^*
の下位信号l^*,a^*,b^*を用いて行なう。このような逆変換
用の３次元ＬＵＴを用いることにより、記憶容量に対す
る色変換精度を向上させることが可能となる。

【００６７】実施例５．図９は、本発明の実施例５によ
る映像信号処理装置を示すブロック回路図である。図に
おいて、２７は色変換処理装置、２８はアパーチャ補正
回路、２９は色逆変換処理装置である。

【００６８】入力信号Ri,Gi,Biを色変換処理装置２７に
入力し、出力信号Li^*,ai^*,bi^*を得る。Li^*,ai^*,bi^*をア
パーチャ補正回路２８に入力し、アパーチャ補正した出
力Li^*’,ai^*’,bi^*’を得る。Li^*’,ai^*’,bi^*’を色逆
変換処理装置２９に入力し、アパーチャ補正したRi’,G
i’,Bi’を得る。

【００６９】色変換処理装置２７のブロック回路図を図
１０に示す。図において、３０は３次元ＬＵＴ、３１は
補間係数生成回路、３２から４１は乗算器、４２，４３
は加算回路、４４は加算器、４５はビット反転回路、４
６は１５ビットシフト回路である。

【００７０】色変換処理装置２７の動作について説明す
る。入力信号Ri,Gi,Biを各々８ビットとする。入力信号
Ri,Gi,Biの各々上位３ビット分Rn,Gn,Bnを３次元ＬＵＴ
３０に入力し、入力信号Ri,Gi,Biの近傍の８点の単位立
方格子(Rn,Gn,Bn),(Rn+Dn,Gn,Bn),(Rn+Dn,Gn,Bn+Dn),(R
n,Gn,Bn+Dn),(Rn,Gn+Dn,Bn),(Rn+Dn,Gn+Dn,Bn),(Rn+Dn,
Gn+Dn,Bn+Dn),(Rn,Gn+Dn,Bn+Dn)に位置する出力信号d₀,
d₁,d₂,d₃,d₄,d₅,d₆,d₇を得る。Dnは３次元ＬＵＴ３０の
単位立方格子の１辺の長さで2⁵である。また、入力信号
Ri,Biの各々下位５ビット分r,bを補間係数生成回路３１
に入力し、図１１に示すような補間係数S₀,S₁,S₂,S₃を
得る。図１１は、３次元ＬＵＴ３０の単位立方格子の上
面（d₄,d₅,d₆,d₇点から成る単位平面）、下面（d₀,d₁,d
₂,d₃点から成る単位平面）及び、入力信号GiのＧ軸にお
ける位置を示したものである。S₀,S₁,S₂,S₃は入力信号R
i,Biの下位５ビット分のr,bに位置する点を中心とし
て、１辺が2⁵ビットの単位平面を、Ｒ軸方向とＢ軸方向
で４分割した場合の４平面に相当する補間係数である。 S₀＝(Dn-r)・(Dn-b) ……（３９） S₁＝r・(Dn-b) ……（４０） S₂＝r・b ……（４１） S₃＝(Dn-r)・b ……（４２）

【００７１】図１２は、補間係数生成回路３１のブロッ
ク回路図を示す図である。図において、４７，４８はビ
ット反転回路、４９から５２は乗算器である。Dnは単位
立方格子の１辺の長さであるため、入力信号８ビットの
うち上位３ビット分を３次元ＬＵＴ３０に入力する場
合、Dn=2⁵となる。したがって、Dn-rはrの全ビットを反
転したものになる。同様にDn-bもbの全ビットを反転し
たものになる。上述したことを利用すると、ビット反転
回路４７，４８及び乗算器４９，５０，５１，５２によ
り、式（３９），（４０），（４１），（４２）の演算
を実現することができる。

【００７２】図１０に示す乗算器３２，３３，３４，３
５、加算回路４２を用いて、第１補間信号dsを算出す
る。また、乗算器３６，３７，３８，３９、加算回路４
３を用いて、第２補間信号ds’を算出する。それぞれ、
算出式は式（４３），（４４）で表わされる。 ds＝d₀S₀+d₁S₁+d₂S₂+d₃S₃ ……（４３） ds’＝d₄S₀+d₅S₁+d₆S₂+d₇S₃ ……（４４） （４３），（４４）式では、各格子点の信号に、入力信
号Ri,Biを中心として点対称に位置する面積をそれぞれ
補間係数として掛け合わせることにより、ＲＢ平面にお
ける２つの補間信号を算出している。この２つの補間信
号ds,ds’をさらにＧ軸で補間することにより、３次元
補間を実現する。単位立方格子の１辺の長さをDnとする
と、出力信号ｄは式（４５）のように算出される。 ｄ＝｛ds’・g+ds・(Dn-g)｝/Dn³ ……（４５） ただし、gは入力信号Giの下位５ビット分であり、Dn³で
割っているのは、補間係数を１に正規化するためであ
る。ここで、Dn³は2¹⁵となるため、実際には１５ビット
分桁下げすることにより算出できる。式（４５）の演算
を乗算器４０，４１、加算器４４、ビット反転回路４５
で実現する。入力信号Giの下位５ビット分gを乗算器４
１とビット反転回路４５に入力し、第１補間信号dsを乗
算器４０に入力し、第２補間信号ds’を乗算器４１に入
力する。乗算器４０，４１の出力信号を加算器４４に入
力し、加算器４４の出力を１５ビットシフト回路４６に
より１５ビット分桁下げして、出力信号ｄを得る。同様
の演算方法によりL^*,a^*,b^*の補間処理を行なう。

【００７３】以上の方法により得られたLi^*,ai^*,bi^*を
アパーチャ補正回路２８に入力し、アパーチャ補正した
Li^*’,ai^*’,bi^*’を得る。図１３にアパーチャ補正回
路２８のブロック回路図を示す。図において、５３から
５６は１画素遅延回路（ＤＬＹ）、５７から６１は１水
平走査期間遅延回路（１ＨＤＬＹ）、８５から８７は乗
算器、８８から９５は加算器である。

【００７４】アパーチャ補正回路２８の動作について説
明する。水平h番目、垂直v番目の画素の入力信号Li^*(h,
v),ai^*(h,v),bi^*(h,v)がアパーチャ補正回路２８に入力
されているとする。入力信号Li^*(h,v)を１画素遅延回路
５３及び加算器８８に入力する。１画素遅延回路５３に
より１画素前の信号Li^*(h-1,v)を得、このLi^*(h-1,v)を
１画素遅延回路５４及び加算器８９に入力する。１画素
遅延回路５４により、２画素前の信号Li^*(h-2,v)を得、
このLi^*(h-2,v)を加算器８８に入力する。加算器８８の
出力Li^*(h,v)+Li^*(h-2,v)の下位１ビットを切り捨て、
加算器８９に入力する。その結果、加算器８９の出力は
式（４６）に示されるようになる。 Li^*(h-1,v)-｛Li^*(h,v)+Li^*(h-2,v)｝/2 ……（４６） 利得制御信号Ｃ_Hを乗算器８５に入力し、その出力信号
を１水平走査期間遅延回路５９に入力し、式（４７）に
示すような水平アパーチャ制御信号AP_Hを得る。水平ア
パーチャ制御信号AP_Hの波形図を図１４に示す。 AP_H=Ｃ_H・[Li^*(h-1,v-1)-｛Li^*(h,v-1)+Li^*(h-2,v-1)｝/2] ……（４７）

【００７５】また、１画素遅延回路５３の出力信号Li
^*(h-1,v)を１水平走査期間遅延回路５７及び加算器９０
に入力する。１水平走査期間遅延回路５７により１水平
走査期間前の信号Li^*(h-1,v-1)を得、このLi^*(h-1,v-1)
を１水平走査期間遅延回路５８に入力する。１水平走査
期間遅延回路５８により、２水平走査期間前の信号Li
^*(h-1,v-2)を得、このLi^*(h-1,v-2)を加算器９０に入力
する。加算器９０の出力Li^*(h-1,v)+Li^*(h-1,v-2)の下
位１ビットを切り捨て、加算器９１に入力する。その結
果、加算器９１の出力は式（４８）に示されるようにな
る。 Li^*(h-1,v-1)-｛Li^*(h-1,v)+Li^*(h-1,v-2)｝/2 ……（４８） 利得制御信号Ｃ_Vを乗算器８６に入力し、式（４９）に
示すような垂直アパーチャ制御信号AP_Vを得る。垂直ア
パーチャ制御信号AP_Vの波形図を図１５に示す。 AP_v＝Ｃ_v・[Li^*(h-1,v-1)-｛Li^*(h-1,v)+Li^*(h-1,v-2)｝/2] ……（４９）

【００７６】水平アパーチャ制御信号AP_H及び垂直アパ
ーチャ制御信号AP_Vを加算器９２に入力し、式（５０）
に示すようなアパーチャ制御信号APを得る。 AP＝AP_H+AP_v ……（５０） １水平走査期間遅延回路５７の出力Li^*(h-1,v-1)及びア
パーチャ制御信号APを加算器９３に入力し、式（５１）
に示すようなアパーチャ補正信号Li^*’(h-1,v-1)を得
る。 Li^*’(h-1,v-1)＝Li^*(h-1,v-1)+AP ……（５１）

【００７７】アパーチャ制御信号AP及び利得制御信号Ｃ
_Sを乗算器８７に入力し、アパーチャ制御信号AP_Sを得
る。アパーチャ制御信号AP_Sを加算器９４，９５に入力
する。

【００７８】入力信号ai^*(h,v)を１水平走査期間遅延回
路６０に入力する。１水平走査期間遅延回路６０により
１水平走査期間前の信号ai^*(h,v-1)を得、このai^*(h,v-
1)を１画素遅延回路５５に入力する。１画素遅延回路５
５により、１画素前の信号ai^*(h-1,v-1)を得、ai^*(h-1,
v-1)を加算器９４に入力し、アパーチャ補正信号ai^*’
(h-1,v-1)を得る。 ai^*’(h-1,v-1)＝ai^*(h-1,v-1)+AP_S ……（５２）

【００７９】入力信号bi^*(h,v)を１水平走査期間遅延回
路６１に入力する。１水平走査期間遅延回路６１により
１水平走査期間前の信号bi^*(h,v-1)を得、このbi^*(h,v-
1)を１画素遅延回路５６に入力する。１画素遅延回路５
６により、１画素前の信号bi^*(h-1,v-1)を得、bi^*(h-1,
v-1)を加算器９５に入力し、アパーチャ補正信号bi^*’
(h-1,v-1)を得る。 bi^*’(h-1,v-1)＝bi^*(h-1,v-1)+AP_S ……（５３）

【００８０】色逆変換処理装置２９の構成は図１に示し
たものと同様であり、説明を省略する。従来、ＲＧＢ信
号で表わされる画像はＲ，Ｇ，Ｂ各々にアパーチャ補正
を行なうか、ＲＧＢ信号をマトリクス演算により輝度信
号Ｙ、Ｒ−Ｙ色差信号、Ｂ−Ｙ色差信号に変換して、輝
度信号Ｙの高周波部分における輝度信号Ｙ、Ｒ−Ｙ色差
信号、Ｂ−Ｙ色差信号の利得を制御し、アパーチャ補正
を行っていた。ＲＧＢ色空間は混色系の色空間であり、
人間の視覚特性にとって均等な空間ではない。そのた
め、前者のように、ＲＧＢ信号で表わされる画像の高周
波部分でＲ，Ｇ，Ｂ信号の利得を一定の比率で変化させ
るようなアパーチャ補正を行なうと色相、明度、彩度の
平衡が崩れ、色の再現性が悪くなる。また、後者のよう
に輝度信号ＹとＲ−Ｙ色差信号、Ｂ−Ｙ色差信号におい
てアパーチャ補正を行なうことにより、明度、彩度に分
けて強調することが可能となるが、均等知覚色空間では
ないため、色の再現性は低下する。本実施例のようにＲ
ＧＢ色空間から人間の視覚特性にとって均等なCIE 1976
L^*a^*b^*均等知覚色空間に変換し、L^*,a^*,b^*各々にアパ
ーチャ補正を行なうことにより、明度、彩度に分けて画
像の高周波部分を強調することが可能となり、かつ、色
相、明度、彩度の平衡も崩れず、色の再現性が低下しな
くなる。

【００８１】上記実施例１では、入力信号をｍビットの
Li^*信号、ai^*信号、bi^*信号とする場合、下位ｍ−ｎビ
ット分のa^*信号、b^*信号を中心として、１辺が2^m-nビッ
トの単位平面を、a^*信号の軸方向とb^*信号の軸方向で４
分割した場合の４平面の面積を補間係数としたが、変換
前の色空間と変換後の色空間の変換特性を考慮した他の
補間係数であってもよい。

【００８２】上記実施例３では、ＲＧＢ色空間からCIE
1976 L^*a^*b^*均等知覚色空間に変換して、アパーチャ補
正を行い、ＲＧＢ色空間に逆変換する場合を示したが、
CIE1976 L^*u^*v^*均等知覚色空間でアパーチャ補正しても
よいし、色相、明度、彩度が均等な他の色空間でアパー
チャ補正してもよい。

【００８３】上記実施例における記憶手段及びＬＵＴ
は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Acc
ess Memory）などの半導体素子で構成してもよいし、他
の高速な記憶手段で構成してもよい。また、上記実施例
ではＲＧＢ色空間からCIE 1976L^*a^*b^*均等知覚色空間へ
の変換法、CIE 1976 L^*a^*b^*均等知覚色空間からＲＧＢ
色空間への逆変換法を示したが、他の色空間の変換であ
ってもよい。

【００８４】

【発明の効果】本発明は、映像情報を、一方の画像入出
力機器に依存する色空間から他方の画像入出力機器に依
存する色空間に変換するものであって、以下の効果が得
られる。

【００８５】請求項１の発明の色逆変換処理装置によれ
ば、第１、第２、第３の色信号で表わされる第１の３次
元色空間を第４、第５、第６の色信号で表わされる第２
の３次元色空間に非線形変換した色信号を元の第１、第
２、第３の色信号に逆変換するものであり、色逆変換処
理装置の構成要素である記憶手段に元の３次元色空間外
への変換値も記憶させることにより、線形補間による色
変換精度を高めることが可能となる。格子点数を729
点、変換値を10ビット、CIE 1976 L^*a^*b^*均等知覚色空
間の基準光源をＣ光源とする正変換用の３次元ＬＵＴ、
及び逆変換用の３次元ＬＵＴを用い、画像シミュレーシ
ョンを行なった。評価に用いた画像は、ITEColor Match
ing Chart(a girl with carnation)である。評価には、
ＲＧＢからL^*a^*b^*に正変換した後、L^*a^*b^*からＲＧＢに
逆変換した処理画像と原画との色差を用いた。なお、色
差はＲＧＢ色空間ではなく、CIE 1976 L^*a^*b^*均等知覚
色空間で算出した。従来の方法である８点補間の色差は
1.34、６点補間の色差は1.42、５点補間の色差は2.29、
４点補間の色差は1.48、補間処理しない場合の色差は2
7.40となった。本発明によると色差は1.31となり、色変
換精度は最も高くなった。

【００８６】請求項２の発明の色逆変換処理装置によれ
ば、小容量の記憶手段と補間処理手段により色逆変換を
行なうため、例えば入力信号を８ビットのディジタル信
号として、記憶手段には入力信号の上位３ビットを入力
し、入力信号の下位５ビットで補間処理を行う場合、従
来の補間方法では７２個必要であった乗算器を３０個に
減らすことができ、回路規模を縮小することが可能とな
る。

【００８７】請求項３の発明の色逆変換処理装置によれ
ば、例えば５ビットの信号の乗算を384ビットのＬＵＴ
４個とビットシフト回路２個と加算器３個で実現でき、
補間信号生成に必要な乗算器４個を総容量6kビットのＬ
ＵＴとビットシフト回路８個と加算器１２個で実現でき
るため、回路規模を縮小することが可能となる。

【００８８】請求項４の発明の色逆変換処理装置によれ
ば、補間係数生成回路を複数のＬＵＴと複数のビットシ
フト回路と複数の加算器で実現でき、補間係数生成回路
を総容量1.5kビットのＬＵＴとビットシフト回路５個と
加算器８個で実現できるため、回路規模を縮小すること
が可能となる。

【００８９】請求項５の発明の色逆変換処理装置によれ
ば、色逆変換処理装置の構成要素である記憶手段の記憶
容量に対する色変換精度を向上させることが可能とな
る。

【００９０】請求項６の発明の映像信号処理装置によれ
ば、第１、第２、第３の色信号で表わされる３次元色空
間から色情報の第４の色信号及び第５の色信号、明度情
報の第６の色信号で表わされる顕色系の３次元均等知覚
色空間に変換してアパーチャ補正を行なうことにより、
明度、彩度に分けて画像の高周波部分を強調することが
可能となり、色相、明度、彩度の平衡を崩さず、色の再
現性を低下させないことが可能となる。

【００９１】請求項７の発明の映像信号処理装置によれ
ば、アパーチャ補正手段を複数の加算器と複数の乗算器
と複数の１画素遅延回路で構成するため、制御信号を可
変させることにより任意の利得で画像の水平方向のアパ
ーチャ補正を行うことが可能となる。

【００９２】請求項８の発明の映像信号処理装置によれ
ば、アパーチャ補正手段を複数の加算器と複数の乗算器
と複数の１水平走査期間遅延回路で構成するため、制御
信号を可変させることにより任意の利得で画像の垂直方
向のアパーチャ補正を行うことが可能となる。

【図面の簡単な説明】

【図１】 この発明の実施例１における色逆変換処理装
置を示すブロック回路図である。

【図２】 実施例１の色逆変換処理装置における補間方
法を示す図である。

【図３】 実施例１における補間係数生成回路２の構成
を示すブロック回路図である。

【図４】 この発明の実施例２における補間係数生成回
路２の構成を示すブロック回路図である。

【図５】 実施例２における乗算回路６４の構成を示す
ブロック回路図である。

【図６】 この発明の実施例３における補間係数生成回
路２の構成を示すブロック回路図である。

【図７】 この発明の実施例４における色逆変換処理装
置を示すブロック回路図である。

【図８】 実施例４における３次元ＬＵＴ１の概念図を
示す図である。

【図９】 この発明の実施例５における映像信号処理装
置を示すブロック回路図である。

【図１０】 実施例５における色変換処理装置２７を示
すブロック回路図である。

【図１１】 実施例５の色変換処理装置２７における補
間方法を示す図である。

【図１２】 実施例５における補間係数生成回路３１の
構成を示すブロック回路図である。

【図１３】 実施例５におけるアパーチャ補正回路２８
の構成を示すブロック回路図である。

【図１４】 実施例５におけるアパーチャ補正回路２８
で生成される水平アパーチャ補正信号AP_Hの波形図であ
る。

【図１５】 実施例５におけるアパーチャ補正回路２８
で生成される垂直アパーチャ補正信号AP_Vの波形図であ
る。

【図１６】 従来の色変換処理装置及び色逆変換処理装
置を示すブロック回路図である。

【図１７】 ３次元ＬＵＴ９６の概念図を示す図であ
る。

【図１８】 ３次元ＬＵＴ９７の概念図を示す図であ
る。

【図１９】 従来の色変換処理装置を示すブロック回路
図である。

【図２０】 従来の色変換処理装置における補間方法を
示す図である。

【図２１】 従来の色逆変換処理装置を示すブロック回
路図である。

【図２２】 従来の色逆変換処理装置における補間方法
を示す図である。

【符号の説明】

１，３０，９６，９７ ３次元ＬＵＴ、２，３１ 補間
係数生成回路、３〜１２，２０〜２３，３２〜４１，４
９〜５２，８５〜８７ 乗算器、１３，１４，４２，４
３，９８，９９ 加算回路、１７，４６ １５ビットシ
フト回路、１５，４４，７２〜７４，８０〜８４，８８
〜９５ 加算器、１６，１８，１９，４５，４７，４
８，６６，６７ ビット反転回路、２４ L^*軸用ＬＵ
Ｔ、２５ a^*軸用ＬＵＴ、２６ b^*軸用ＬＵＴ、２７
色変換処理装置、２８ アパーチャ補正回路、２９ 色
逆変換処理装置、５３〜５６ １画素遅延回路、５７〜
６１ １水平走査期間遅延回路、６２〜６５ 乗算回路、６８
〜７１ ＬＵＴ、７５ ６ビットシフト回路、７６ ３ビットシフト回路、７７
〜７９ ５ビットシフト回路。

Claims (8)

【特許請求の範囲】
1. 【請求項１】 第１、第２、第３の色信号で表わされる
   第１の３次元色空間を第４、第５、第６の色信号で表わ
   される第２の３次元色空間に非線形変換した色信号を第
   １、第２、第３の色信号に逆変換する色逆変換処理装置
   において、第４、第５、第６の色信号を各々ｍ（ｍは自
   然数）ビットのディジタル信号として入力し、該入力信
   号に対応する第１、第２、第３の色信号の近傍の８点の
   単位立方格子に位置する、または位置すると仮定した第
   １、第２、第３の色信号を出力する記憶手段と、前記８
   点の第１、第２、第３の色信号に乗ずるための補間係数
   を生成する補間係数生成手段と、ｍビットの第４、第５
   の色信号を含み、第６の色信号が上位ｎ（ｎは自然数で
   ｍ＞ｎ）ビット分の場合の４点の単位平面格子に位置す
   る第１、第２、第３の色信号に、各々前記補間係数を乗
   じて加え合わせた第１補間信号を出力する手段と、同様
   にｍビットの第４、第５の色信号を含み、第６の色信号
   が上位ｎビット分に１を加えた場合の４点の単位平面格
   子に位置する第１、第２、第３の色信号に、各々前記補
   間係数を乗じて加え合わせた第２補間信号を出力する手
   段と、第１補間信号に２ⁿから下位ｍ−ｎビット分の第
   ６の色信号を減じたものを乗じて、第２補間信号に下位
   ｍ−ｎビット分の第６の色信号を乗じたものを加えるこ
   とにより、第１、第２、第３の色信号を算出する補間処
   理手段を備えたことを特徴とする色逆変換処理装置。
2. 【請求項２】 下位ｍ−ｎビット分の第４、第５の色信
   号を中心として１辺が２^m-nビットの単位平面を、第４
   の色信号の軸方向と第５の色信号の軸方向で、４分割し
   た場合の４平面の面積を補間係数として出力する補間係
   数生成手段を備えたことを特徴とする請求項１記載の色
   逆変換処理装置。
3. 【請求項３】 下位ｍ−ｎビット分の第４、第５の色信
   号を入力して、第１補間信号及び第２補間信号の算出に
   必要な４つの補間係数を出力する補間係数生成手段を４
   つの記憶手段で構成したことを特徴とする請求項１記載
   の色逆変換処理装置。
4. 【請求項４】 下位ｍ−ｎビット分の第４、第５の色信
   号を入力して、第１補間信号及び第２補間信号の算出に
   必要な４つの補間係数のうち１つの補間係数を出力する
   記憶手段と、該記憶手段の出力信号と複数の加算器及び
   複数のビットシフト回路から他の３つの補間係数を算出
   する補間係数生成手段を備えたことを特徴とする請求項
   １記載の色逆変換処理装置。
5. 【請求項５】 入力第４、第５、第６の色信号に対する
   出力第１、第２、第３の色信号を記憶する記憶手段の中
   央部の単位立方格子の１辺を２^m-nとし、該記憶手段の
   端部の単位立方格子の１辺を２^m-n+p（ｐは自然数でｎ
   ＞ｐ）としたことを特徴とする請求項１記載の色逆変換
   処理装置。
6. 【請求項６】 第１、第２、第３の色信号で表わされる
   ３次元色空間を色情報を有する第４の色信号及び第５の
   色信号、明度情報を有する第６の色信号で表わされる顕
   色系の３次元均等知覚色空間に変換してアパーチャ補正
   を行なう映像信号処理装置において、第１、第２、第３
   の色信号を各々ｍビットのディジタル信号として入力
   し、該入力信号に対応する第４、第５、第６の色信号の
   近傍の８点の単位立方格子に位置する第４、第５、第６
   の色信号を出力する記憶手段と、前記８点の第４、第
   ５、第６の色信号に乗ずるための補間係数を生成する補
   間係数生成手段と、ｍビットの第１、第２の色信号を含
   み、第３の色信号が上位ｎビット分の場合の４点の単位
   平面格子に位置する第４、第５、第６の色信号に、各々
   前記補間係数を乗じて加え合わせた第１補間信号を出力
   する手段と、同様にｍビットの第１、第２の色信号を含
   み、第３の色信号が上位ｎビット分に１を加えた場合の
   ４点の単位平面格子に位置する第４、第５、第６の色信
   号に、各々前記補間係数を乗じて加え合わせた第２補間
   信号を出力する手段と、第１補間信号に２ⁿから下位ｍ
   −ｎビット分の第３の色信号を減じたものを乗じて、第
   ２補間信号に下位ｍ−ｎビット分の第３の色信号を乗じ
   たものを加えることにより、第４、第５、第６の色信号
   を算出する補間処理手段と、任意の画素における第６の
   色信号の高周波成分の利得を制御する第１利得制御手段
   と、該画素における第４、第５の色信号の利得を制御す
   る第２利得制御手段と、利得制御された第４、第５、第
   ６の色信号を第１、第２、第３の色信号に逆変換するた
   めに前記と同様の構成の記憶手段及び補間係数生成手段
   及び補間処理手段を備えたことを特徴とする映像信号処
   理装置。
7. 【請求項７】 任意の画素における第６の色信号の高周
   波成分の利得を制御する第１利得制御手段、及び該画素
   における第４、第５の色信号の利得を制御する第２利得
   制御手段を複数の加算器と複数の乗算器と複数の１画素
   遅延回路で構成したことを特徴とする請求項６記載の映
   像信号処理装置。
8. 【請求項８】 任意の画素における第６の色信号の高周
   波成分の利得を制御する第１利得制御手段、及び該画素
   における第４、第５の色信号の利得を制御する第２利得
   制御手段を複数の加算器と複数の乗算器と複数の１水平
   走査期間遅延回路で構成したことを特徴とする請求項６
   記載の映像信号処理装置。