JPH08330136A - チップ型コイルおよびその製造方法 - Google Patents
チップ型コイルおよびその製造方法Info
- Publication number
- JPH08330136A JPH08330136A JP13760395A JP13760395A JPH08330136A JP H08330136 A JPH08330136 A JP H08330136A JP 13760395 A JP13760395 A JP 13760395A JP 13760395 A JP13760395 A JP 13760395A JP H08330136 A JPH08330136 A JP H08330136A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- baking
- coil
- chip
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Abstract
(57)【要約】
【目的】 チップ型コイルを安価に提供する。
【構成】 電気絶縁性の基板2と、基板2の両端部に形
成される1対の端子電極9,10と、基板2上に形成さ
れかつ端子電極9,10に各端部4,5がそれぞれ電気
的に接続されるコイル導体3と、コイル導体3を覆うよ
うに基板2上に形成される電気絶縁層8とを備える、チ
ップ型コイル1において、基板2をセラミックから構成
するとともに、金属ペーストをスクリーン印刷により所
望のパターンで付与した金属ペースト膜を焼き付けるこ
とによって、コイル導体3を形成する。
成される1対の端子電極9,10と、基板2上に形成さ
れかつ端子電極9,10に各端部4,5がそれぞれ電気
的に接続されるコイル導体3と、コイル導体3を覆うよ
うに基板2上に形成される電気絶縁層8とを備える、チ
ップ型コイル1において、基板2をセラミックから構成
するとともに、金属ペーストをスクリーン印刷により所
望のパターンで付与した金属ペースト膜を焼き付けるこ
とによって、コイル導体3を形成する。
Description
【0001】
【産業上の利用分野】この発明は、チップ型コイルおよ
びその製造方法に関するもので、特に、コイル導体の構
成およびその形成方法の改良に関するものである。
びその製造方法に関するもので、特に、コイル導体の構
成およびその形成方法の改良に関するものである。
【0002】
【従来の技術】図1には、この発明にとって興味あるチ
ップ型コイル1が一部破断されて斜視図で示されてい
る。このようなチップ型コイル1は、たとえば、数百M
Hz以上の高周波帯域で使用されるものであって、イン
ダクタンス値が数百nH以下とされている。
ップ型コイル1が一部破断されて斜視図で示されてい
る。このようなチップ型コイル1は、たとえば、数百M
Hz以上の高周波帯域で使用されるものであって、イン
ダクタンス値が数百nH以下とされている。
【0003】図1を参照して、チップ型コイル1は、電
気絶縁性の基板2を備える。基板2上には、スパイラル
状に延びるコイル導体3が形成される。コイル導体3の
一方端部4は、基板2の端縁にまで延びる。コイル導体
3の他方端部5には、ジャンプ導体6が接続され、この
ジャンプ導体6は、コイル導体3の一部を覆う電気絶縁
パッチ7上に形成されながら基板2のもう一方の端縁に
まで延びる。
気絶縁性の基板2を備える。基板2上には、スパイラル
状に延びるコイル導体3が形成される。コイル導体3の
一方端部4は、基板2の端縁にまで延びる。コイル導体
3の他方端部5には、ジャンプ導体6が接続され、この
ジャンプ導体6は、コイル導体3の一部を覆う電気絶縁
パッチ7上に形成されながら基板2のもう一方の端縁に
まで延びる。
【0004】また、基板2上には、コイル導体3および
ジャンプ導体6を覆うように電気絶縁層8が形成され
る。そして、基板2の両端部には、1対の端子電極9お
よび10が形成される。コイル導体3の一方端部4は、
一方の端子電極9に電気的に接続され、同じく他方端部
5は、ジャンプ導体6を介して、他方の端子電極10に
電気的に接続される。
ジャンプ導体6を覆うように電気絶縁層8が形成され
る。そして、基板2の両端部には、1対の端子電極9お
よび10が形成される。コイル導体3の一方端部4は、
一方の端子電極9に電気的に接続され、同じく他方端部
5は、ジャンプ導体6を介して、他方の端子電極10に
電気的に接続される。
【0005】従来、基板2としては、ガラスまたはアル
ミナの基板を用い、コイル導体3およびジャンプ導体6
は、スパッタリングまたは真空蒸着のような乾式めっき
により導体膜を形成し、これをフォトリソグラフィ技術
によりパターニングすることによって形成されていた。
また、絶縁層8および絶縁パッチ7は、ポリイミド等の
樹脂系材料を用いて形成され、端子電極9および10
は、スパッタリングまたは真空蒸着のような乾式めっき
によって形成されていた。
ミナの基板を用い、コイル導体3およびジャンプ導体6
は、スパッタリングまたは真空蒸着のような乾式めっき
により導体膜を形成し、これをフォトリソグラフィ技術
によりパターニングすることによって形成されていた。
また、絶縁層8および絶縁パッチ7は、ポリイミド等の
樹脂系材料を用いて形成され、端子電極9および10
は、スパッタリングまたは真空蒸着のような乾式めっき
によって形成されていた。
【0006】
【発明が解決しようとする課題】しかしながら、上述し
た構造のチップ型コイル1を得ようとする場合、一旦、
基板上全面に金属膜を形成した後、余分な金属膜を除去
するといったフォトリソグラフィ技術などを用いなけれ
ばならないので、加工工程数が多くなり、また、スパッ
タリングやフォトリソグラフィ等のための高価な、かつ
それにもかかわらず生産能率の比較的低い設備を必要と
し、さらにスパッタリング等の熱に耐えかつガス発生の
少ない高価なポリイミド樹脂等を必要とするため、生産
性の向上を所望のようには達成し得ず、チップ型コイル
1のコストダウンを阻害する要因となっている。
た構造のチップ型コイル1を得ようとする場合、一旦、
基板上全面に金属膜を形成した後、余分な金属膜を除去
するといったフォトリソグラフィ技術などを用いなけれ
ばならないので、加工工程数が多くなり、また、スパッ
タリングやフォトリソグラフィ等のための高価な、かつ
それにもかかわらず生産能率の比較的低い設備を必要と
し、さらにスパッタリング等の熱に耐えかつガス発生の
少ない高価なポリイミド樹脂等を必要とするため、生産
性の向上を所望のようには達成し得ず、チップ型コイル
1のコストダウンを阻害する要因となっている。
【0007】そこで、この発明の目的は、上述したよう
な、特にコイル導体が乾式めっきにより形成される場合
に遭遇した種々の問題を解決し得る、チップ型コイルお
よびその製造方法を提供しようとすることである。
な、特にコイル導体が乾式めっきにより形成される場合
に遭遇した種々の問題を解決し得る、チップ型コイルお
よびその製造方法を提供しようとすることである。
【0008】
【課題を解決するための手段】この発明は、電気絶縁性
の基板と、前記基板の両端部に形成される1対の端子電
極と、前記基板上に形成されかつ前記端子電極に各端部
がそれぞれ電気的に接続されるコイル導体と、前記コイ
ル導体を覆うように前記基板上に形成される電気絶縁層
とを備える、チップ型コイルに向けられるものであっ
て、上述した技術的課題を解決するため、前記基板がセ
ラミックからなり、かつ前記コイル導体が金属ペースト
を焼き付けて形成されたものであることを特徴としてい
る。上記基板を構成するセラミックとしては、誘電率の
低い(εが10以下)ものが有利に用いられる。
の基板と、前記基板の両端部に形成される1対の端子電
極と、前記基板上に形成されかつ前記端子電極に各端部
がそれぞれ電気的に接続されるコイル導体と、前記コイ
ル導体を覆うように前記基板上に形成される電気絶縁層
とを備える、チップ型コイルに向けられるものであっ
て、上述した技術的課題を解決するため、前記基板がセ
ラミックからなり、かつ前記コイル導体が金属ペースト
を焼き付けて形成されたものであることを特徴としてい
る。上記基板を構成するセラミックとしては、誘電率の
低い(εが10以下)ものが有利に用いられる。
【0009】この発明において、好ましくは、前記電気
絶縁層は、セラミックから構成される。また、前記端子
電極は、金属ペーストを焼き付けて形成された焼付け金
属層およびこの焼付け金属層の表面に形成される湿式め
っきによるバリア金属膜を備えていてもよい。バリア金
属膜は、電気めっきまたは無電解めっきのいずれによっ
て形成されてもよい。また、バリア金属膜は、たとえ
ば、下地をニッケル、表面を錫で形成したり、下地をニ
ッケル、表面を半田で形成したり、さらには、下地を
銅、表面を錫で形成したりすることができる。
絶縁層は、セラミックから構成される。また、前記端子
電極は、金属ペーストを焼き付けて形成された焼付け金
属層およびこの焼付け金属層の表面に形成される湿式め
っきによるバリア金属膜を備えていてもよい。バリア金
属膜は、電気めっきまたは無電解めっきのいずれによっ
て形成されてもよい。また、バリア金属膜は、たとえ
ば、下地をニッケル、表面を錫で形成したり、下地をニ
ッケル、表面を半田で形成したり、さらには、下地を
銅、表面を錫で形成したりすることができる。
【0010】この発明は、また、上述したチップ型コイ
ルの製造方法にも向けられる。この発明に係るチップ型
コイルの製造方法は、セラミックからなる前記基板を用
意する工程と、前記基板上に金属ペーストの印刷により
前記コイル導体となるべき金属ペースト膜を形成する工
程と、前記金属ペースト膜を焼き付けて前記コイル導体
とする工程と、前記コイル導体を覆うように前記基板上
に前記電気絶縁層を形成する工程と、前記基板の両端部
に前記1対の端子電極を形成する工程とを備えることを
特徴としている。
ルの製造方法にも向けられる。この発明に係るチップ型
コイルの製造方法は、セラミックからなる前記基板を用
意する工程と、前記基板上に金属ペーストの印刷により
前記コイル導体となるべき金属ペースト膜を形成する工
程と、前記金属ペースト膜を焼き付けて前記コイル導体
とする工程と、前記コイル導体を覆うように前記基板上
に前記電気絶縁層を形成する工程と、前記基板の両端部
に前記1対の端子電極を形成する工程とを備えることを
特徴としている。
【0011】この発明において、好ましくは、前記電気
絶縁層を形成する工程は、前記コイル導体を覆うように
前記基板上にセラミックペーストを付与する工程と、前
記セラミックペーストを焼き付ける工程とを備える。こ
の場合、前記金属ペースト膜を焼き付ける工程と前記セ
ラミックペーストを焼き付ける工程とは、同時に実施さ
れてもよい。
絶縁層を形成する工程は、前記コイル導体を覆うように
前記基板上にセラミックペーストを付与する工程と、前
記セラミックペーストを焼き付ける工程とを備える。こ
の場合、前記金属ペースト膜を焼き付ける工程と前記セ
ラミックペーストを焼き付ける工程とは、同時に実施さ
れてもよい。
【0012】また、前記基板を用意する工程は、生のセ
ラミックからなる生基板を用意する工程と前記生基板を
焼成する工程とを備えていてもよい。この場合、前記金
属ペースト膜を焼き付ける工程と前記セラミックペース
トを焼き付ける工程と前記生基板を焼成する工程とは、
同時に実施されてもよい。また、好ましくは、前記基板
を用意する工程は、複数のチップ型コイルのための複数
の前記基板を分割により取り出すためのマザー基板を用
意する工程と前記マザー基板を分割する工程とを備え、
前記マザー基板を分割する工程は、前記金属ペースト膜
を形成する工程、前記金属ペースト膜を焼き付ける工
程、および前記電気絶縁層を形成する工程の後に実施さ
れる。
ラミックからなる生基板を用意する工程と前記生基板を
焼成する工程とを備えていてもよい。この場合、前記金
属ペースト膜を焼き付ける工程と前記セラミックペース
トを焼き付ける工程と前記生基板を焼成する工程とは、
同時に実施されてもよい。また、好ましくは、前記基板
を用意する工程は、複数のチップ型コイルのための複数
の前記基板を分割により取り出すためのマザー基板を用
意する工程と前記マザー基板を分割する工程とを備え、
前記マザー基板を分割する工程は、前記金属ペースト膜
を形成する工程、前記金属ペースト膜を焼き付ける工
程、および前記電気絶縁層を形成する工程の後に実施さ
れる。
【0013】また、上述したように、前記電気絶縁層を
形成する工程が、前記コイル導体を覆うように前記基板
上にセラミックペーストを付与する工程と、前記セラミ
ックペーストを焼き付ける工程とを備える場合、好まし
くは、前記基板を用意する工程は、複数のチップ型コイ
ルのための複数の前記基板を分割により取り出すための
生のセラミックからなる生のマザー基板を用意する工程
と、前記生のマザー基板を分割する工程と、分割された
複数の生基板を焼成する工程とを備え、前記生のマザー
基板を分割する工程は、前記金属ペースト膜を形成する
工程、および前記セラミックペーストを付与する工程の
後に実施され、前記金属ペースト膜を焼き付ける工程お
よび前記セラミックペーストを焼き付ける工程は、前記
生基板を焼成する工程と同時に実施される。
形成する工程が、前記コイル導体を覆うように前記基板
上にセラミックペーストを付与する工程と、前記セラミ
ックペーストを焼き付ける工程とを備える場合、好まし
くは、前記基板を用意する工程は、複数のチップ型コイ
ルのための複数の前記基板を分割により取り出すための
生のセラミックからなる生のマザー基板を用意する工程
と、前記生のマザー基板を分割する工程と、分割された
複数の生基板を焼成する工程とを備え、前記生のマザー
基板を分割する工程は、前記金属ペースト膜を形成する
工程、および前記セラミックペーストを付与する工程の
後に実施され、前記金属ペースト膜を焼き付ける工程お
よび前記セラミックペーストを焼き付ける工程は、前記
生基板を焼成する工程と同時に実施される。
【0014】
【作用】この発明において、基板がセラミックから構成
されることにより、その上での金属ペーストの焼付けに
よる導電膜の形成を可能とし、これに基づき、コイル導
体が、金属ペーストの印刷および焼付けにより形成され
ることができる。その結果、コイル導体の形成に、スパ
ッタリングような乾式めっきやフォトリソグラフィ技術
を用いる必要性がない。
されることにより、その上での金属ペーストの焼付けに
よる導電膜の形成を可能とし、これに基づき、コイル導
体が、金属ペーストの印刷および焼付けにより形成され
ることができる。その結果、コイル導体の形成に、スパ
ッタリングような乾式めっきやフォトリソグラフィ技術
を用いる必要性がない。
【0015】
【発明の効果】したがって、この発明によれば、コイル
導体の形成に関して、加工工程数が多く、高価なかつ生
産性の比較的低い設備を必要とする製造方法の採用を回
避できるので、安価にコイル導体を形成することがで
き、応じてチップ型コイルのコストダウンを図ることが
できる。
導体の形成に関して、加工工程数が多く、高価なかつ生
産性の比較的低い設備を必要とする製造方法の採用を回
避できるので、安価にコイル導体を形成することがで
き、応じてチップ型コイルのコストダウンを図ることが
できる。
【0016】この発明において、基板だけでなく、電気
絶縁層もセラミックから構成されていると、端子電極の
形成に際して、乾式めっきではなく、比較的高温で焼付
け可能な銀ペーストのような金属ペーストの焼付けによ
る形成方法を採用することができる。従来、端子電極が
乾式めっきによって形成されていたのは、電気絶縁層等
の材料として、ポリイミド等の樹脂を使用していたた
め、端子電極を、従来からある高温焼付け(700〜1
000℃)タイプの銀ペーストのような金属ペーストの
焼付けにより形成しようとした場合、絶縁層等の材料と
なる樹脂が焼付けの際の温度に耐えられないからであ
る。
絶縁層もセラミックから構成されていると、端子電極の
形成に際して、乾式めっきではなく、比較的高温で焼付
け可能な銀ペーストのような金属ペーストの焼付けによ
る形成方法を採用することができる。従来、端子電極が
乾式めっきによって形成されていたのは、電気絶縁層等
の材料として、ポリイミド等の樹脂を使用していたた
め、端子電極を、従来からある高温焼付け(700〜1
000℃)タイプの銀ペーストのような金属ペーストの
焼付けにより形成しようとした場合、絶縁層等の材料と
なる樹脂が焼付けの際の温度に耐えられないからであ
る。
【0017】また、上述のように、端子電極が焼付け金
属層を備えるとき、その表面上にバリア金属層をさらに
備えていると、このバリア金属層によって、端子電極に
良好な半田付け性や半田耐熱性を与えることを容易にで
きる。また、この発明に係るチップ型コイルの製造方法
において、電気絶縁層が基板上にセラミックペーストを
付与し、これを焼き付けることによって形成されると
き、この焼付け工程で金属ペースト膜の焼付けも同時に
行なうと能率的である。さらに、この焼付け工程におい
て、基板のセラミックも同時に焼成するようにすれば、
一層能率的である。
属層を備えるとき、その表面上にバリア金属層をさらに
備えていると、このバリア金属層によって、端子電極に
良好な半田付け性や半田耐熱性を与えることを容易にで
きる。また、この発明に係るチップ型コイルの製造方法
において、電気絶縁層が基板上にセラミックペーストを
付与し、これを焼き付けることによって形成されると
き、この焼付け工程で金属ペースト膜の焼付けも同時に
行なうと能率的である。さらに、この焼付け工程におい
て、基板のセラミックも同時に焼成するようにすれば、
一層能率的である。
【0018】また、この発明に係るチップ型コイルの製
造方法において、複数の基板を分割によって取り出すた
めのマザー基板を用意するとき、複数のチップ型コイル
のためのコイル導体および電気絶縁層を形成してから、
マザー基板を分割するようにすれば、多数のチップ型コ
イルを能率的に製造することができる。また、上述のよ
うに、マザー基板を用意する場合、このマザー基板が生
の状態を保ったまま、コイル導体のための金属ペースト
膜を形成し、かつ電気絶縁層のためのセラミックペース
トを付与し、その後、マザー基板を分割して得られた生
の基板を焼成するとき、金属ペースト膜およびセラミッ
クペーストを同時に焼き付けるようにすれば、多数のチ
ップ型コイルを一層能率的に製造することができ、チッ
プ型コイルのさらなるコストダウンを図ることができ
る。
造方法において、複数の基板を分割によって取り出すた
めのマザー基板を用意するとき、複数のチップ型コイル
のためのコイル導体および電気絶縁層を形成してから、
マザー基板を分割するようにすれば、多数のチップ型コ
イルを能率的に製造することができる。また、上述のよ
うに、マザー基板を用意する場合、このマザー基板が生
の状態を保ったまま、コイル導体のための金属ペースト
膜を形成し、かつ電気絶縁層のためのセラミックペース
トを付与し、その後、マザー基板を分割して得られた生
の基板を焼成するとき、金属ペースト膜およびセラミッ
クペーストを同時に焼き付けるようにすれば、多数のチ
ップ型コイルを一層能率的に製造することができ、チッ
プ型コイルのさらなるコストダウンを図ることができ
る。
【0019】
【実施例】図1に示したチップ型コイル1は、この発明
の一実施例によるチップ型コイルにも相当する。前述し
たように、チップ型コイル1は、電気絶縁性の基板2を
備える。基板2上には、スパイラル状に延びるコイル導
体3が形成される。コイル導体3の一方端部4は、基板
2の端縁にまで延びる。コイル導体3の他方端部5に
は、ジャンプ導体6が接続され、このジャンプ導体6
は、コイル導体3の一部を覆う電気絶縁パッチ7上に形
成されながら基板2のもう一方の端縁にまで延びる。
の一実施例によるチップ型コイルにも相当する。前述し
たように、チップ型コイル1は、電気絶縁性の基板2を
備える。基板2上には、スパイラル状に延びるコイル導
体3が形成される。コイル導体3の一方端部4は、基板
2の端縁にまで延びる。コイル導体3の他方端部5に
は、ジャンプ導体6が接続され、このジャンプ導体6
は、コイル導体3の一部を覆う電気絶縁パッチ7上に形
成されながら基板2のもう一方の端縁にまで延びる。
【0020】また、基板2上には、コイル導体3および
ジャンプ導体6を覆うように電気絶縁層8が形成され
る。そして、基板2の両端部には、1対の端子電極9お
よび10が形成される。コイル導体3の一方端部4は、
一方の端子電極9に電気的に接続され、同じく他方端部
5は、ジャンプ導体6を介して、他方の端子電極10に
電気的に接続される。
ジャンプ導体6を覆うように電気絶縁層8が形成され
る。そして、基板2の両端部には、1対の端子電極9お
よび10が形成される。コイル導体3の一方端部4は、
一方の端子電極9に電気的に接続され、同じく他方端部
5は、ジャンプ導体6を介して、他方の端子電極10に
電気的に接続される。
【0021】このチップ型コイル1は、たとえば、次の
ように製造される。図2には、チップ型コイル1の製造
方法に含まれるいくつかの代表的な工程が平面図で示さ
れている。まず、図2(1)に示すように、基板2が用
意される。この基板2は、たとえば、低誘電率(εが1
0以下)のセラミックから構成される。
ように製造される。図2には、チップ型コイル1の製造
方法に含まれるいくつかの代表的な工程が平面図で示さ
れている。まず、図2(1)に示すように、基板2が用
意される。この基板2は、たとえば、低誘電率(εが1
0以下)のセラミックから構成される。
【0022】次に、図2(2)に示すように、基板2上
に、たとえば銀や銅ペーストのような金属ペーストがス
クリーン印刷によりスパイラル状に付与され、この金属
ペースト膜が焼き付けられて、コイル導体3とされる。
なお、転写技術を用いて、所望のパターンを有するコイ
ル導体3を基板2上に形成するようにしてもよい。
に、たとえば銀や銅ペーストのような金属ペーストがス
クリーン印刷によりスパイラル状に付与され、この金属
ペースト膜が焼き付けられて、コイル導体3とされる。
なお、転写技術を用いて、所望のパターンを有するコイ
ル導体3を基板2上に形成するようにしてもよい。
【0023】次に、図2(3)に示すように、コイル導
体3の一部を覆うように、電気絶縁パッチ7が形成され
る。絶縁パッチ7は、たとえば、セラミックペーストを
スクリーン印刷により所望のパターンで付与し、焼き付
けることにより形成される。次に、図2(4)に示すよ
うに、絶縁パッチ7上に、ジャンプ導体6が形成され
る。ジャンプ導体6の形成には、前述したコイル導体3
の形成と基本的に同じ材料および方法を適用することが
できる。すなわち、金属ペーストをスクリーン印刷によ
り付与して得られた金属ペースト膜を焼き付けることに
よって、ジャンプ導体6が形成される。
体3の一部を覆うように、電気絶縁パッチ7が形成され
る。絶縁パッチ7は、たとえば、セラミックペーストを
スクリーン印刷により所望のパターンで付与し、焼き付
けることにより形成される。次に、図2(4)に示すよ
うに、絶縁パッチ7上に、ジャンプ導体6が形成され
る。ジャンプ導体6の形成には、前述したコイル導体3
の形成と基本的に同じ材料および方法を適用することが
できる。すなわち、金属ペーストをスクリーン印刷によ
り付与して得られた金属ペースト膜を焼き付けることに
よって、ジャンプ導体6が形成される。
【0024】なお、ジャンプ導体6の形成に際して、前
述したコイル導体3の形成が繰り返され、それによっ
て、コイル導体3の厚みがその実質的部分で増すように
されてもよい。次に、図2(5)に示すように、コイル
導体3およびジャンプ導体6を覆うように、電気絶縁層
8が基板2上に形成される。絶縁層8は、たとえば、セ
ラミックペーストを基板2上に付与し、焼き付けること
によって形成される。
述したコイル導体3の形成が繰り返され、それによっ
て、コイル導体3の厚みがその実質的部分で増すように
されてもよい。次に、図2(5)に示すように、コイル
導体3およびジャンプ導体6を覆うように、電気絶縁層
8が基板2上に形成される。絶縁層8は、たとえば、セ
ラミックペーストを基板2上に付与し、焼き付けること
によって形成される。
【0025】次に、図2(6)に示すように、基板2の
両端部に端子電極9および10が形成され、所望のチッ
プ型コイル1が得られる。これら端子電極9および10
の形成方法を、図3に示した一方の端子電極9に関して
説明する。図3を参照して、端子電極9は、金属ペース
トを焼き付けて形成された焼付け金属層12とその表面
に形成されるバリア金属膜13とを備える。
両端部に端子電極9および10が形成され、所望のチッ
プ型コイル1が得られる。これら端子電極9および10
の形成方法を、図3に示した一方の端子電極9に関して
説明する。図3を参照して、端子電極9は、金属ペース
トを焼き付けて形成された焼付け金属層12とその表面
に形成されるバリア金属膜13とを備える。
【0026】焼付け金属層12は、銀または銅のような
良導電性の金属粉末を含む金属ペーストを基板2の端部
に付与し、焼き付けて形成されたものである。バリア金
属膜13は、電気めっきまたは無電解めっきのような湿
式めっきにより形成されるものであって、必要に応じ
て、端子電極9に良好な半田付け性および/または半田
耐熱性を与えるために形成される。図3では示していな
いが、バリア金属膜13は、たとえば2層をもって形成
され、下地がニッケル、表面が錫とされたり、下地がニ
ッケル、表面が半田とされたり、さらには、下地が銅、
表面が錫とされたりすることができる。
良導電性の金属粉末を含む金属ペーストを基板2の端部
に付与し、焼き付けて形成されたものである。バリア金
属膜13は、電気めっきまたは無電解めっきのような湿
式めっきにより形成されるものであって、必要に応じ
て、端子電極9に良好な半田付け性および/または半田
耐熱性を与えるために形成される。図3では示していな
いが、バリア金属膜13は、たとえば2層をもって形成
され、下地がニッケル、表面が錫とされたり、下地がニ
ッケル、表面が半田とされたり、さらには、下地が銅、
表面が錫とされたりすることができる。
【0027】上述した説明では、焼付け工程に関して、
コイル導体3のための金属ペースト膜、絶縁パッチ7の
ためのセラミックペースト、ジャンプ導体6のための金
属ペースト膜、および絶縁層8のためのセラミックペー
ストが、それぞれ、別工程で焼き付けられたが、これら
焼付け工程のいくつかまたはすべてが同時に実施されて
もよい。たとえば、絶縁パッチ7のためのセラミックペ
ーストの焼付けとジャンプ導体6のための金属ペースト
の焼付けとが同時に実施されてもよく、また、コイル導
体3およびジャンプ導体6のための各金属ペーストの焼
付けと絶縁パッチ7および絶縁層8のための各セラミッ
クペーストの焼付けとが同時に実施されてもよい。さら
には、基板2が生の状態で用意され、この基板2の焼成
を、たとえば、コイル導体3およびジャンプ導体6のた
めの各金属ペーストの焼付けならびに絶縁パッチ7およ
び絶縁層8のための各セラミックペーストの焼付けと同
時に実施してもよい。
コイル導体3のための金属ペースト膜、絶縁パッチ7の
ためのセラミックペースト、ジャンプ導体6のための金
属ペースト膜、および絶縁層8のためのセラミックペー
ストが、それぞれ、別工程で焼き付けられたが、これら
焼付け工程のいくつかまたはすべてが同時に実施されて
もよい。たとえば、絶縁パッチ7のためのセラミックペ
ーストの焼付けとジャンプ導体6のための金属ペースト
の焼付けとが同時に実施されてもよく、また、コイル導
体3およびジャンプ導体6のための各金属ペーストの焼
付けと絶縁パッチ7および絶縁層8のための各セラミッ
クペーストの焼付けとが同時に実施されてもよい。さら
には、基板2が生の状態で用意され、この基板2の焼成
を、たとえば、コイル導体3およびジャンプ導体6のた
めの各金属ペーストの焼付けならびに絶縁パッチ7およ
び絶縁層8のための各セラミックペーストの焼付けと同
時に実施してもよい。
【0028】さらに、図2を参照して、その(1)ない
し(5)において、基板2がこれら複数のものを分割に
よって取り出されるマザー基板によって与えられること
を、破線によって示している。通常、チップ型コイルの
工場規模での生産にあたっては、多数のチップ型コイル
を能率的に製造するため、図2(1)ないし(5)に示
す各工程は、マザー基板の状態を維持しながら、複数の
基板2に対して並行して進められ、(5)の工程を終え
た段階で、個々のチップ型コイル1のためのチップを得
るべく、マザー構造物がたとえばチョコレートブレーク
またはダイシングにより分割される。
し(5)において、基板2がこれら複数のものを分割に
よって取り出されるマザー基板によって与えられること
を、破線によって示している。通常、チップ型コイルの
工場規模での生産にあたっては、多数のチップ型コイル
を能率的に製造するため、図2(1)ないし(5)に示
す各工程は、マザー基板の状態を維持しながら、複数の
基板2に対して並行して進められ、(5)の工程を終え
た段階で、個々のチップ型コイル1のためのチップを得
るべく、マザー構造物がたとえばチョコレートブレーク
またはダイシングにより分割される。
【0029】上述のようなチップ型コイル1の能率的な
製造方法に関して、より好ましくは、上述のマザー基板
が生の状態で用意され、この生のマザー基板の状態を維
持しながら、コイル導体3のための金属ペースト膜の形
成、絶縁パッチ7のためのセラミックペーストの付与、
ジャンプ導体6のための金属ペースト膜の形成、および
絶縁層8のためのセラミックペーストの付与をそれぞれ
実施し、その後、マザー基板を分割してから、生の基板
2を焼成することを、上述した金属ペースト膜およびセ
ラミックペーストの焼付けと同時に行なう方法が採用さ
れる。
製造方法に関して、より好ましくは、上述のマザー基板
が生の状態で用意され、この生のマザー基板の状態を維
持しながら、コイル導体3のための金属ペースト膜の形
成、絶縁パッチ7のためのセラミックペーストの付与、
ジャンプ導体6のための金属ペースト膜の形成、および
絶縁層8のためのセラミックペーストの付与をそれぞれ
実施し、その後、マザー基板を分割してから、生の基板
2を焼成することを、上述した金属ペースト膜およびセ
ラミックペーストの焼付けと同時に行なう方法が採用さ
れる。
【0030】上述の好ましい製造方法によれば、マザー
基板が生の状態で分割されるので、その分割に押し切り
カットを適用でき、ダイシング等に比べて、安価で生産
性の高い設備により分割工程を実施することができる。
以上、この発明を、好ましい実施例に関連して説明した
が、この発明の範囲内において、その他種々の変形例が
可能である。
基板が生の状態で分割されるので、その分割に押し切り
カットを適用でき、ダイシング等に比べて、安価で生産
性の高い設備により分割工程を実施することができる。
以上、この発明を、好ましい実施例に関連して説明した
が、この発明の範囲内において、その他種々の変形例が
可能である。
【0031】たとえば、図示の実施例では、チップ型コ
イル1は、コイル導体3の一方の端部5がジャンプ導体
6を介して、関連の端子電極10に電気的に接続された
ものであったが、このようなジャンプ導体を備えず、基
板上に単に平面的にコイル導体が形成されているにすぎ
ないチップ型コイルに対しても、この発明を適用するこ
とができる。
イル1は、コイル導体3の一方の端部5がジャンプ導体
6を介して、関連の端子電極10に電気的に接続された
ものであったが、このようなジャンプ導体を備えず、基
板上に単に平面的にコイル導体が形成されているにすぎ
ないチップ型コイルに対しても、この発明を適用するこ
とができる。
【0032】また、電気絶縁層8および電気絶縁パッチ
7において、上述した実施例では、セラミックが用いら
れたが、これに限らず、たとえばポリイミドのような樹
脂が用いられてもよい。
7において、上述した実施例では、セラミックが用いら
れたが、これに限らず、たとえばポリイミドのような樹
脂が用いられてもよい。
【図1】この発明の一実施例によるチップ型コイル1を
一部破断して示す斜視図である。
一部破断して示す斜視図である。
【図2】図1に示したチップ型コイル1の製造方法に含
まれる代表的な工程を順次示す平面図である。
まれる代表的な工程を順次示す平面図である。
【図3】図1に示したチップ型コイル1の、端子電極9
が形成された端部を拡大して示す断面図である。
が形成された端部を拡大して示す断面図である。
1 チップ型コイル 2 基板 3 コイル導体 4,5 コイル導体の端部 6 ジャンプ導体 7 電気絶縁パッチ 8 電気絶縁層 9,10 端子電極 12 焼付け金属層 13 バリア金属膜
Claims (10)
- 【請求項1】 電気絶縁性の基板と、前記基板の両端部
に形成される1対の端子電極と、前記基板上に形成され
かつ前記端子電極に各端部がそれぞれ電気的に接続され
るコイル導体と、前記コイル導体を覆うように前記基板
上に形成される電気絶縁層とを備える、チップ型コイル
において、 前記基板はセラミックからなり、かつ前記コイル導体は
金属ペーストを焼き付けて形成されたものであることを
特徴とする、チップ型コイル。 - 【請求項2】 前記電気絶縁層は、セラミックからな
る、請求項1に記載のチップ型コイル。 - 【請求項3】 前記端子電極は、金属ペーストを焼き付
けて形成された焼付け金属層および前記焼付け金属層の
表面に形成される湿式めっきによるバリア金属膜を備え
る、請求項1または2に記載のチップ型コイル。 - 【請求項4】 電気絶縁性の基板と、前記基板の両端部
に形成される1対の端子電極と、前記基板上に形成され
かつ前記端子電極に各端部がそれぞれ電気的に接続され
るコイル導体と、前記コイル導体を覆うように前記基板
上に形成される電気絶縁層とを備える、チップ型コイル
の製造方法であって、 セラミックからなる前記基板を用意する工程と、 前記基板上に金属ペーストの印刷により前記コイル導体
となるべき金属ペースト膜を形成する工程と、 前記金属ペースト膜を焼き付けて前記コイル導体とする
工程と、 前記コイル導体を覆うように前記基板上に前記電気絶縁
層を形成する工程と、 前記基板の両端部に前記1対の端子電極を形成する工程
とを備えることを特徴とする、チップ型コイルの製造方
法。 - 【請求項5】 前記電気絶縁層を形成する工程は、前記
コイル導体を覆うように前記基板上にセラミックペース
トを付与する工程と、前記セラミックペーストを焼き付
ける工程とを備える、請求項4に記載のチップ型コイル
の製造方法。 - 【請求項6】 前記金属ペースト膜を焼き付ける工程と
前記セラミックペーストを焼き付ける工程とは、同時に
実施される、請求項5に記載のチップ型コイルの製造方
法。 - 【請求項7】 前記基板を用意する工程は、生のセラミ
ックからなる生基板を用意する工程と前記生基板を焼成
する工程とを備える、請求項5または6に記載のチップ
型コイルの製造方法。 - 【請求項8】 前記金属ペースト膜を焼き付ける工程と
前記セラミックペーストを焼き付ける工程と前記生基板
を焼成する工程とは、同時に実施される、請求項7に記
載のチップ型コイルの製造方法。 - 【請求項9】 前記基板を用意する工程は、複数のチッ
プ型コイルのための複数の前記基板を分割により取り出
すためのマザー基板を用意する工程と前記マザー基板を
分割する工程とを備え、 前記マザー基板を分割する工程は、前記金属ペースト膜
を形成する工程、前記金属ペースト膜を焼き付ける工
程、および前記電気絶縁層を形成する工程の後に実施さ
れる、請求項4ないし8のいずれかに記載のチップ型コ
イルの製造方法。 - 【請求項10】 前記基板を用意する工程は、複数のチ
ップ型コイルのための複数の前記基板を分割により取り
出すための生のセラミックからなる生のマザー基板を用
意する工程と、前記生のマザー基板を分割する工程と、
分割された複数の生基板を焼成する工程とを備え、 前記生のマザー基板を分割する工程は、前記金属ペース
ト膜を形成する工程、および前記セラミックペーストを
付与する工程の後に実施され、 前記金属ペースト膜を焼き付ける工程および前記セラミ
ックペーストを焼き付ける工程は、前記生基板を焼成す
る工程と同時に実施される、請求項5に記載のチップ型
コイルの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13760395A JPH08330136A (ja) | 1995-06-05 | 1995-06-05 | チップ型コイルおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13760395A JPH08330136A (ja) | 1995-06-05 | 1995-06-05 | チップ型コイルおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08330136A true JPH08330136A (ja) | 1996-12-13 |
Family
ID=15202559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13760395A Pending JPH08330136A (ja) | 1995-06-05 | 1995-06-05 | チップ型コイルおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08330136A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6329715B1 (en) | 1996-09-20 | 2001-12-11 | Tdk Corporation | Passive electronic parts, IC parts, and wafer |
| JP2013251541A (ja) * | 2012-05-31 | 2013-12-12 | Samsung Electro-Mechanics Co Ltd | チップインダクタ |
-
1995
- 1995-06-05 JP JP13760395A patent/JPH08330136A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6329715B1 (en) | 1996-09-20 | 2001-12-11 | Tdk Corporation | Passive electronic parts, IC parts, and wafer |
| JP2013251541A (ja) * | 2012-05-31 | 2013-12-12 | Samsung Electro-Mechanics Co Ltd | チップインダクタ |
| US9472608B2 (en) | 2012-05-31 | 2016-10-18 | Samsung Electro-Mechanics Co., Ltd | Chip inductor |
| US9660013B2 (en) | 2012-05-31 | 2017-05-23 | Samsung Electro-Mechanics Co., Ltd. | Chip inductor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2615151B2 (ja) | チップ型コイル及びその製造方法 | |
| US6189200B1 (en) | Method for producing multi-layered chip inductor | |
| CN100378877C (zh) | 复合元件及其制造方法 | |
| US3992761A (en) | Method of making multi-layer capacitors | |
| US20050098874A1 (en) | Ceramic multilayer substrate and method for manufacturing the same | |
| JPH08330136A (ja) | チップ型コイルおよびその製造方法 | |
| JPS592302A (ja) | 可変抵抗器およびその製造方法 | |
| JP3472492B2 (ja) | 多数個取り配線基板 | |
| JPH08265083A (ja) | チップ型低域フィルタ | |
| JPH08330169A (ja) | チップ型コイルおよびその製造方法 | |
| JP2000182873A (ja) | チップインダクタの製造方法およびチップインダクタ | |
| JPH08330154A (ja) | チップ型コイルおよびその製造方法 | |
| US4894258A (en) | Chip resistor | |
| JPH05347227A (ja) | 積層薄膜コンデンサ | |
| JPH10214722A (ja) | チップ部品 | |
| JPS6125221Y2 (ja) | ||
| JP2005340542A (ja) | 多数個取り配線基板 | |
| JP4272506B2 (ja) | 多数個取り配線基板 | |
| KR100476027B1 (ko) | 내장형 캐패시터를 갖는 세라믹 적층 소자의 제조방법 | |
| JPH0945577A (ja) | 積層電子部品の製造方法 | |
| JPH0945830A (ja) | チップ状電子部品 | |
| JPH10125820A (ja) | セラミックス回路基板及びその製造方法 | |
| JP2575411B2 (ja) | クロスコンダクタの製造方法 | |
| JPS5933247B2 (ja) | 積層複合部品 | |
| JPH04137752A (ja) | メタライズ金属層を有するセラミック基板の製造方法 |