JPH08330338A - 圧接型半導体装置 - Google Patents
圧接型半導体装置Info
- Publication number
- JPH08330338A JPH08330338A JP7134451A JP13445195A JPH08330338A JP H08330338 A JPH08330338 A JP H08330338A JP 7134451 A JP7134451 A JP 7134451A JP 13445195 A JP13445195 A JP 13445195A JP H08330338 A JPH08330338 A JP H08330338A
- Authority
- JP
- Japan
- Prior art keywords
- pressure contact
- pressure
- chip
- chips
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D18/00—Thyristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】
【目的】大容量化が容易にでき、且つ製造歩留まりの向
上にも寄与できる圧接型半導体装置を提供することを目
的としている。 【構成】ＩＧＢＴチップ１１，１１，…とＦＲＤチップ
１２，１２，…を同一平面上に配置し、これらチップを
エミッタ圧接電極板２７とコレクタ圧接電極板２８とで
一括して圧接する。ＦＲＤチップは中央部に配置し、Ｉ
ＧＢＴチップはＦＲＤチップの周辺に配置する。両圧接
電極板間に、各チップの主表面とエミッタ圧接電極板と
の接合部に開口を形成した樹脂基板２２を設ける。この
樹脂基板にゲート圧接電極２３，２３，…を設け、各Ｉ
ＧＢＴチップのゲート電極とそれぞれ電気的に接続す
る。また、この樹脂基板にゲート配線を固着し、ＩＧＢ
Ｔチップを制御する制御信号をこのゲート配線から上記
ゲート圧接電極を介してＩＧＢＴチップのゲート電極に
供給することを特徴としている。
上にも寄与できる圧接型半導体装置を提供することを目
的としている。 【構成】ＩＧＢＴチップ１１，１１，…とＦＲＤチップ
１２，１２，…を同一平面上に配置し、これらチップを
エミッタ圧接電極板２７とコレクタ圧接電極板２８とで
一括して圧接する。ＦＲＤチップは中央部に配置し、Ｉ
ＧＢＴチップはＦＲＤチップの周辺に配置する。両圧接
電極板間に、各チップの主表面とエミッタ圧接電極板と
の接合部に開口を形成した樹脂基板２２を設ける。この
樹脂基板にゲート圧接電極２３，２３，…を設け、各Ｉ
ＧＢＴチップのゲート電極とそれぞれ電気的に接続す
る。また、この樹脂基板にゲート配線を固着し、ＩＧＢ
Ｔチップを制御する制御信号をこのゲート配線から上記
ゲート圧接電極を介してＩＧＢＴチップのゲート電極に
供給することを特徴としている。
Description
【０００１】
【産業上の利用分野】この発明は、制御電極を有する複
数の半導体チップを一括して圧接した状態で使用する圧
接型半導体装置に関する。
数の半導体チップを一括して圧接した状態で使用する圧
接型半導体装置に関する。
【０００２】
【従来の技術】従来、圧接型半導体装置としては、単一
の半導体チップを圧接電極板で挟んだ構造が広く知られ
ている。しかしながら、この種の圧接型半導体装置にあ
っては、定格電流を増大させるためには、チップサイズ
を大きくする必要があるため、大容量化に伴って修復不
可能な欠陥が発生する可能性も高くなり、製造歩留まり
が低下するという問題がある。
の半導体チップを圧接電極板で挟んだ構造が広く知られ
ている。しかしながら、この種の圧接型半導体装置にあ
っては、定格電流を増大させるためには、チップサイズ
を大きくする必要があるため、大容量化に伴って修復不
可能な欠陥が発生する可能性も高くなり、製造歩留まり
が低下するという問題がある。
【０００３】
【発明が解決しようとする課題】上記のように従来の圧
接型半導体装置は、大容量化が難しいという問題があっ
た。また、大容量化に伴って修復不可能な欠陥が発生す
る可能性も高くなり、製造歩留まりが低下するという問
題があった。
接型半導体装置は、大容量化が難しいという問題があっ
た。また、大容量化に伴って修復不可能な欠陥が発生す
る可能性も高くなり、製造歩留まりが低下するという問
題があった。
【０００４】この発明は上記のような事情に鑑みてなさ
れたもので、その目的とするところは、大容量化が容易
にでき、且つ製造歩留まりの向上にも寄与できる圧接型
半導体装置を提供することにある。
れたもので、その目的とするところは、大容量化が容易
にでき、且つ製造歩留まりの向上にも寄与できる圧接型
半導体装置を提供することにある。
【０００５】また、この発明の他の目的は、複数の半導
体チップを圧接した構造を採用した場合に輸送時の振動
等によるゲート配線の断線や短絡を防止でき、信頼性を
向上できる圧接型半導体装置を提供することにある。
体チップを圧接した構造を採用した場合に輸送時の振動
等によるゲート配線の断線や短絡を防止でき、信頼性を
向上できる圧接型半導体装置を提供することにある。
【０００６】この発明の更に他の目的は、複数の半導体
チップを圧接した構造においてインテリジェント化がで
きる圧接型半導体装置を提供することにある。この発明
の別の目的は、複数の半導体チップを圧接した構造を採
用した場合に輸送時の振動等による半導体チップの位置
ずれによる誤圧接を防止できる圧接型半導体装置を提供
することにある。
チップを圧接した構造においてインテリジェント化がで
きる圧接型半導体装置を提供することにある。この発明
の別の目的は、複数の半導体チップを圧接した構造を採
用した場合に輸送時の振動等による半導体チップの位置
ずれによる誤圧接を防止できる圧接型半導体装置を提供
することにある。
【０００７】
【課題を解決するための手段】この発明の請求項１に記
載した圧接型半導体装置は、制御電極を有し、同一平面
上に配置された複数の半導体チップと、これら半導体チ
ップを一括して圧接する第１，第２の圧接電極板と、上
記第１，第２の圧接電極板間に配置され、上記各半導体
チップの主表面と第１の圧接電極板との接触部に開口を
形成した絶縁基板と、上記絶縁基板に設けられ、上記各
半導体チップの制御電極とそれぞれ電気的に接続される
圧接電極と、上記絶縁基板に固着され、上記各半導体チ
ップを制御する制御信号を上記圧接電極を介して各半導
体チップの制御電極に供給する制御配線とを具備する特
徴としている。
載した圧接型半導体装置は、制御電極を有し、同一平面
上に配置された複数の半導体チップと、これら半導体チ
ップを一括して圧接する第１，第２の圧接電極板と、上
記第１，第２の圧接電極板間に配置され、上記各半導体
チップの主表面と第１の圧接電極板との接触部に開口を
形成した絶縁基板と、上記絶縁基板に設けられ、上記各
半導体チップの制御電極とそれぞれ電気的に接続される
圧接電極と、上記絶縁基板に固着され、上記各半導体チ
ップを制御する制御信号を上記圧接電極を介して各半導
体チップの制御電極に供給する制御配線とを具備する特
徴としている。
【０００８】この発明の請求項２に記載した圧接型半導
体装置は、同一平面上に配置された第１の半導体チップ
群と、制御電極を有し、これら第１の半導体チップ群と
同一平面上で、且つ上記第１の半導体チップ群の周囲に
配置された第２の半導体チップ群と、上記第１，第２の
半導体チップ群を一括して圧接する第１，第２の圧接電
極板と、上記第１，第２の圧接電極板間に配置され、上
記第１，第２の半導体チップ群の主表面と第１の圧接電
極板との接触部に開口を形成した絶縁基板と、上記絶縁
基板に設けられ、上記第２の半導体チップ群の制御電極
とそれぞれ電気的に接続される圧接電極と、上記絶縁基
板に固着され、上記第２の半導体チップ群を制御する制
御信号を上記圧接電極を介して第２の半導体チップ群の
制御電極に供給する制御配線とを具備することを特徴と
する。
体装置は、同一平面上に配置された第１の半導体チップ
群と、制御電極を有し、これら第１の半導体チップ群と
同一平面上で、且つ上記第１の半導体チップ群の周囲に
配置された第２の半導体チップ群と、上記第１，第２の
半導体チップ群を一括して圧接する第１，第２の圧接電
極板と、上記第１，第２の圧接電極板間に配置され、上
記第１，第２の半導体チップ群の主表面と第１の圧接電
極板との接触部に開口を形成した絶縁基板と、上記絶縁
基板に設けられ、上記第２の半導体チップ群の制御電極
とそれぞれ電気的に接続される圧接電極と、上記絶縁基
板に固着され、上記第２の半導体チップ群を制御する制
御信号を上記圧接電極を介して第２の半導体チップ群の
制御電極に供給する制御配線とを具備することを特徴と
する。
【０００９】また、この発明の請求項３に記載した圧接
型半導体装置は、制御電極を有し、同一平面上に配置さ
れた複数の半導体チップと、これら半導体チップを一括
して圧接する第１，第２の圧接電極板と、上記第１，第
２の圧接電極板間に配置され、上記各半導体チップの主
表面と第１の圧接電極板との接触部に開口を形成した絶
縁基板と、上記絶縁基板に設けられ、上記各半導体チッ
プの制御電極とそれぞれ電気的に接続される圧接電極
と、上記絶縁基板に固着され、上記各半導体チップを制
御する制御信号を上記圧接電極を介して各半導体チップ
の制御電極に供給する制御配線と、上記絶縁基板に実装
される発振防止用の抵抗、温度検出用のサーミスタ、過
電流を検出するための電流検出素子、過電流検出回路及
び上記各半導体チップを保護する保護回路の少なくとも
いずれか１つとを具備することを特徴としている。
型半導体装置は、制御電極を有し、同一平面上に配置さ
れた複数の半導体チップと、これら半導体チップを一括
して圧接する第１，第２の圧接電極板と、上記第１，第
２の圧接電極板間に配置され、上記各半導体チップの主
表面と第１の圧接電極板との接触部に開口を形成した絶
縁基板と、上記絶縁基板に設けられ、上記各半導体チッ
プの制御電極とそれぞれ電気的に接続される圧接電極
と、上記絶縁基板に固着され、上記各半導体チップを制
御する制御信号を上記圧接電極を介して各半導体チップ
の制御電極に供給する制御配線と、上記絶縁基板に実装
される発振防止用の抵抗、温度検出用のサーミスタ、過
電流を検出するための電流検出素子、過電流検出回路及
び上記各半導体チップを保護する保護回路の少なくとも
いずれか１つとを具備することを特徴としている。
【００１０】更に、この発明の請求項４に記載した圧接
型半導体装置は、同一平面上に配置された複数の半導体
チップと、これら半導体チップの主表面側に配置され、
上記各半導体チップに対応する位置に開口を有する絶縁
性フレームと、上記半導体チップの裏面側に配置される
円板型熱緩衝板と、上記絶縁性フレームの開口内の各半
導体チップの主表面と上記円板型熱緩衝板とを一括して
圧接する第１，第２の圧接電極板とを具備し、上記絶縁
性フレームと上記円板型熱緩衝板とで各半導体チップを
上下方向から挟むことにより、各半導体チップの上下方
向の位置出し及び固定を行うことを特徴とする。
型半導体装置は、同一平面上に配置された複数の半導体
チップと、これら半導体チップの主表面側に配置され、
上記各半導体チップに対応する位置に開口を有する絶縁
性フレームと、上記半導体チップの裏面側に配置される
円板型熱緩衝板と、上記絶縁性フレームの開口内の各半
導体チップの主表面と上記円板型熱緩衝板とを一括して
圧接する第１，第２の圧接電極板とを具備し、上記絶縁
性フレームと上記円板型熱緩衝板とで各半導体チップを
上下方向から挟むことにより、各半導体チップの上下方
向の位置出し及び固定を行うことを特徴とする。
【００１１】
【作用】請求項１ないし４の構成は、いずれも複数の半
導体チップを第１，第２の圧接電極板で圧接しており、
定格電流を増大させる際には半導体チップの数を増やせ
ば良いので大容量化が容易にでき、且つ小さいサイズの
半導体チップを多数形成して良品のみを抽出して用いれ
ば良いので、製造歩留まりの向上にも寄与できる。
導体チップを第１，第２の圧接電極板で圧接しており、
定格電流を増大させる際には半導体チップの数を増やせ
ば良いので大容量化が容易にでき、且つ小さいサイズの
半導体チップを多数形成して良品のみを抽出して用いれ
ば良いので、製造歩留まりの向上にも寄与できる。
【００１２】また、請求項１のような構成によれば、制
御配線を絶縁基板に固着して配線するので、複数の半導
体チップを圧接する構造で多数の制御配線を形成した構
造であっても振動等に強くなり、制御配線の信頼性を向
上できる。
御配線を絶縁基板に固着して配線するので、複数の半導
体チップを圧接する構造で多数の制御配線を形成した構
造であっても振動等に強くなり、制御配線の信頼性を向
上できる。
【００１３】請求項２の構成では、制御配線を絶縁基板
に固着して配線するので、複数の半導体チップを圧接す
る構造で多数の制御配線を形成した構造であっても振動
等に強くなり、制御配線の信頼性を向上できる。しか
も、周辺部に制御電極を有する第２の半導体チップ群を
配置したので、圧接電極を絶縁基板に容易に設けること
ができ、且つ制御配線の配線長を短くできるので配線が
容易で且つ断線や短絡の可能性が低くなり、より信頼性
を向上できる。
に固着して配線するので、複数の半導体チップを圧接す
る構造で多数の制御配線を形成した構造であっても振動
等に強くなり、制御配線の信頼性を向上できる。しか
も、周辺部に制御電極を有する第２の半導体チップ群を
配置したので、圧接電極を絶縁基板に容易に設けること
ができ、且つ制御配線の配線長を短くできるので配線が
容易で且つ断線や短絡の可能性が低くなり、より信頼性
を向上できる。
【００１４】請求項３のような構成によれば、発振防止
用の抵抗、温度検出用のサーミスタ、過電流を検出する
ための電流検出素子、過電流検出回路及び上記各半導体
チップを保護する保護回路の少なくともいずれか１つを
絶縁基板に実装するので容易にインテリジェント化でき
る。上記各素子や各回路は絶縁基板に実装するので、振
動等にも強く信頼性も高い。
用の抵抗、温度検出用のサーミスタ、過電流を検出する
ための電流検出素子、過電流検出回路及び上記各半導体
チップを保護する保護回路の少なくともいずれか１つを
絶縁基板に実装するので容易にインテリジェント化でき
る。上記各素子や各回路は絶縁基板に実装するので、振
動等にも強く信頼性も高い。
【００１５】請求項４の構成では、絶縁性フレームと上
記円板型熱緩衝板とで各半導体チップを上下方向から挟
むことにより、各半導体チップの上下方向の位置出し及
び固定を行うので、輸送時の振動等によるチップの位置
ずれを防止でき、誤圧接による不良を防止して信頼性を
向上できる。
記円板型熱緩衝板とで各半導体チップを上下方向から挟
むことにより、各半導体チップの上下方向の位置出し及
び固定を行うので、輸送時の振動等によるチップの位置
ずれを防止でき、誤圧接による不良を防止して信頼性を
向上できる。
【００１６】
【実施例】以下、この発明の一実施例について図面を参
照して説明する。図１は、この発明の第１の実施例に係
る圧接型半導体装置の断面図である。図２は図１の圧接
型半導体装置を外囲器から取り出して分解した状態の要
部を示す分解図である。この第１実施例では、複数の圧
接型ＩＧＢＴチップと、これらＩＧＢＴチップにそれぞ
れ通電方向を逆にして並列接続される複数のＦＲＤ（フ
リーホイールダイオード）チップとを圧接してマルチチ
ップ圧接型半導体装置を構成している。
照して説明する。図１は、この発明の第１の実施例に係
る圧接型半導体装置の断面図である。図２は図１の圧接
型半導体装置を外囲器から取り出して分解した状態の要
部を示す分解図である。この第１実施例では、複数の圧
接型ＩＧＢＴチップと、これらＩＧＢＴチップにそれぞ
れ通電方向を逆にして並列接続される複数のＦＲＤ（フ
リーホイールダイオード）チップとを圧接してマルチチ
ップ圧接型半導体装置を構成している。
【００１７】図１及び図２において、１０は例えばセラ
ミック製の外囲器、１１，１１，…はＩＧＢＴチップ、
１２，１２，…はＦＲＤチップ、１３，１３，…は各チ
ップ１１，１１，…，１２，１２，…の四辺を固定し、
水平方向に対する位置ずれを防止するための枠状のチッ
プフレームである。これらチップフレーム１３，１３，
…は、シリコーン樹脂やポリエーテルイミド等からな
り、各チップ１１，１１，…，１２，１２，…に接着剤
等を用いて固着される。また、１４，１４，…は厚さが
１〜２ｍｍのモリブデン板等からなる熱緩衝板（エミッ
タ側熱緩衝板）で、この熱緩衝板１４，１４，…は、各
チップ１１，１１，…，１２，１２，…のコーナー部に
荷重が集中するのを防止するために、四隅が０．２〜１
ｍｍの曲率半径になっている。１５は円板型熱緩衝板
（コレクタ側熱緩衝板）、１６は樹脂フレーム、１７は
リングフレームである。上記樹脂フレーム１６の中央部
には各チップ１１，１１，…，１２，１２，…に対応す
る位置に開口１８，１８，…が設けられ、格子状の枠が
形成されており、外周部には爪１９，１９，…が設けら
れている。一方、リングフレーム１７には上記円板型熱
緩衝板１５に対応する開口２０が設けられ、且つ上記爪
１９，１９，…に対応する位置に係合穴２１，２１，…
が設けられており、上記爪１９，１９，…と係合穴２
１，２１，…とを係止することにより、樹脂フレーム１
６とリングフレーム１７とによって熱緩衝板１４，１
４，…、チップフレーム１３，１３，…、ＩＧＢＴチッ
プ１１，１１，…、ＦＲＤチップ１２，１２，…、及び
円板型熱緩衝板１５を挟持する。
ミック製の外囲器、１１，１１，…はＩＧＢＴチップ、
１２，１２，…はＦＲＤチップ、１３，１３，…は各チ
ップ１１，１１，…，１２，１２，…の四辺を固定し、
水平方向に対する位置ずれを防止するための枠状のチッ
プフレームである。これらチップフレーム１３，１３，
…は、シリコーン樹脂やポリエーテルイミド等からな
り、各チップ１１，１１，…，１２，１２，…に接着剤
等を用いて固着される。また、１４，１４，…は厚さが
１〜２ｍｍのモリブデン板等からなる熱緩衝板（エミッ
タ側熱緩衝板）で、この熱緩衝板１４，１４，…は、各
チップ１１，１１，…，１２，１２，…のコーナー部に
荷重が集中するのを防止するために、四隅が０．２〜１
ｍｍの曲率半径になっている。１５は円板型熱緩衝板
（コレクタ側熱緩衝板）、１６は樹脂フレーム、１７は
リングフレームである。上記樹脂フレーム１６の中央部
には各チップ１１，１１，…，１２，１２，…に対応す
る位置に開口１８，１８，…が設けられ、格子状の枠が
形成されており、外周部には爪１９，１９，…が設けら
れている。一方、リングフレーム１７には上記円板型熱
緩衝板１５に対応する開口２０が設けられ、且つ上記爪
１９，１９，…に対応する位置に係合穴２１，２１，…
が設けられており、上記爪１９，１９，…と係合穴２
１，２１，…とを係止することにより、樹脂フレーム１
６とリングフレーム１７とによって熱緩衝板１４，１
４，…、チップフレーム１３，１３，…、ＩＧＢＴチッ
プ１１，１１，…、ＦＲＤチップ１２，１２，…、及び
円板型熱緩衝板１５を挟持する。
【００１８】また、２２は各チップ１１，１１，…，１
２，１２，…に対応する位置に開口２２ａが形成された
枠状の樹脂基板で、この樹脂基板２２の裏面側には各Ｉ
ＧＢＴチップ１１，１１，…のゲート電極に対応する位
置にゲート圧接電極２３，２３，…、及び各ＩＧＢＴチ
ップ１１，１１，…を制御する制御信号を上記ゲート圧
接電極２３を介して各ＩＧＢＴチップ１１，１１，…の
ゲート電極に供給するためのゲート配線が設けられてい
る。上記ゲート圧接電極２３，２３，…は、図示しない
バネによって各ＩＧＢＴチップ１１，１１，…のゲート
電極に圧接される。上記ゲート配線は樹脂基板２２に固
着されており、上記開口２２ａに対応する形状の開口２
４ａを有する樹脂製の保護カバー２４によって保護され
ている。すなわち、樹脂基板２２の外周部には係合穴２
５，２５，…が設けられ、保護カバー２４の上記係合穴
２５，２５，…に対応する位置には爪２６，２６，…が
設けられ、これら係合穴２４，２４，…と爪２６，２
６，…とを係止することにより、ゲート配線を保護する
ようになっている。
２，１２，…に対応する位置に開口２２ａが形成された
枠状の樹脂基板で、この樹脂基板２２の裏面側には各Ｉ
ＧＢＴチップ１１，１１，…のゲート電極に対応する位
置にゲート圧接電極２３，２３，…、及び各ＩＧＢＴチ
ップ１１，１１，…を制御する制御信号を上記ゲート圧
接電極２３を介して各ＩＧＢＴチップ１１，１１，…の
ゲート電極に供給するためのゲート配線が設けられてい
る。上記ゲート圧接電極２３，２３，…は、図示しない
バネによって各ＩＧＢＴチップ１１，１１，…のゲート
電極に圧接される。上記ゲート配線は樹脂基板２２に固
着されており、上記開口２２ａに対応する形状の開口２
４ａを有する樹脂製の保護カバー２４によって保護され
ている。すなわち、樹脂基板２２の外周部には係合穴２
５，２５，…が設けられ、保護カバー２４の上記係合穴
２５，２５，…に対応する位置には爪２６，２６，…が
設けられ、これら係合穴２４，２４，…と爪２６，２
６，…とを係止することにより、ゲート配線を保護する
ようになっている。
【００１９】なお、２７はエミッタ圧接電極板、２８は
コレクタ圧接電極板で、上記エミッタ圧接電極板２７の
裏面側には、各ＩＧＢＴチップ１１，１１，…、及びＦ
ＲＤチップ１２，１２，…に対応する位置に柱状の突起
部が形成され、この突起部が上記樹脂基板２２の開口２
２ａ、保護カバー２４の開口２４ａ、樹脂フレーム１６
の開口１８，１８，…、熱緩衝板１４，１４，…、及び
チップフレーム１３，１３，…を介して各チップ１１，
１１，…，１２，１２，…の主表面を圧接するようにな
っている。そして、このエミッタ圧接電極板２７とコレ
クタ圧接電極板２８とに高い圧力を印加して圧接した状
態で用いられる。
コレクタ圧接電極板で、上記エミッタ圧接電極板２７の
裏面側には、各ＩＧＢＴチップ１１，１１，…、及びＦ
ＲＤチップ１２，１２，…に対応する位置に柱状の突起
部が形成され、この突起部が上記樹脂基板２２の開口２
２ａ、保護カバー２４の開口２４ａ、樹脂フレーム１６
の開口１８，１８，…、熱緩衝板１４，１４，…、及び
チップフレーム１３，１３，…を介して各チップ１１，
１１，…，１２，１２，…の主表面を圧接するようにな
っている。そして、このエミッタ圧接電極板２７とコレ
クタ圧接電極板２８とに高い圧力を印加して圧接した状
態で用いられる。
【００２０】図３は、上記図１及び図２における各チッ
プの配置を示す平面図である。図示するようにＦＲＤチ
ップ１２，１２，…は中央部に配置され、ＩＧＢＴチッ
プ１１，１１，…はＦＲＤチップ１２，１２，…を囲む
ように周辺部に配置されている。そして、各ＦＲＤチッ
プ１２，１２，…は、ＩＧＢＴチップ１１，１１，…に
逆並列に接続される。
プの配置を示す平面図である。図示するようにＦＲＤチ
ップ１２，１２，…は中央部に配置され、ＩＧＢＴチッ
プ１１，１１，…はＦＲＤチップ１２，１２，…を囲む
ように周辺部に配置されている。そして、各ＦＲＤチッ
プ１２，１２，…は、ＩＧＢＴチップ１１，１１，…に
逆並列に接続される。
【００２１】図４は、上記図１及び図２における樹脂基
板２２を裏面側から見た平面図である。この樹脂基板２
２には、各ＩＧＢＴチップ１１，１１，…のゲート電極
に対応する位置にゲート圧接電極２３，２３，…が設け
られ、これらゲート圧接電極２３，２３，…にはゲート
配線２９，２９，…が接続されている。ゲート配線２
９，２９，…は１箇所でまとめられて外部に導出され
る。そして、このゲート配線２９，２９，…から制御信
号が入力され、ゲート圧接電極２３，２３，…を介して
各ＩＧＢＴチップ１１，１１，…のゲート電極に供給さ
れることによりオン／オフ制御される。
板２２を裏面側から見た平面図である。この樹脂基板２
２には、各ＩＧＢＴチップ１１，１１，…のゲート電極
に対応する位置にゲート圧接電極２３，２３，…が設け
られ、これらゲート圧接電極２３，２３，…にはゲート
配線２９，２９，…が接続されている。ゲート配線２
９，２９，…は１箇所でまとめられて外部に導出され
る。そして、このゲート配線２９，２９，…から制御信
号が入力され、ゲート圧接電極２３，２３，…を介して
各ＩＧＢＴチップ１１，１１，…のゲート電極に供給さ
れることによりオン／オフ制御される。
【００２２】図５（ａ）は図１及び図２における樹脂フ
レーム１６の平面図、図５（ｂ）は図５（ａ）に示した
樹脂フレーム１６のＹ−Ｙ´線に沿った断面図、図５
（ｃ）は図５（ｂ）に示した樹脂フレーム１６の端部を
拡大して示す断面図である。図５（ａ）に示すように、
破線で示すＩＧＢＴチップ１１，１１，…及びＦＲＤチ
ップ１２，１２，…の境界位置に格子状の枠が形成さ
れ、これらチップ１１，１１，…，１２，１２，…を樹
脂フレーム１６で上方向から加圧して保持するようにな
っている。
レーム１６の平面図、図５（ｂ）は図５（ａ）に示した
樹脂フレーム１６のＹ−Ｙ´線に沿った断面図、図５
（ｃ）は図５（ｂ）に示した樹脂フレーム１６の端部を
拡大して示す断面図である。図５（ａ）に示すように、
破線で示すＩＧＢＴチップ１１，１１，…及びＦＲＤチ
ップ１２，１２，…の境界位置に格子状の枠が形成さ
れ、これらチップ１１，１１，…，１２，１２，…を樹
脂フレーム１６で上方向から加圧して保持するようにな
っている。
【００２３】上記のような構成によれば、複数のＩＧＢ
Ｔチップ１１，１１，…を圧接しており、定格電流を増
大させる際にはチップ１１，１１，…の数を増やせば良
いので大容量化が容易にでき、且つ小さいサイズのＩＧ
ＢＴチップ１１，１１，…を多数形成して良品のみを抽
出して用いれば良いので、製造歩留まりの向上にも寄与
できる。また、ゲート電極配線２９，２９，…を樹脂基
板２２に固着して配線するので振動等に強くなり、輸送
時にゲート電極配線が短絡したり断線する恐れがほとん
どなく、ゲート電極配線２９，２９，…の信頼性を向上
できる。しかも、ＩＧＢＴチップ１１，１１，…を周辺
部に配置したので、ゲート圧接電極２３，２３，…を樹
脂基板２２に容易に設けることができ、且つゲート電極
配線２９，２９，…の配線長を短くできるので配線が容
易で且つ断線や短絡の可能性がより低くなり、この点か
らも信頼性を向上できる。ゲート電極配線２９，２９，
…の配線長を短くできるので、インダクタンス成分の低
減も図れる。更に、樹脂フレーム１６とリングフレーム
１７とで、熱緩衝板１４，１４，…、チップフレーム１
３，１３，…、ＩＧＢＴチップ１１，１１，…、ＦＲＤ
チップ１２，１２，…、及び円板型熱緩衝板１５を上下
方向から挟むことにより、各チップ１１，１１，…，１
２，１２，…の上下方向の位置出し及び固定を行うの
で、両圧接電極板２７，２８に圧力が印加されていない
状態、例えば輸送する時の振動等によるチップの位置ず
れを防止でき、誤圧接による不良を防止して信頼性を向
上できる。
Ｔチップ１１，１１，…を圧接しており、定格電流を増
大させる際にはチップ１１，１１，…の数を増やせば良
いので大容量化が容易にでき、且つ小さいサイズのＩＧ
ＢＴチップ１１，１１，…を多数形成して良品のみを抽
出して用いれば良いので、製造歩留まりの向上にも寄与
できる。また、ゲート電極配線２９，２９，…を樹脂基
板２２に固着して配線するので振動等に強くなり、輸送
時にゲート電極配線が短絡したり断線する恐れがほとん
どなく、ゲート電極配線２９，２９，…の信頼性を向上
できる。しかも、ＩＧＢＴチップ１１，１１，…を周辺
部に配置したので、ゲート圧接電極２３，２３，…を樹
脂基板２２に容易に設けることができ、且つゲート電極
配線２９，２９，…の配線長を短くできるので配線が容
易で且つ断線や短絡の可能性がより低くなり、この点か
らも信頼性を向上できる。ゲート電極配線２９，２９，
…の配線長を短くできるので、インダクタンス成分の低
減も図れる。更に、樹脂フレーム１６とリングフレーム
１７とで、熱緩衝板１４，１４，…、チップフレーム１
３，１３，…、ＩＧＢＴチップ１１，１１，…、ＦＲＤ
チップ１２，１２，…、及び円板型熱緩衝板１５を上下
方向から挟むことにより、各チップ１１，１１，…，１
２，１２，…の上下方向の位置出し及び固定を行うの
で、両圧接電極板２７，２８に圧力が印加されていない
状態、例えば輸送する時の振動等によるチップの位置ず
れを防止でき、誤圧接による不良を防止して信頼性を向
上できる。
【００２４】なお、上記第１実施例では、各チップ１
１，１１，…，１２，１２，…上に熱緩衝板１４，１
４，…を設けたが、各チップ１１，１１，…，１２，１
２，…とこれら熱緩衝板１４，１４，…との間にそれぞ
れ、Ｃｕ等からなる軟金属箔を介在させれば電気的な接
触を良好にできる。更に、エミッタ圧接電極板２７と熱
緩衝板１４，１４，…との間、及び各チップ１１，１
１，…，１２，１２，…と円板型熱緩衝板１５との間の
少なくとも一方に銀シートを介在させれば、各チップ１
１，１１，…，１２，１２，…と熱緩衝板１４，１４，
…の厚さのばらつきによる圧接圧力のばらつきを吸収で
き、圧接時に各チップ１１，１１，…，１２，１２，…
に均一な圧力を印加できる。
１，１１，…，１２，１２，…上に熱緩衝板１４，１
４，…を設けたが、各チップ１１，１１，…，１２，１
２，…とこれら熱緩衝板１４，１４，…との間にそれぞ
れ、Ｃｕ等からなる軟金属箔を介在させれば電気的な接
触を良好にできる。更に、エミッタ圧接電極板２７と熱
緩衝板１４，１４，…との間、及び各チップ１１，１
１，…，１２，１２，…と円板型熱緩衝板１５との間の
少なくとも一方に銀シートを介在させれば、各チップ１
１，１１，…，１２，１２，…と熱緩衝板１４，１４，
…の厚さのばらつきによる圧接圧力のばらつきを吸収で
き、圧接時に各チップ１１，１１，…，１２，１２，…
に均一な圧力を印加できる。
【００２５】また、上記第１実施例では、樹脂フレーム
１６とリングフレーム１７を係止すると共に、樹脂基板
２２と保護カバー２４を係止したが、更にリングフレー
ム１７と保護カバー２４、及び樹脂フレーム１６と樹脂
基板２２の少なくとも一方を係止するようにしても良
い。
１６とリングフレーム１７を係止すると共に、樹脂基板
２２と保護カバー２４を係止したが、更にリングフレー
ム１７と保護カバー２４、及び樹脂フレーム１６と樹脂
基板２２の少なくとも一方を係止するようにしても良
い。
【００２６】図６は、この発明の第２の実施例に係る圧
接型半導体装置について説明するためのもので、ＩＧＢ
Ｔチップ１１，１１，…（ＦＲＤチップ１２，１２，…
も同様）、チップフレーム１３，１３，…、熱緩衝板１
４，１４，…及び樹脂フレーム１６の接合部近傍を抽出
して示している。すなわち、チップフレーム１３の外周
に切り欠き部１３ａ，１３ａ，…を設け、且つ樹脂フレ
ーム１６のチップフレーム１３との接触部に対応する形
状の突起部１６ａ，１６ａ，…を設け、チップフレーム
１３と樹脂フレーム１６と係止することにより、各チッ
プ１１，１１，…の上下方向の位置出し及び固定に加え
て、チップ毎に水平方向の位置出しも行えるようにした
ものである。
接型半導体装置について説明するためのもので、ＩＧＢ
Ｔチップ１１，１１，…（ＦＲＤチップ１２，１２，…
も同様）、チップフレーム１３，１３，…、熱緩衝板１
４，１４，…及び樹脂フレーム１６の接合部近傍を抽出
して示している。すなわち、チップフレーム１３の外周
に切り欠き部１３ａ，１３ａ，…を設け、且つ樹脂フレ
ーム１６のチップフレーム１３との接触部に対応する形
状の突起部１６ａ，１６ａ，…を設け、チップフレーム
１３と樹脂フレーム１６と係止することにより、各チッ
プ１１，１１，…の上下方向の位置出し及び固定に加え
て、チップ毎に水平方向の位置出しも行えるようにした
ものである。
【００２７】このような構成によれば、上下方向と水平
方向の位置出しとチップの固定ができるので、両圧接電
極板２７，２８に圧力が印加されていない状態、例えば
輸送時の振動等によりチップ１１，１１，…，１２，１
２，…の位置ずれが生じることはなく、誤圧接による不
良を確実に防止できる。
方向の位置出しとチップの固定ができるので、両圧接電
極板２７，２８に圧力が印加されていない状態、例えば
輸送時の振動等によりチップ１１，１１，…，１２，１
２，…の位置ずれが生じることはなく、誤圧接による不
良を確実に防止できる。
【００２８】図７は、この発明の第３の実施例に係る圧
接型半導体装置について説明するためのもので、樹脂基
板２２上に抵抗３０，３０，…、サーミスタ３１、及び
電流検出素子３２等を設けている。抵抗３０，３０，…
は、ＩＧＢＴチップが発振するのを防止するゲート抵抗
であり、ゲート配線２９，２９，…とゲート圧接電極２
３，２３，…との間に介在されている。サーミスタ３１
は、圧接型半導体装置の温度を監視して異常な高温にな
るのを防止するためのもので、外部の温度検出回路に接
続される。電流検出素子３２は、ＩＧＢＴチップ１１に
流れる電流を監視して過電流が流れるのを防止するため
のもので、外部の過電流検出回路に接続される。
接型半導体装置について説明するためのもので、樹脂基
板２２上に抵抗３０，３０，…、サーミスタ３１、及び
電流検出素子３２等を設けている。抵抗３０，３０，…
は、ＩＧＢＴチップが発振するのを防止するゲート抵抗
であり、ゲート配線２９，２９，…とゲート圧接電極２
３，２３，…との間に介在されている。サーミスタ３１
は、圧接型半導体装置の温度を監視して異常な高温にな
るのを防止するためのもので、外部の温度検出回路に接
続される。電流検出素子３２は、ＩＧＢＴチップ１１に
流れる電流を監視して過電流が流れるのを防止するため
のもので、外部の過電流検出回路に接続される。
【００２９】このような構成によれば、樹脂基板２２に
各種の素子を実装できるので、インテリジェント化が容
易に実現できる。また、振動に対しても耐性が高い。な
お、ＩＧＢＴのゲート，エミッタ間にゲート過電圧防止
用のために３０Ｖ程度のツェナーダイオードを接続した
り、ゲート，エミッタ間にコンデンサを挿入しても良
い。これらツェナーダイオードやコンデンサは樹脂基板
２２に実装する。また、電流検出素子３２だけでなく他
の素子も含む過電流検出回路やＩＧＢＴチップ１１，１
１，…を保護するための保護回路等を実装することもで
きる。
各種の素子を実装できるので、インテリジェント化が容
易に実現できる。また、振動に対しても耐性が高い。な
お、ＩＧＢＴのゲート，エミッタ間にゲート過電圧防止
用のために３０Ｖ程度のツェナーダイオードを接続した
り、ゲート，エミッタ間にコンデンサを挿入しても良
い。これらツェナーダイオードやコンデンサは樹脂基板
２２に実装する。また、電流検出素子３２だけでなく他
の素子も含む過電流検出回路やＩＧＢＴチップ１１，１
１，…を保護するための保護回路等を実装することもで
きる。
【００３０】図８は、この発明の第４の実施例に係る圧
接型半導体装置について説明するためのもので、上記第
１ないし第３の実施例では各ＩＧＢＴチップ１１，１
１，…がセンターゲートの場合の構成を例にとって説明
したが、コーナーゲートのＩＧＢＴチップに適用する場
合の樹脂基板２２の構成例を示している。コーナーゲー
トのＩＧＢＴチップを用いると、センターゲートのＩＧ
ＢＴチップに比してゲート配線２９，２９，…をより短
縮することができ、配線が容易で且つ断線や短絡の可能
性が低くなり、より信頼性を向上できる。しかも、ゲー
ト配線２９，２９，…のインダクタンスも低減できる。
接型半導体装置について説明するためのもので、上記第
１ないし第３の実施例では各ＩＧＢＴチップ１１，１
１，…がセンターゲートの場合の構成を例にとって説明
したが、コーナーゲートのＩＧＢＴチップに適用する場
合の樹脂基板２２の構成例を示している。コーナーゲー
トのＩＧＢＴチップを用いると、センターゲートのＩＧ
ＢＴチップに比してゲート配線２９，２９，…をより短
縮することができ、配線が容易で且つ断線や短絡の可能
性が低くなり、より信頼性を向上できる。しかも、ゲー
ト配線２９，２９，…のインダクタンスも低減できる。
【００３１】なお、この発明は上述した第１ないし第４
の実施例に限定されるものではなく、要旨を逸脱しない
範囲で種々変形して実施可能である。例えば上記各実施
例では圧接型半導体装置の一例として逆導通圧接型ＩＧ
ＢＴを例にとって説明したが、他の素子を用いた圧接型
半導体装置にも同様に適用可能なのは勿論である。
の実施例に限定されるものではなく、要旨を逸脱しない
範囲で種々変形して実施可能である。例えば上記各実施
例では圧接型半導体装置の一例として逆導通圧接型ＩＧ
ＢＴを例にとって説明したが、他の素子を用いた圧接型
半導体装置にも同様に適用可能なのは勿論である。
【００３２】
【発明の効果】以上説明したように、この発明によれ
ば、大容量化が容易にでき、且つ製造歩留まりの向上に
も寄与できる圧接型半導体装置が得られる。また、複数
の半導体チップを圧接した構造を採用した場合に輸送時
の振動等によるゲート配線の断線や短絡を防止でき、信
頼性を向上できる圧接型半導体装置が得られる。
ば、大容量化が容易にでき、且つ製造歩留まりの向上に
も寄与できる圧接型半導体装置が得られる。また、複数
の半導体チップを圧接した構造を採用した場合に輸送時
の振動等によるゲート配線の断線や短絡を防止でき、信
頼性を向上できる圧接型半導体装置が得られる。
【００３３】複数の半導体チップを圧接した構造におい
てインテリジェント化が容易な圧接型半導体装置が得ら
れる。更に、複数の半導体チップを圧接した構造を採用
した場合に輸送時の振動等による半導体チップの位置ず
れによる誤圧接を防止できる圧接型半導体装置が得られ
る。
てインテリジェント化が容易な圧接型半導体装置が得ら
れる。更に、複数の半導体チップを圧接した構造を採用
した場合に輸送時の振動等による半導体チップの位置ず
れによる誤圧接を防止できる圧接型半導体装置が得られ
る。
【図１】この発明の第１の実施例に係る圧接型半導体装
置の断面図。
置の断面図。
【図２】図１の圧接型半導体装置を外囲器から取り出し
て分解した時の要部を抽出して示す分解図。
て分解した時の要部を抽出して示す分解図。
【図３】図１及び図２における各チップの配置を示す平
面図。
面図。
【図４】図１及び図２における樹脂基板を裏面から見た
時の平面図。
時の平面図。
【図５】図１及び図２における樹脂フレームについて説
明するためのもので、（ａ）図は平面図、（ｂ）図は
（ａ）図のＹ−Ｙ´線に沿った断面図、（ｃ）図は
（ｂ）図の端部を拡大して示す断面図。
明するためのもので、（ａ）図は平面図、（ｂ）図は
（ａ）図のＹ−Ｙ´線に沿った断面図、（ｃ）図は
（ｂ）図の端部を拡大して示す断面図。
【図６】この発明の第２の実施例に係る圧接型半導体装
置について説明するためのもので、ＩＧＢＴチップ、チ
ップフレーム、熱緩衝板及び樹脂フレームの接合部近傍
を抽出して示す断面図。
置について説明するためのもので、ＩＧＢＴチップ、チ
ップフレーム、熱緩衝板及び樹脂フレームの接合部近傍
を抽出して示す断面図。
【図７】この発明の第３の実施例に係る圧接型半導体装
置について説明するためのもので、樹脂基板の他の構成
例を示す平面図。
置について説明するためのもので、樹脂基板の他の構成
例を示す平面図。
【図８】この発明の第４の実施例に係る圧接型半導体装
置について説明するためのもので、コーナーゲートのＩ
ＧＢＴチップに適用する場合の樹脂基板の更に他の構成
例を示す平面図。
置について説明するためのもので、コーナーゲートのＩ
ＧＢＴチップに適用する場合の樹脂基板の更に他の構成
例を示す平面図。
１１，１１，… …ＩＧＢＴチップ（半導体チップ、第
２の半導体チップ群）、１２，１２，… …ＦＲＤチッ
プ（半導体チップ、第１の半導体チップ群）、１３，１
３，… …チップフレーム、１４，１４，… …熱緩衝
板、１５…円板型熱緩衝板、１６…樹脂フレーム（絶縁
性フレーム）、１７…リングフレーム、１８，１８，…
…開口、１９，１９，… …爪、２０…開口、２１，
２１，……係合穴、２２…樹脂基板（絶縁基板）、２
３，２３，… …ゲート圧接電極（圧接電極）、２４…
保護カバー、２５，２５，… …係合穴、２６，２６，
……爪、２７…エミッタ圧接電極板（第１の圧接電極
板）、２８…コレクタ圧接電極板（第２の圧接電極
板）、２９，２９，… …ゲート配線（制御配線）、３
０，３０，… …ゲート抵抗、３１…サーミスタ、３２
…電流検出素子。
２の半導体チップ群）、１２，１２，… …ＦＲＤチッ
プ（半導体チップ、第１の半導体チップ群）、１３，１
３，… …チップフレーム、１４，１４，… …熱緩衝
板、１５…円板型熱緩衝板、１６…樹脂フレーム（絶縁
性フレーム）、１７…リングフレーム、１８，１８，…
…開口、１９，１９，… …爪、２０…開口、２１，
２１，……係合穴、２２…樹脂基板（絶縁基板）、２
３，２３，… …ゲート圧接電極（圧接電極）、２４…
保護カバー、２５，２５，… …係合穴、２６，２６，
……爪、２７…エミッタ圧接電極板（第１の圧接電極
板）、２８…コレクタ圧接電極板（第２の圧接電極
板）、２９，２９，… …ゲート配線（制御配線）、３
０，３０，… …ゲート抵抗、３１…サーミスタ、３２
…電流検出素子。
Claims (22)
- 【請求項１】 制御電極を有し、同一平面上に配置され
た複数の半導体チップと、これら半導体チップを一括し
て圧接する第１，第２の圧接電極板と、上記第１，第２
の圧接電極板間に配置され、上記各半導体チップの主表
面と第１の圧接電極板との接触部に開口を形成した絶縁
基板と、上記絶縁基板に設けられ、上記各半導体チップ
の制御電極とそれぞれ電気的に接続される圧接電極と、
上記絶縁基板に固着され、上記各半導体チップを制御す
る制御信号を上記圧接電極を介して各半導体チップの制
御電極に供給する制御配線とを具備することを特徴とす
る圧接型半導体装置。 - 【請求項２】 同一平面上に配置された第１の半導体チ
ップ群と、制御電極を有し、これら第１の半導体チップ
群と同一平面上で、且つ上記第１の半導体チップ群の周
囲に配置された第２の半導体チップ群と、上記第１，第
２の半導体チップ群を一括して圧接する第１，第２の圧
接電極板と、上記第１，第２の圧接電極板間に配置さ
れ、上記第１，第２の半導体チップ群の主表面と第１の
圧接電極板との接触部に開口を形成した絶縁基板と、上
記絶縁基板に設けられ、上記第２の半導体チップ群の制
御電極とそれぞれ電気的に接続される圧接電極と、上記
絶縁基板に固着され、上記第２の半導体チップ群を制御
する制御信号を上記圧接電極を介して第２の半導体チッ
プ群の制御電極に供給する制御配線とを具備することを
特徴とする圧接型半導体装置。 - 【請求項３】 制御電極を有し、同一平面上に配置され
た複数の半導体チップと、これら半導体チップを一括し
て圧接する第１，第２の圧接電極板と、上記第１，第２
の圧接電極板間に配置され、上記各半導体チップの主表
面と第１の圧接電極板との接触部に開口を形成した絶縁
基板と、上記絶縁基板に設けられ、上記各半導体チップ
の制御電極とそれぞれ電気的に接続される圧接電極と、
上記絶縁基板に固着され、上記各半導体チップを制御す
る制御信号を上記圧接電極を介して各半導体チップの制
御電極に供給する制御配線と、上記絶縁基板に実装され
る発振防止用の抵抗、温度検出用のサーミスタ、過電流
を検出するための電流検出素子、過電流検出回路及び上
記各半導体チップを保護する保護回路の少なくともいず
れか１つとを具備することを特徴とする圧接型半導体装
置。 - 【請求項４】 同一平面上に配置された複数の半導体チ
ップと、これら半導体チップの主表面側に配置され、上
記各半導体チップに対応する位置に開口を有する絶縁性
フレームと、上記半導体チップの裏面側に配置される円
板型熱緩衝板と、上記絶縁性フレームの開口内の各半導
体チップの主表面と上記円板型熱緩衝板とを一括して圧
接する第１，第２の圧接電極板とを具備し、上記絶縁性
フレームと上記円板型熱緩衝板とで各半導体チップを上
下方向から挟むことにより、各半導体チップの上下方向
の位置出し及び固定を行うことを特徴とする圧接型半導
体装置。 - 【請求項５】 前記絶縁基板に固着された制御配線を保
護する保護カバーを更に具備することを特徴とする請求
項１または２に記載の圧接型半導体装置。 - 【請求項６】 前記絶縁基板に固着された制御配線、及
び前記絶縁基板に実装される発振防止用の抵抗、温度検
出用のサーミスタ、過電流を検出するための電流検出素
子、過電流検出回路及び上記各半導体チップを保護する
保護回路の少なくともいずれか１つを保護する保護カバ
ーを更に具備することを特徴とする請求項３に記載の圧
接型半導体装置。 - 【請求項７】 前記保護カバーは、前記絶縁基板に係止
されることを特徴とする請求項５または６に記載の圧接
型半導体装置。 - 【請求項８】 前記複数の半導体チップと前記第２の圧
接電極板との間に介在される円板型熱緩衝板を更に具備
することを特徴とする請求項１または３に記載の圧接型
半導体装置。 - 【請求項９】 前記第１，第２の半導体チップ群と前記
第２の圧接電極板との間に介在される円板型熱緩衝板を
更に具備することを特徴とする請求項２に記載の圧接型
半導体装置。 - 【請求項１０】 前記複数の半導体チップの各々の主表
面と前記第１の圧接電極板との間にそれぞれ介在される
複数の熱緩衝板を更に具備することを特徴とする請求項
１，３，８いずれか１つの項に記載の圧接型半導体装
置。 - 【請求項１１】 前記第１，第２の半導体チップ群の各
々の主表面と前記第１の圧接電極板との間にそれぞれ介
在される複数の熱緩衝板を更に具備することを特徴とす
る請求項２または９に記載の圧接型半導体装置。 - 【請求項１２】 前記複数の熱緩衝板と前記複数の半導
体チップとの間にそれぞれ介在される軟金属箔を更に具
備することを特徴とする請求項１０に記載の圧接型半導
体装置。 - 【請求項１３】 前記複数の熱緩衝板と前記第１，第２
の半導体チップ群との間にそれぞれ介在される軟金属箔
を更に具備することを特徴とする請求項１１に記載の圧
接型半導体装置。 - 【請求項１４】 前記複数の半導体チップは中央部に配
置されたＦＲＤチップと、上記ＦＲＤチップを囲むよう
に配置されたＩＧＢＴチップとを含み、上記各ＦＲＤチ
ップはそれぞれ上記各ＩＧＢＴチップと通電方向を逆に
して並列接続されることを特徴とする請求項１，３，４
いずれか１つの項に記載の圧接型半導体装置。 - 【請求項１５】 前記第１の半導体チップ群はそれぞれ
ＦＲＤチップであり、前記第２の半導体チップ群はそれ
ぞれＩＧＢＴチップであり、上記各ＦＲＤチップはそれ
ぞれ上記各ＩＧＢＴチップと通電方向を逆にして並列接
続されることを特徴とする請求項２に記載の圧接型半導
体装置。 - 【請求項１６】 前記複数の半導体チップの主表面と前
記第１の圧接電極板との間に介在され、前記各半導体チ
ップの水平方向の位置出し及び固定を行う枠状のチップ
フレームを更に具備することを特徴とする請求項１，
３，４いずれか１つの項に記載の圧接型半導体装置。 - 【請求項１７】 前記第１，第２の半導体チップ群の主
表面と前記第１の圧接電極板との間に介在され、前記第
１，第２の半導体チップ群の水平方向の位置出し及び固
定を行う枠状のチップフレームを更に具備することを特
徴とする請求項２に記載の圧接型半導体装置。 - 【請求項１８】 前記チップフレームは、外周に切り欠
き部を有し、前記絶縁性フレームは、上記チップフレー
ムの切り欠き部に係合される突起部を有し、前記チップ
フレームと前記絶縁性フレームと係止することにより、
前記各半導体チップの上下方向の位置出し及び固定を行
うことを特徴とする請求項１６に記載の圧接型半導体装
置。 - 【請求項１９】 前記チップフレームは、外周に切り欠
き部を有し、前記絶縁性フレームは、上記チップフレー
ムの切り欠き部に係合される突起部を有し、前記チップ
フレームと前記絶縁性フレームと係止することにより、
前記第１，第２の半導体チップ群の上下方向の位置出し
及び固定を行うことを特徴とする請求項１７に記載の圧
接型半導体装置。 - 【請求項２０】 前記第１の圧接電極板は、前記各半導
体チップに対応する位置に柱状の突起部を有し、この突
起部で前記半導体チップの主表面を圧接することを特徴
とする請求項１，３，４，８，１０，１２，１４，１
６，１８いずれか１つの項に記載の圧接型半導体装置。 - 【請求項２１】 前記第１の圧接電極板は、前記第１，
第２の半導体チップ群に対応する位置に柱状の突起部を
有し、この突起部で前記第１，第２の半導体チップの主
表面を圧接することを特徴とする請求項２，９，１１，
１３，１５，１７，１９いずれか１つの項に記載の圧接
型半導体装置。 - 【請求項２２】 前記第２の圧接電極板に対応する開口
を有し、前記絶縁性フレームに係止されることにより、
前記複数の半導体チップ及び前記円板型熱緩衝板を挟持
するリングフレームを更に具備することを特徴とする請
求項４に記載の圧接型半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13445195A JP3258200B2 (ja) | 1995-05-31 | 1995-05-31 | 圧接型半導体装置 |
| US08/656,868 US5708299A (en) | 1985-05-31 | 1996-05-30 | Multichip press-contact type semiconductor device |
| DE69614195T DE69614195T2 (de) | 1995-05-31 | 1996-05-31 | Vielchip pre-kontaktierter Halbleiter |
| EP96108771A EP0746023B1 (en) | 1995-05-31 | 1996-05-31 | Multichip press-contact type semiconductor device |
| KR1019960019026A KR100203533B1 (ko) | 1995-05-31 | 1996-05-31 | 압접형 반도체장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13445195A JP3258200B2 (ja) | 1995-05-31 | 1995-05-31 | 圧接型半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001331183A Division JP3766314B2 (ja) | 2001-10-29 | 2001-10-29 | 圧接型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08330338A true JPH08330338A (ja) | 1996-12-13 |
| JP3258200B2 JP3258200B2 (ja) | 2002-02-18 |
Family
ID=15128656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13445195A Ceased JP3258200B2 (ja) | 1985-05-31 | 1995-05-31 | 圧接型半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5708299A (ja) |
| EP (1) | EP0746023B1 (ja) |
| JP (1) | JP3258200B2 (ja) |
| KR (1) | KR100203533B1 (ja) |
| DE (1) | DE69614195T2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998043301A1 (fr) * | 1997-03-26 | 1998-10-01 | Hitachi, Ltd. | Dispositif plat a semi-conducteur et convertisseur de courant utilisant ce dernier |
| JPH1141909A (ja) * | 1997-07-14 | 1999-02-12 | Toshiba Corp | 半導体モジュ−ル及び電力変換装置 |
| US6072240A (en) * | 1998-10-16 | 2000-06-06 | Denso Corporation | Semiconductor chip package |
| US6281569B1 (en) * | 1997-09-17 | 2001-08-28 | Kabushiki Kaisha Toshiba | Pressure-contact semiconductor device |
| US6538308B1 (en) | 1998-07-14 | 2003-03-25 | Denso Corporation | Semiconductor apparatus with heat radiation structure for removing heat from semiconductor element |
| US6605870B2 (en) | 2000-02-07 | 2003-08-12 | Kabushiki Kaisha Toshiba | Pressure-contact type semiconductor device |
| JP2008193131A (ja) * | 2008-05-13 | 2008-08-21 | Toshiba Corp | マルチチップ圧接型半導体装置 |
| DE19951752B4 (de) * | 1998-11-09 | 2012-07-26 | Denso Corporation | Elektrische Druckkontaktvorrichtung und Verfahren zu ihrer Herstellung |
| WO2018151010A1 (ja) | 2017-02-15 | 2018-08-23 | 株式会社 東芝 | 半導体装置 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3480811B2 (ja) | 1997-07-15 | 2003-12-22 | 株式会社東芝 | 電圧駆動型電力用半導体装置 |
| US6020636A (en) * | 1997-10-24 | 2000-02-01 | Eni Technologies, Inc. | Kilowatt power transistor |
| GB9725960D0 (en) * | 1997-12-08 | 1998-02-04 | Westinghouse Brake & Signal | Encapsulating semiconductor chips |
| JP2930074B1 (ja) * | 1998-06-02 | 1999-08-03 | 富士電機株式会社 | 半導体装置 |
| KR100342589B1 (ko) | 1999-10-01 | 2002-07-04 | 김덕중 | 반도체 전력 모듈 및 그 제조 방법 |
| US6693350B2 (en) | 1999-11-24 | 2004-02-17 | Denso Corporation | Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure |
| US6703707B1 (en) * | 1999-11-24 | 2004-03-09 | Denso Corporation | Semiconductor device having radiation structure |
| EP1168446A3 (en) | 2000-06-23 | 2008-01-23 | Westcode Semiconductors Limited | Housing semiconductor chips |
| GB0015484D0 (en) * | 2000-06-23 | 2000-08-16 | Westcode Semiconductors Limite | Housing semiconductor chips |
| DE10048436A1 (de) * | 2000-09-29 | 2002-04-18 | Siemens Ag | Elektronische Leistungsschaltervorrichtung |
| JP3954314B2 (ja) * | 2001-01-23 | 2007-08-08 | 株式会社東芝 | 圧接型半導体装置 |
| JP4479121B2 (ja) * | 2001-04-25 | 2010-06-09 | 株式会社デンソー | 半導体装置の製造方法 |
| JP2004023083A (ja) * | 2002-06-20 | 2004-01-22 | Toshiba Corp | 圧接型半導体装置 |
| US6678163B1 (en) | 2002-12-19 | 2004-01-13 | Westcode Semiconductors Limited | Housing for semiconductor chips |
| JP4157001B2 (ja) * | 2003-08-28 | 2008-09-24 | 株式会社東芝 | マルチチップ圧接型半導体装置 |
| RU2413331C1 (ru) * | 2009-09-30 | 2011-02-27 | Российская Федерация, от имени которой выступает государственный заказчик Министерство промышленности и торговли Российской Федерации (Минпромторг России) | Способ сборки многокристального полупроводникового прибора с прижимным контактом |
| US8531027B2 (en) * | 2010-04-30 | 2013-09-10 | General Electric Company | Press-pack module with power overlay interconnection |
| CN104183556B (zh) * | 2013-05-23 | 2018-09-14 | 国家电网公司 | 一种全压接式绝缘栅双极晶体管器件 |
| US9177943B2 (en) * | 2013-10-15 | 2015-11-03 | Ixys Corporation | Power device cassette with auxiliary emitter contact |
| DE102014104718B3 (de) * | 2014-04-03 | 2015-08-20 | Infineon Technologies Ag | Halbleiterbaugruppe mit Chiparrays |
| CN110050341B (zh) | 2016-12-06 | 2024-05-28 | 株式会社东芝 | 半导体装置 |
| JP6922002B2 (ja) | 2018-02-07 | 2021-08-18 | 株式会社東芝 | 半導体装置 |
| WO2020070899A1 (ja) | 2018-10-05 | 2020-04-09 | 株式会社 東芝 | 半導体パッケージ |
| JP7395452B2 (ja) * | 2020-09-23 | 2023-12-11 | 株式会社東芝 | 半導体装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH081914B2 (ja) * | 1987-03-31 | 1996-01-10 | 株式会社東芝 | 圧接型半導体装置 |
| JPH0693468B2 (ja) * | 1988-08-09 | 1994-11-16 | 株式会社東芝 | 圧接平型半導体装置 |
| JP2739970B2 (ja) * | 1988-10-19 | 1998-04-15 | 株式会社東芝 | 圧接型半導体装置 |
| JP2755761B2 (ja) * | 1990-01-26 | 1998-05-25 | 株式会社東芝 | 半導体装置 |
| JP3137375B2 (ja) * | 1990-09-20 | 2001-02-19 | 株式会社東芝 | 圧接型半導体装置 |
| JP3074736B2 (ja) * | 1990-12-28 | 2000-08-07 | 富士電機株式会社 | 半導体装置 |
| DE59107655D1 (de) * | 1991-02-22 | 1996-05-09 | Asea Brown Boveri | Abschaltbares Hochleistungs-Halbleiterbauelement |
| DE69109468T2 (de) * | 1991-05-23 | 1995-12-14 | Ansaldo Trasporti Spa | Elektronische Leistungsanordnung realisiert durch eine Reihe elementarer Halbleiterbauelemente in Parallelverbindung und verwandtes Herstellungsverfahren. |
| JPH05152574A (ja) * | 1991-11-29 | 1993-06-18 | Fuji Electric Co Ltd | 半導体装置 |
| DE59304797D1 (de) * | 1992-08-26 | 1997-01-30 | Eupec Gmbh & Co Kg | Leistungshalbleiter-Modul |
| JP3180863B2 (ja) * | 1993-07-27 | 2001-06-25 | 富士電機株式会社 | 加圧接触形半導体装置およびその組立方法 |
| JP2991010B2 (ja) * | 1993-09-29 | 1999-12-20 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| JP2845739B2 (ja) * | 1993-11-29 | 1999-01-13 | 三菱電機株式会社 | 圧接型半導体装置及びその製造方法 |
| JP3256636B2 (ja) * | 1994-09-15 | 2002-02-12 | 株式会社東芝 | 圧接型半導体装置 |
-
1995
- 1995-05-31 JP JP13445195A patent/JP3258200B2/ja not_active Ceased
-
1996
- 1996-05-30 US US08/656,868 patent/US5708299A/en not_active Expired - Lifetime
- 1996-05-31 KR KR1019960019026A patent/KR100203533B1/ko not_active Expired - Fee Related
- 1996-05-31 DE DE69614195T patent/DE69614195T2/de not_active Expired - Lifetime
- 1996-05-31 EP EP96108771A patent/EP0746023B1/en not_active Expired - Lifetime
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998043301A1 (fr) * | 1997-03-26 | 1998-10-01 | Hitachi, Ltd. | Dispositif plat a semi-conducteur et convertisseur de courant utilisant ce dernier |
| JPH1141909A (ja) * | 1997-07-14 | 1999-02-12 | Toshiba Corp | 半導体モジュ−ル及び電力変換装置 |
| US6281569B1 (en) * | 1997-09-17 | 2001-08-28 | Kabushiki Kaisha Toshiba | Pressure-contact semiconductor device |
| US6538308B1 (en) | 1998-07-14 | 2003-03-25 | Denso Corporation | Semiconductor apparatus with heat radiation structure for removing heat from semiconductor element |
| US7009284B2 (en) | 1998-07-14 | 2006-03-07 | Denso Corporation | Semiconductor apparatus with heat radiation structure for removing heat from semiconductor element |
| US6072240A (en) * | 1998-10-16 | 2000-06-06 | Denso Corporation | Semiconductor chip package |
| US6448645B1 (en) | 1998-10-16 | 2002-09-10 | Denso Corporation | Semiconductor device |
| DE19951752B4 (de) * | 1998-11-09 | 2012-07-26 | Denso Corporation | Elektrische Druckkontaktvorrichtung und Verfahren zu ihrer Herstellung |
| US6605870B2 (en) | 2000-02-07 | 2003-08-12 | Kabushiki Kaisha Toshiba | Pressure-contact type semiconductor device |
| JP2008193131A (ja) * | 2008-05-13 | 2008-08-21 | Toshiba Corp | マルチチップ圧接型半導体装置 |
| WO2018151010A1 (ja) | 2017-02-15 | 2018-08-23 | 株式会社 東芝 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3258200B2 (ja) | 2002-02-18 |
| DE69614195D1 (de) | 2001-09-06 |
| DE69614195T2 (de) | 2002-04-18 |
| EP0746023A2 (en) | 1996-12-04 |
| EP0746023B1 (en) | 2001-08-01 |
| EP0746023A3 (en) | 1997-10-29 |
| US5708299A (en) | 1998-01-13 |
| KR100203533B1 (ko) | 1999-07-01 |
| KR960043269A (ko) | 1996-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08330338A (ja) | 圧接型半導体装置 | |
| JPH0888240A (ja) | 圧接型半導体装置 | |
| JP3910383B2 (ja) | パワーモジュールおよびインバータ | |
| US4698663A (en) | Heatsink package for flip-chip IC | |
| JP4089143B2 (ja) | 電力用半導体装置 | |
| JP3516789B2 (ja) | 半導体パワーモジュール | |
| JP3129020B2 (ja) | 半導体装置 | |
| JP3319569B2 (ja) | 圧接型半導体装置 | |
| JPH0799284A (ja) | 半導体装置およびその製造方法 | |
| JPH088395A (ja) | パワーデバイスチップの実装構造 | |
| US5457604A (en) | Semiconductor module device having a desired electrical circuit constituted by combination of seminconductor devices formed on circuit boards | |
| JP3629172B2 (ja) | 圧接型半導体装置 | |
| JPH09172138A (ja) | 半導体装置 | |
| JP2735912B2 (ja) | インバータ装置 | |
| JP2010245248A (ja) | 半導体装置およびその製造方法 | |
| JP3766314B2 (ja) | 圧接型半導体装置 | |
| US6013562A (en) | Process for connecting electric contact points using anodic bonding | |
| JPH0645515A (ja) | 混成集積回路装置 | |
| JPS62104058A (ja) | 半導体装置 | |
| JPH0645516A (ja) | 混成集積回路装置 | |
| JP2735920B2 (ja) | インバータ装置 | |
| JP2539763B2 (ja) | 半導体装置の実装方法 | |
| JPH06216306A (ja) | 半導体素子アセンブリ用内部キャパシタ配設構造およびその配設方法 | |
| JP3048707B2 (ja) | 混成集積回路 | |
| JP3522975B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RVOP | Cancellation by post-grant opposition |